JP2007141951A - 多孔質膜の形成方法 - Google Patents

多孔質膜の形成方法 Download PDF

Info

Publication number
JP2007141951A
JP2007141951A JP2005330368A JP2005330368A JP2007141951A JP 2007141951 A JP2007141951 A JP 2007141951A JP 2005330368 A JP2005330368 A JP 2005330368A JP 2005330368 A JP2005330368 A JP 2005330368A JP 2007141951 A JP2007141951 A JP 2007141951A
Authority
JP
Japan
Prior art keywords
film
fine particles
organic compound
processing chamber
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005330368A
Other languages
English (en)
Other versions
JP4628257B2 (ja
Inventor
Yasuyoshi Hyodo
靖得 兵頭
Kazuo Takamura
一夫 高村
Nobutoshi Fujii
藤井  宣年
Nobutaka Kunimi
信孝 国見
Keizo Kinoshita
啓藏 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
ASM Japan KK
NEC Corp
Sumitomo Chemical Co Ltd
Ulvac Inc
Original Assignee
Mitsui Chemicals Inc
ASM Japan KK
NEC Corp
Sumitomo Chemical Co Ltd
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc, ASM Japan KK, NEC Corp, Sumitomo Chemical Co Ltd, Ulvac Inc filed Critical Mitsui Chemicals Inc
Priority to JP2005330368A priority Critical patent/JP4628257B2/ja
Priority to US11/559,797 priority patent/US8105661B2/en
Publication of JP2007141951A publication Critical patent/JP2007141951A/ja
Application granted granted Critical
Publication of JP4628257B2 publication Critical patent/JP4628257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/62Plasma-deposition of organic layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】主として、Si-O結合から成る低誘電率多孔質膜を気相法で形成する方法を与える。
【解決手段】被処理体上に多孔質膜を形成する方法は、気相中で有機化合物を重合させることで、有機化合物から成る微粒子を合成する工程と、該微粒子と、Si-O結合を有するシリコン系化合物とを反応させ、被処理体上に該微粒子を含む膜を形成する工程と、膜から該微粒子を除去する工程と、から成る。微粒子を合成する工程は、プラズマを用いて有機化合物を重合反応させる工程から成る。
【選択図】図1

Description

本願は、半導体集積回路用の薄膜形成技術に関し、特に、多層配線用層間絶縁膜に使用するための多孔質低誘電率膜の形成方法に関する。
近年、半導体装置の高集積化・高速化のために、配線幅及び配線間隔の微細化が進んでいる。しかし、微細化が進むに従い、半導体装置の多層配線構造における配線抵抗Rと配線間容量Cに起因する信号遅延(RC遅延)が問題となっている。RC遅延を減少させるため、まず配線材料として、従来のアルミニウムに代えて抵抗Rのより小さい銅が採用されるようになった。また、配線間容量Cを減少させるために、従来、層間絶縁膜として用いられている比誘電率k=4のシリコン酸化膜(SiO2膜)に代えて、90nmノードではシリコン酸化膜中にメチル基を導入したSiOC膜と呼ばれる低誘電率膜(Low-k膜)が採用された。SiOC膜として、例えば、米国特許第6,432,846号に開示されるように、(CH3)2Si(OCH3)2などの材料ガスを用いてプラズマCVD法で形成した、比誘電率が3.0を下回るシロキサン重合膜(SiOC膜)などがある。
次世代の65nmノードや45nmノードでは、さらに比誘電率の低い層間絶縁膜が求められており、ITRS2003(International Technology Roadmap for Semiconductors)では、65nmノードでの比誘電率が2.4、45nmノードでの比誘電率が2.1以下と報告されている。このような低誘電率絶縁膜を得るために、膜中に比誘電率が1である空気(空孔)を導入する試みが為されている。例えば、半導体MIRAIプロジェクトが開発したポーラスシリカ膜は比誘電率が2.0である。この膜は、X線測定から、直径が約2nmの空孔を膜中に多数有することがわかっている。
このようなポーラスシリカ膜は、半導体基板上に空孔形成用鋳型分子を含むポリシロキサン溶液を塗布し、その後、熱処理を行うことで形成される。溶液中では複数の空孔形成用鋳型分子が集まり、ミセルを形成している。熱処理を行うことで、ポリシロキサンがネットワークを構成し、同時にミセルが熱により分解して、膜中に直径数nmの空孔を含むポリシロキサン膜が成膜される。塗布法では、材料設計が容易であることから、塗布液に含まれる空孔形成用鋳型分子の大きさ・量を変えることで、膜の比誘電率や空孔径を調整することが可能である。
米国特許第6,432,846号明細書
プラズマCVD法のような気相法では、原料ガスを気化して供給するため、分子量が500を超えるような分子を原料として使用することはできない。直径数nmの空孔を作るためのミセルの分子量は10,000近くになり、このような重い分子は気化供給することができず、数nmの空孔を有するポーラスシリカ膜は塗布法でしか成膜することができない。
半導体装置の中で、層間絶縁膜は、バリア膜やエッチストッパー膜など別種の膜と接しているため、低誘電率層間絶縁膜には、低誘電率の他に、これらの他の膜との良好な密着性も求められる。半導体装置の製造は多くの工程から成り、層間絶縁膜の成膜工程もその中のひとつである。したがって、前後の工程のプロセス条件を変更すれば、層間絶縁膜に求められる膜質も変化する。塗布法では、膜の原料液の組成を変更しなければならないが、この変更を短時間で行うのは困難である。
一方、プラズマCVD法に代表される気相法で層間絶縁膜を成膜する場合、膜質の最適化は、成膜装置の設定条件(流量、圧力等)を変更するだけで可能なので、短時間で最適化を行うことが可能である。また、成膜の初期段階や終わりで成膜条件を変えることも容易であり、そうすることで膜の密着性を向上させることも可能である。このことから、低誘電率層間絶縁膜を気相法で成膜することが所望される。
本発明の目的は、主として、Si-O結合から成る低誘電率多孔質膜を気相法で形成する方法を与えることである。
上記課題を解決するために、本発明に従う被処理体上に多孔質膜を形成する方法は、
気相中で有機化合物を重合させることで、有機化合物から成る微粒子を合成する工程と、
微粒子と、Si-O結合を有するシリコン系化合物とを反応させ、被処理体上に微粒子を含む膜を形成する工程と、
膜から微粒子を除去する工程と、
から成る。
微粒子を合成するには、プラズマを用いて有機化合物を重合反応させるか、紫外線を用いて有機化合物を重合反応させる。
膜の形成は、シリコン系化合物をプラズマを用いて反応させることで行う。
好適には、微粒子を合成する工程と、膜を形成する工程とは、別個の処理室で実行される。
本発明によれば、比誘電率が低くかつ密着性にすぐれた、Si-O結合から成る多孔質膜を気相法により形成することができる。
また、本発明によれば、膜質の僅かな変更を短時間で行うことが可能である。
さらに、本発明によれば、装置コストを増大させることなく容易に多孔質低誘電率膜を製造することができる。
以下、図面を参照しながら本願発明を詳細に説明する。図1は本願発明に係る薄膜形成方法に使用される2室分離型気相成長成膜装置の略示図である。装置は、排気可能な上下2段の処理室(1,2)から成る。上部処理室1の天部には上部電極3が設置されており、外部のガス供給装置(図示せず)に結合されている。上部電極3の底面には多数の細孔が設けられており、ガスが細孔を通じて上部処理室1内に供給される。また、上部電極3は外部の高周波発振器5に接続されており、高周波電極としても機能する。
下部処理室2内には、被処理体である半導体基板7を載置するためのサセプタ8が設置されている。サセプタ8内部には加熱エレメント(図示せず)が埋設されており、半導体基板7を所定の温度に加熱保持する。サセプタ8は外部の高周波発振器6に接続され、高周波電極としても機能する。高周波発振器(5,6)の各周波数は1MHz〜100MHzである。
上部処理室1と下部処理室2との間には中間シャワープレート4が設置されている。中間シャワープレート4は外部の原料ガス供給装置(図示せず)に結合されており、下部処理室2へ原料ガスを供給するための多数の細孔を有する。また、上部処理室1内で生成された有機化合物から成る微粒子を下部処理室2の反応空間内に導入するための多数の細孔を有する。中間シャワープレート4は電気的に接地されている。
上部処理室1及び下部処理室2のいずれかまたは両方には処理室内部を排気するための排気口(図示せず)が設けられ、外部の真空ポンプ(図示せず)と結合されている。処理室内部はスロットルバルブ(図示せず)により所定の圧力に保持される。
次に、本発明に従う、多孔質膜の形成方法の好適実施例について説明する。
本発明に従う方法は、有機化合物から成る微粒子を合成する工程を含む。まず、処理室1及び2を真空排気した後、外部の気化器で気化させた気体の有機化合物を上部電極3を通じて、上部処理室1に導入する。有機化合物としては、これに限定されないが、例えば、メタン、エタン、プロパン、ブタンのような脂肪族炭化水素、エチレン、プロペン、ブテン、ブタジエン、アセチレン、プロピレン、ブチンのような炭素-炭素多重結合を有する炭化水素、ベンゼン、トルエン、キシレン、スチレン、アリルベンゼン、ジビニルベンゼンのような芳香族炭化水素、アクリル酸、アクリル酸メチル、アクリル酸エチル、メタクリル酸メチル、メタクリル酸エチルから成る集合から少なくとも1種類を選択して使用することができる。希釈ガスとして、ヘリウム、アルゴン等の不活性ガスを添加する。
続いて、高周波発振器5により上部電極3に13.56MHzまたは60MHzの高周波電力を印加し、上部処理室1内部にプラズマを生成させ、有機化合物を活性化させることにより、重合反応を生じさせて有機微粒子を合成する。ここで、ヘリウムまたはアルゴン等の希釈ガスはプラズマ生成用に必要となる。ヘリウム及びアルゴンの電離電圧はそれぞれ、24.56eV及び15.76eVである。ヘリウムは熱伝導度が高いため、ウエハ面内の膜厚の均一性を向上させるために通常用いられるが、プラズマ生成には高エネルギーの電子を必要とする。ヘリウムまたはアルゴンの他に、キセノン、クリプトン等の希ガスを若干添加することで気相中の反応を制御することができる。
他の実施例として、紫外線を用いて有機化合物を活性化させ重合反応を生じさせることも可能である。
有機化合物が反応して、各多量体が生成される際の反応式は以下のようになる。
M:原料モノマー
M*+M*→M2* p(1):2量体形成確率
M2*+M*→M3* p(2):3量体形成確率
M3*+M*→M4* p(3):4量体形成確率
例として、M*=CH3ラジカルの場合の反応確率を表1に示す。
Figure 2007141951
M*とM*が衝突して反応しない場合を1としたとき、M2*が生成する確率をp(1)で表す。同じく、M2*とM*が衝突して反応しない場合を1としたとき、M3*が生成する確率をp(2)で表す。粒子が大きくなるに従い、反応確率は減少していく。
上記モデルにおいて、n回の衝突回数によってN個のモノマーから成るクラスターが生成される場合、nが大きくなっても、N以上にはクラスターは大きくならない。図2は、平均クラスターサイズと反応衝突回数Nの関係を示すグラフである。図2に示されるように、クラスターサイズには上限が存在する。したがって、使用する有機化合物の種類及び反応条件を適切に選択することで、クラスターサイズを制御することが可能となる。反応条件として、反応室の圧力、反応室中の有機化合物の濃度、高周波電力などがある。
有機化合物から成る微粒子の平均直径は10nm以下であり、好適には5nm以下、さらに好適には2nm以下である。気相中の微粒子の直径はレーザー散乱などの方法により測定することができる。より簡便な方法として、膜中から微粒子を除去した後に形成される空孔をX線散乱により測定する方法がある。
本発明に従う方法は、有機系微粒子とSi-O結合を有するシリコン系化合物とを反応させ、半導体基板上に微粒子を含む薄膜を形成する工程を含む。上部処理室1で形成された有機化合物から成る微粒子は、中間シャワープレート4の細孔を介して下部処理室2内部に導入される。有機系微粒子を導入する際に、プラズマシースが障害となる場合や、下部処理室2に生成されたプラズマにより微粒子が破壊される場合には、プラズマを1Hzから100kHz、好ましくは1Hzから1kHzの周期で間欠的に発生させることで、この問題を解消することができる。
中間シャワープレート4の細孔から、Si-O結合を有するシリコン系化合物、酸化剤、添加剤及びキャリアガスが所定の流量に制御されて導入される。
ここで、Si-O結合を有するシリコン系化合物は、[Si(R1R2)-O]nで表される環状シロキサン化合物である(ここで、R1、R2は、CH3、C2H3、C3H7、C6H5のいずれかであり、nは3〜5の整数)。
他の実施例として、Si-O結合を有するシリコン系化合物は、以下の化学式(A)で示される化合物であってもよい。
Figure 2007141951
ここで、R1、R2は、CH3、C2H3、C2H5、C3H7、C6H5のいずれかであり、n、mは任意の整数である。
また他の実施例として、Si-O結合を有するシリコン系化合物は、以下の化学式(B)で示される化合物であってもよい。
Figure 2007141951
ここで、R1、R2、R3は、CH3、C2H3、C2H5、C3H7、C6H5のいずれかであり、nは任意の整数である。
さらに他の実施例として、Si-O結合を有するシリコン系化合物は、以下の化学式(C)で示される化合物であってもよい。
Figure 2007141951
ここで、R1、R2、R3、R4は、CH3、C2H3、C2H5、C3H7、C6H5のいずれかであり、n、mは任意の整数である。
上記以外に、Si-O結合を有するシリコン系化合物として、テトラエトキシシラン(TEOS)またはテトラメトキシシラン(TMOS)を用いてもよい。
酸化剤として、O2、N2O、H2Oのいずれかが使用される。添加剤として、CH3OH、C2H5OH、C3H7OHなどのアルコール類が使用される。酸化剤を供給することで、Si化合物に含まれる余分な炭化水素成分を除去することができ、H2Oを供給することで加水分解反応が生じSi-O-Siネットワークが容易に構成される。希釈ガスとしてヘリウム、アルゴン等の不活性ガスが使用される。
続いて、高周波発振器6によりサセプタ8に13.56MHzまたは60MHzの高周波電力を印加し、下部処理室2内部にプラズマを生成させ、下部処理室2内部の反応空間で化学反応を生じさせる。プラズマにより混合ガスが活性化され、半導体基板7上に有機化合物から成る微粒子を含む、Si-O結合を骨格成分とする膜が成膜される。
成膜中、サセプタ8は300℃以下、好適には150℃以下に保たれる。半導体基板7はサセプタ8上に保持され、加熱される。サセプタの温度、すなわち半導体基板7の温度をより低温に保つことにより、膜中に含まれる有機微粒子数が増加する。
さらに本発明に従う方法は、成膜された膜から有機微粒子を除去する工程を含む。膜が形成された後、処理室1及び2を真空排気し、処理室2に中間シャワープレート4の細孔を介してArまたはHeのような不活性ガス及び/またはH2を導入し、高周波発振器6を使って高周波電力を印加し、プラズマを生成させる。プラズマエネルギーにより、有機系微粒子が除去され、膜中に空孔が形成される。
他の実施例において、半導体基板7をアニール処理することにより、有機系微粒子を除去することもできる。アニール処理は、400℃で1時間実行する。アニール処理には、O2のような酸化性ガスが存在すると膜が収縮してしまうため、N2雰囲気下で実行し、酸素濃度を10ppm以下に抑制する。アニール処理中に、テトラメチルシクロテトラシロキサン(TMCTS,[SiH(CH3)-O]4)を微量添加することにより、疎水化処理を行っても良い。
さらに他の実施例において、半導体基板7に紫外線(UV)を照射することにより、有機系微粒子を除去することもできる。
上記好適実施例では、上下2室分離型の処理装置を使用したが、他に平行平板型プラズマ処理装置を使用することもできる。プラズマ処理は、ヘリウム若しくはアルゴンなどの不活性ガス、または水素のいずれか、またはこれらの混合ガスを使用して実行する。
以下、本発明に従う方法を使用した成膜実験を行ったので説明する。有機化合物として、メタクリル酸メチル(MMA、CH2=C(CH3)COOCH3)、Si-O結合を有するシリコン系化合物として、トリビニルトリメチルシクロシロキサン(3M3VTS、[Si(CHCH2)(CH3)-O]3)を使用した。実験には日本エー・エス・エム社製のプラズマCVD装置Eagleシリーズを使用した。成膜条件及び膜特性結果が以下の表2に示されている。
Figure 2007141951
実施例1及び2は、上部処理室1で多量体を生成し、それを下部処理室2に導入する方法で生成された膜を示す。一方、実施例3は、下部処理室2のみですべての反応を実行させて生成された膜を示す。また、図3は、実施例1及び2の膜のアニール処理前のFTIR図を示したものである。
表2の結果から、実施例1と2を比較すると、上部処理室1へ供給するMMAの量が多い実施例1の膜の方が比誘電率が低いことがわかる。これは、生成された有機ナノクラスターの量が供給された有機化合物の量に比例しているためであると考えられる。図3を参照すると、実施例1の方が1700cm-1付近のC=Oのピークが高く、膜中に多くの空孔が形成されて空孔率が高くなった結果、誘電率が低下したものであると判断することができる。
また、表2の結果から、実施例1と3を比較すると、MMAの量が同一の場合、上部処理室1で多量体を生成してから下部処理室2に送る方法で形成された実施例1の膜の比誘電率がより低いことがわかる。これは、下部処理室のみで全部の反応を行うと有機化合物の多量体が生成し難いことが原因であると考えられる。
図1は、本発明に従う多孔質膜形成方法に用いられる2室分離型の気相成膜装置の略示図である。 図2は、平均クラスターサイズと反応衝突回数Nとの関係を示したグラフである。 図3は、実験に使用した第1及び第2の実施例のFTIR図である。

Claims (6)

  1. 被処理体上に多孔質膜を形成する方法であって、
    気相中で有機化合物を重合させることで、有機化合物から成る微粒子を合成する工程と、
    前記微粒子と、Si-O結合を有するシリコン系化合物とを反応させ、前記被処理体上に前記微粒子を含む膜を形成する工程と、
    前記膜から前記微粒子を除去する工程と、
    から成る方法。
  2. 請求項1に記載の方法であって、前記微粒子を合成する工程は、プラズマを用いて有機化合物を重合反応させる工程から成る、ところの方法。
  3. 請求項1に記載の方法であって、前記有機系微粒子を合成する工程は、紫外線を用いて有機化合物を重合反応させる工程から成る、ところの方法。
  4. 請求項1から3のいずれかに記載の方法であって、前記有機化合物は少なくとも1つの不飽和結合を有する、ところの方法。
  5. 請求項1に記載の方法であって、前記膜を形成する工程は、プラズマを用いて行う、ところの方法。
  6. 請求項1に記載の方法であって、前記微粒子を合成する工程と、前記膜を形成する工程とは、別個の処理室で実行される、ところの方法。
JP2005330368A 2005-11-15 2005-11-15 多孔質膜の形成方法 Active JP4628257B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005330368A JP4628257B2 (ja) 2005-11-15 2005-11-15 多孔質膜の形成方法
US11/559,797 US8105661B2 (en) 2005-11-15 2006-11-14 Method for forming porous insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005330368A JP4628257B2 (ja) 2005-11-15 2005-11-15 多孔質膜の形成方法

Publications (2)

Publication Number Publication Date
JP2007141951A true JP2007141951A (ja) 2007-06-07
JP4628257B2 JP4628257B2 (ja) 2011-02-09

Family

ID=38204507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330368A Active JP4628257B2 (ja) 2005-11-15 2005-11-15 多孔質膜の形成方法

Country Status (2)

Country Link
US (1) US8105661B2 (ja)
JP (1) JP4628257B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20160336190A1 (en) * 2014-01-15 2016-11-17 Tokyo Electron Limited Film forming method and heat treatment apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229844A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 薄膜堆積方法
JPS63113459A (ja) * 1986-05-13 1988-05-18 Konica Corp 干渉防止可能な微粒子を含有する電子写真感光体
JPH04335357A (ja) * 1991-05-10 1992-11-24 Minolta Camera Co Ltd 静電荷像現像剤
JPH08167604A (ja) * 1994-12-14 1996-06-25 Sony Corp 絶縁膜およびその製造方法
JP2001102378A (ja) * 1999-07-23 2001-04-13 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2002016058A (ja) * 2000-04-25 2002-01-18 Hitachi Cable Ltd 誘電体膜の製造方法及びその製造装置並びに誘電体膜
JP2005019980A (ja) * 2003-05-29 2005-01-20 Air Products & Chemicals Inc 低誘電率有機ケイ酸塩ガラス膜の作製方法
JP2005530363A (ja) * 2002-06-19 2005-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスの層内または層間誘電体としての超低誘電率材料

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432846B1 (en) 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6602800B2 (en) 2001-05-09 2003-08-05 Asm Japan K.K. Apparatus for forming thin film on semiconductor substrate by plasma reaction
US6677250B2 (en) 2001-08-17 2004-01-13 Micron Technology, Inc. CVD apparatuses and methods of forming a layer over a semiconductor substrate
US6825130B2 (en) * 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
US7381291B2 (en) 2004-07-29 2008-06-03 Asm Japan K.K. Dual-chamber plasma processing apparatus
US7332445B2 (en) * 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
US20070173071A1 (en) 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
US7632771B2 (en) 2006-02-07 2009-12-15 Imec UV light exposure for functionalization and hydrophobization of pure-silica zeolites

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229844A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 薄膜堆積方法
JPS63113459A (ja) * 1986-05-13 1988-05-18 Konica Corp 干渉防止可能な微粒子を含有する電子写真感光体
JPH04335357A (ja) * 1991-05-10 1992-11-24 Minolta Camera Co Ltd 静電荷像現像剤
JPH08167604A (ja) * 1994-12-14 1996-06-25 Sony Corp 絶縁膜およびその製造方法
JP2001102378A (ja) * 1999-07-23 2001-04-13 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2002016058A (ja) * 2000-04-25 2002-01-18 Hitachi Cable Ltd 誘電体膜の製造方法及びその製造装置並びに誘電体膜
JP2005530363A (ja) * 2002-06-19 2005-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスの層内または層間誘電体としての超低誘電率材料
JP2005019980A (ja) * 2003-05-29 2005-01-20 Air Products & Chemicals Inc 低誘電率有機ケイ酸塩ガラス膜の作製方法

Also Published As

Publication number Publication date
US8105661B2 (en) 2012-01-31
US20070161257A1 (en) 2007-07-12
JP4628257B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
JP3930840B2 (ja) 低κ誘電性無機/有機ハイブリッドフィルム
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
US6514880B2 (en) Siloxan polymer film on semiconductor substrate and method for forming same
KR100978704B1 (ko) 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법
JP4983871B2 (ja) 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置
TWI275146B (en) Techniques promoting adhesion of porous low K film to underlying barrier
CN101595559B (zh) 形成镶嵌结构的方法
US9343293B2 (en) Flowable silicon—carbon—oxygen layers for semiconductor processing
US20130217240A1 (en) Flowable silicon-carbon-nitrogen layers for semiconductor processing
US20040038514A1 (en) Method for forming low-k hard film
CN110313051A (zh) 使用远程等离子体处理使碳化硅膜致密化
JP2011517848A (ja) 改善された密度および段差被覆性をもつ非晶質炭素膜を堆積させる方法
JP2020513680A (ja) 高密度osg膜用シリル架橋アルキル化合物の使用
WO2009099713A2 (en) Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
WO2010090038A1 (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
JP4628257B2 (ja) 多孔質膜の形成方法
WO2015073188A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
JP2012169408A (ja) マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜
JP4641933B2 (ja) 薄膜形成方法
JP4117768B2 (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
TWI762761B (zh) 用於密osg膜的有機取代的硬化添料化合物與矽構造形成劑
JP5262144B2 (ja) 半導体デバイス及びその製造方法
JP2008192899A (ja) 低誘電率膜の改質剤及び製造方法
JP2004228581A (ja) 半導体基板上の絶縁膜及びその製造方法
JP2003297821A (ja) 半導体基板上のシロキサン重合体膜及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100921

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4628257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250