JP2007140149A - Image forming apparatus - Google Patents
Image forming apparatus Download PDFInfo
- Publication number
- JP2007140149A JP2007140149A JP2005334066A JP2005334066A JP2007140149A JP 2007140149 A JP2007140149 A JP 2007140149A JP 2005334066 A JP2005334066 A JP 2005334066A JP 2005334066 A JP2005334066 A JP 2005334066A JP 2007140149 A JP2007140149 A JP 2007140149A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power
- image forming
- forming apparatus
- error check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Description
本発明は、用紙を搬送して用紙に画像を形成する、プリンタ、複写機、ファクシミリ又は複合機等の画像形成装置に係り、特に、大容量のメモリを搭載した場合に好適な画像形成装置に関する。 The present invention relates to an image forming apparatus such as a printer, a copier, a facsimile machine, or a multi-function peripheral that conveys paper and forms an image on the paper, and more particularly, to an image forming apparatus suitable when a large-capacity memory is mounted. .
画像形成装置では、搭載メモリの全ビットに対してエラーチェックが行われ、正常であることを確認してシステムが起動される。 In the image forming apparatus, an error check is performed on all bits of the mounted memory, and the system is activated after confirming that the bit is normal.
一方、形成画像の高解像度化及びカラー化並びにメモリの安価化に伴い、装置に搭載されるメモリの大容量化が進んでいる。 On the other hand, with an increase in resolution and color of the formed image and a reduction in the cost of the memory, the capacity of the memory mounted in the apparatus is increasing.
このため、メモリエラーチェック時間が数分にも及ぶ場合があり、ユーザに不快感を与えることになる。 For this reason, the memory error check time may take several minutes, which causes discomfort to the user.
他方、メモリの製造及び検査技術の進歩により、メモリの信頼性が向上している。メモリエラーチェックでエラーとなる原因の多くは、メモリに長期間熱が加わることによる劣化と、メモリの増設や取り外しが行われたときの端子接触不良である。 On the other hand, advances in memory manufacturing and inspection technologies have improved memory reliability. Many of the causes of errors in the memory error check are deterioration due to heat applied to the memory for a long period of time, and poor terminal contact when the memory is added or removed.
そこで、下記特許文献1では、システム起動時のメモリエラーチェックを原則として行わず、用紙の合計処理枚数が設定値以上であった場合及びメモリの記憶容量が前回起動時と異なる場合のみ、メモリエラーチェックを行うことが提案されている。
Therefore, in
この方法によれば、メモリ故障が生ずる可能性が比較的高い場合のみメモリエラーチェックが行われるので、無駄なメモリエラーチェック処理が省略され、ユーザの不快感を解消させることができる。 According to this method, since the memory error check is performed only when the possibility of a memory failure is relatively high, useless memory error check processing is omitted, and the user's discomfort can be eliminated.
しかしながら、画像形成装置の電源をオンにしてからオフにするまでの時間が同じでも、ユーザや使用日によって大きく異なる場合があるので、安全余裕を大きくして合計処理枚数設定値を低くしなければならず、設定値を越えた場合には電源投入毎にモリエラーチェック処理が行われることになる。
本発明は、このような問題点に鑑み、経年変化によるメモリの劣化を考慮してメモリエラーチェックを行う場合において、メモリの劣化をより適正に考慮することによりメモリエラーチェック省略回数を比較的多くすることが可能な画像形成装置を提供することにある。 In view of such a problem, the present invention, when performing memory error check in consideration of deterioration of memory due to secular change, relatively increases the number of omissions of memory error check by considering the deterioration of memory more appropriately. It is an object of the present invention to provide an image forming apparatus capable of doing so.
本発明による画像形成装置の第1態様では、
プロセッサと、
該プロセッに結合され、プログラム及びデータが格納されるメモリと、
該プロセッに結合され、電源投入回数と設定回数とを示す回数情報が格納される不揮発性記憶手段と、
該プロセッに結合された表示装置と、
を有し、
該プログラムは該プロセッサに対し、
電源投入毎に該電源投入回数を示す情報を更新し、
該更新により該電源投入回数が該設定回数になったことを該回数情報が示している場合には、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させる。
In the first aspect of the image forming apparatus according to the present invention,
A processor;
A memory coupled to the processor for storing programs and data;
Non-volatile storage means coupled to the processor and storing number-of-times information indicating the number of power-on times and the set number of times;
A display device coupled to the process;
Have
The program for the processor
Update the information indicating the number of power on each time the power is turned on,
When the number information indicates that the number of power-on times has reached the set number due to the update, a memory error check is performed on the memory, and when a memory error is detected, the information is Display on the display device.
本発明による画像形成装置の第2態様では、第1態様において、該プログラムは該プロセッサに対し、該更新により該電源投入回数が該設定回数になったことを該回数情報が示している場合には、次にメモリエラーチェックを行う迄の電源投入回数が前回よりも減少するように該回数情報を変更させる。 In a second aspect of the image forming apparatus according to the present invention, in the first aspect, the program indicates to the processor that the number information indicates that the number of power-on times has reached the set number due to the update. The number information is changed so that the number of times of power-on until the next memory error check is smaller than the previous time.
本発明による画像形成装置の第3態様では、第1又は2態様において、
該プロセッサに結合され又は該プロセッサに内蔵され、タイムアップを検知して該プロセッサに割込をかけるウォッチドッグタイマをさらに有し、
該プログラムは該プロセッサに対し、該割込に応答して、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させる。
In the third aspect of the image forming apparatus according to the present invention, in the first or second aspect,
A watchdog timer coupled to or built into the processor for detecting time-up and interrupting the processor;
The program causes the processor to perform a memory error check on the memory in response to the interrupt, and to display the information on the display device when a memory error is detected.
本発明による画像形成装置の第4態様では、第3態様において、該プログラムは該プロセッサに対し、該割込に応答して、該設定回数が減少するように該回数情報を変更させる。 In a fourth aspect of the image forming apparatus according to the present invention, in the third aspect, the program causes the processor to change the number-of-times information so that the set number of times decreases in response to the interrupt.
上記第1態様の構成によれば、電源投入毎に該電源投入回数を示す情報を更新し、該更新により該電源投入回数が設定回数になった場合には、メモリに対しメモリエラーチェックを行わせるので、用紙処理枚数が設定枚数になった後にメモリエラーチェックを行わせる場合よりも安全余裕を少なくしてメモリエラーチェック省略回数を比較的多くすることが可能となり、メモリエラーチェック待ち時間が長いことによりユーザに与える不快感を軽減することが可能となる。 According to the configuration of the first aspect, the information indicating the number of times of power-on is updated every time the power is turned on, and when the number of times of power-on becomes the set number by the update, the memory error check is performed on the memory. As a result, the memory error check skip count can be made relatively smaller and the memory error check skip count can be made relatively longer than when the memory error check is performed after the number of sheets processed reaches the set number. This makes it possible to reduce the discomfort given to the user.
上記第2態様の構成によれば、次にメモリエラーチェックを行う迄の電源投入回数が前回よりも減少するように該回数情報を変更させるので、該電源投入回数が設定回数になった場合に電源投入毎にメモリエラーチェックが行われるのを回避でき、ユーザに与える不快感をさらに軽減することが可能となる。 According to the configuration of the second aspect, the number of times information is changed so that the number of times of power-on until the next memory error check is reduced from the previous time. Therefore, when the number of times of power-on reaches the set number It is possible to avoid a memory error check every time the power is turned on, and to further reduce discomfort given to the user.
上記第3態様の構成によれば、ウォッチドッグタイマ割込に応答して、該メモリに対するメモリエラーチェックを行わせるので、該安全余裕をさらに少なくして該設定回数をより多くすることが可能となり、ユーザに与える不快感をさらに軽減することが可能となる。 According to the configuration of the third aspect, since the memory error check is performed on the memory in response to the watchdog timer interrupt, it is possible to further reduce the safety margin and increase the set number of times. It is possible to further reduce discomfort given to the user.
上記第4態様の構成によれば、該ウォッチドッグタイマ割込により該設定回数が減少するので、該安全余裕をさらに少なくして該設定回数をより多くすることが可能となり、ユーザに与える不快感をさらに軽減することが可能となる。 According to the configuration of the fourth aspect, the set number of times is reduced by the watchdog timer interruption, so that the safety margin can be further reduced and the set number of times can be increased, and the user feels uncomfortable. Can be further reduced.
本発明の他の目的、構成及び効果は以下の説明から明らかになる。 Other objects, configurations and effects of the present invention will become apparent from the following description.
図1は、本発明の実施例1に係る画像形成装置のハードウェア構成を示す概略ブロック図である。
FIG. 1 is a schematic block diagram illustrating a hardware configuration of an image forming apparatus according to
この画像形成装置10は、例えば複合機であり、制御装置11に操作・表示部12及び画像形成装置本体13が結合されて構成されている。制御装置11は、操作・表示部12で設定された情報やディフォルトの設定値に基づいて、画像形成装置本体13で読み取られた原稿画像を処理し、又は、外部のホストコンピュータ20から供給される設定情報及び画像データに基づいて、画像形成装置本体13に対し画像を形成させる。
The
制御装置11は、MPU110に不揮発性メモリ111、電気的に書き換え可能な不揮発性メモリ111A、揮発性メモリ112及びインタフェース113〜115がバスで結合され、インタフェース113〜115はそれぞれ操作・表示部12、画像形成装置本体13及びホストコンピュータ20に結合されている。不揮発性メモリ111には、プログラム及びシステムの初期値等のデータが格納されている。不揮発性メモリ111Aは、EPROM又はフラッシュメモリ等であり、操作・表示部12で設定された値及び後述の設定値Nが格納される。
In the control device 11, a
不揮発性メモリ111内のプログラムは、電源投入時にメモリエラーチェックを行わない。これを補うため、メモリの故障によりプログラムが暴走するなどの異常が発生した場合の対策がとられており、以下にこれを説明する。
The program in the
すなわち、MPU110には、ウォッチドッグタイマ116が結合されている。ウォッチドッグタイマ116は、比較的長い時間、例えば2秒でタイムアップ出力信号を活性にする。この信号はMPU110の割込入力端子IRQに供給され、該タイムアップ出力信号が活性になる前にウォッチドッグタイマ116がリセットされないと、MPU110に対し割込がかけられる。ウォッチドッグタイマ116は、リセットされると再スタートする。したがって、不揮発性メモリ111のプログラム領域には、プログラムの暴走等の異常が発生しない限りウォッチドッグタイマ116がタイムアップしないように、リセット信号出力命令が挿入されている。この命令が実行されると、ウォッチドッグタイマ116の入力端子RSTにリセットパルスが供給されて、ウォッチドッグタイマ116がリセットされる。
That is, the
図2は、不揮発性メモリ111に格納されたプログラムの処理を示すフローチャートであり、このプログラムは、電源投入により開始される。以下、括弧内は図中のステップ識別符号を示す。
FIG. 2 is a flowchart showing processing of a program stored in the
(S0)変数Nが0でなければステップS1へ進み、0であればステップS2へ進む。 (S0) If the variable N is not 0, the process proceeds to step S1, and if it is 0, the process proceeds to step S2.
(S1)変数Nの値を1だけデクリメントしてステップS4へ進む。 (S1) The value of the variable N is decremented by 1, and the process proceeds to step S4.
(S2)MPU110は、不揮発性メモリ111及び揮発性メモリ112に対し、メモリエラーチェックを行う。例えば不揮発性メモリ111には、不揮発性メモリ111内の所定領域のハッシュ値が予め計算されて格納されており、MPU110はこの領域のハッシュ値を計算し、これを該格納された値と比較し、両者が不一致であればエラーと判定する。ここにハッシュ値は、例えばハッシュトータルであり、所定領域は、ハッシュ値格納領域を除いた不揮発性メモリ111内の全領域であって、メモリエラーチェックプログラムも含まれる。また、揮発性メモリ112に対しては、不揮発性メモリ111に格納されたチェックパターン、例えば'01010101'及び'10101010'の各々について、揮発性メモリ112にチェックパターンを書き込み、揮発性メモリ112の内容を読み出してこれが書込値と一致しているか否かを判定し、不一致であればエラーと判定する。使用されるチェックパターンは複数であってもよい。
(S2) The MPU 110 performs a memory error check on the
(S3)エラーが検出されればステップS4へ進み、そうでなければステップS6へ進む。 (S3) If an error is detected, the process proceeds to step S4, and if not, the process proceeds to step S6.
(S4)MPU110は、メモリエラー有無の情報と、エラーが検出された場合にはその箇所を示す情報とを、操作・表示部12に表示させる。また、システムをリセットさせて再スタートさせるか、処理を終了するかの選択をユーザの判断に委ねるために、この選択を操作・表示部12に表示させる。
(S4) The
(S5)再スタートが選択された場合には、MPU110は自身をリセットさせてシステムを再起動させ、そうでなければ処理を終了する。終了の場合には、画像形成装置10の電源をオフにするようにしてもよい。
(S5) If restart is selected, the
(S6)MPU110は、オペレーティングシステム(OS)及びこのOS上で動作する専用プログラムを起動させて画像形成装置10をレディ状態にさせる。
(S6) The
上記のような処理において、変数Nの初期値は例えば500であり、この場合、電源投入の合計回数が500回になるまでステップS0からステップS1を通ってステップS6へ進むので、ステップS2でのメモリエラーチェックが行われない。 In the processing as described above, the initial value of the variable N is, for example, 500. In this case, the process proceeds from step S0 to step S1 through step S1 until the total number of power-on times reaches 500. Memory error check is not performed.
この500回を越えると、ステップS0からステップS2へ進むので、その後は、電源投入が行われる毎にメモリエラーチェックが行われる。 If the number of times exceeds 500, the process proceeds from step S0 to step S2, and thereafter, a memory error check is performed every time the power is turned on.
図3は、不揮発性メモリ111に格納されたプログラムの処理を示すフローチャートであり、このプログラムは、プログラムの暴走等の異常発生によりウォッチドッグタイマ(WDT)ウォッチドッグタイマ116からMPU110へ上記割込がかけられたときに、MPU110により実行されるWDT割込処理である。
FIG. 3 is a flowchart showing the processing of the program stored in the
(S10)画像形成装置本体13に備えられた定着器のヒータ、用紙搬送ローラ、プリントエンジン若しくはスキャナのモータ又はスキャナの光源がオンになっていれば、MPU110はインタフェース114を介し当該機器をオフにすることにより、装置の損傷を防止するとともに安全を確保する。
(S10) If the heater of the fixing device, the paper conveyance roller, the motor of the print engine or the scanner, or the light source of the scanner provided in the image forming apparatus
(S11)MPU110は上記のようなメモリエラーチェックを行う。
(S11) The
(S12、S13)次に、図2のステップS4及びS5と同じ処理を行う。 (S12, S13) Next, the same processing as steps S4 and S5 in FIG. 2 is performed.
本実施例1によれば、原則として電源投入時にメモリエラーチェックが行われないので、揮発性メモリ112が大容量であっても、システムを短時間で立ち上げることができるとともに、電源投入の合計回数が設定回数を超えた後には電源投入毎にメモリエラーチェックが行われ、経年変化によるメモリ劣化でメモリエラーが生じてプログラムの暴走や画質の劣化等が発生するのを防止することが可能となる。
According to the first embodiment, since a memory error check is not performed at the time of power-on in principle, the system can be started up in a short time even when the
また、メモリエラーチェック開始時期判定に、同じ電源オン継続時間でもユーザや時と場合により大きく異なる用紙の処理枚数ではなく、電源投入の合計回数を用いているので、メモリエラーチェック開始時期判定がより適正になり、メモリエラーチェック開始時期を従来よりも遅らせてユーザの不快感をより解消することが可能となる。 In addition, the memory error check start time determination is based on the total number of times the power is turned on rather than the number of processed paper sheets, which varies greatly depending on the user and time even when the power on duration is the same. It becomes appropriate, and it becomes possible to further eliminate the user's discomfort by delaying the start time of the memory error check compared with the conventional one.
さらに、プログラムの暴走等の異常により、ウォッチドッグタイマ116からMPU110に割込がかけられた場合には、プログラム領域及びデータ領域に対しメモリエラーチェックが行われるので、上記メモリエラーチェック開始時期をさらに遅らせてユーザの不快感をより解消することが可能となる。
Further, when the
上記実施例1では、電源投入の合計回数が設定回数を超えた後において、電源投入毎にメモリエラーチェックが行われ、メモリエラーチェック有無が急変することになる。しかし、この設定回数は安全余裕を考慮して少なめに定められるので、メモリエラーチェック有無の変化を緩やかにしても充分と考えられる。特に、ウォッチドッグタイマ116による割込時において上記のようにメモリエラーチェックが行われるようにすれば、電源投入合計回数が設定回数を超えたからといって電源投入毎にメモリエラーチェックを行う必要性は少ないと考えられる。
In the first embodiment, after the total number of power-on times exceeds the set number of times, a memory error check is performed every time the power is turned on, and the presence or absence of the memory error check changes suddenly. However, since the number of times of setting is set to be small in consideration of the safety margin, it is considered sufficient even if the change in the presence or absence of the memory error check is moderated. In particular, if the memory error check is performed as described above at the time of interrupt by the
そこで、本発明の実施例2では、変数Nが0になる毎に変数Nの初期値が小さくなるように更新する。2回目以降の変数Nの初期値をM(0)、M(1)とする。例えば、1回目の変数Nの初期値を500、2回目の変数Nの初期値をM(0)=50、3回目の変数Nの初期値をM(1)=5として、図2の処理を繰り返す。これら1〜3回目の変数Nの初期値N、M(0)及びM(1)並びに初期値更新回数に関する変数iは、図1の不揮発性メモリ111Aに格納されている。
Therefore, in the second embodiment of the present invention, every time the variable N becomes 0, the variable N is updated so that the initial value becomes smaller. The initial values of the variable N after the second time are M (0) and M (1). For example, the initial value of the first variable N is 500, the initial value of the second variable N is M (0) = 50, and the initial value of the third variable N is M (1) = 5. repeat. The initial values N, M (0) and M (1) of the first to third variables N, and the variable i relating to the initial value update count are stored in the
図4は、本発明のこのような実施例2に係る、電源投入時により開始されるプログラムの処理を示すフローチャートである。 FIG. 4 is a flowchart showing the processing of the program started when the power is turned on according to the second embodiment of the present invention.
図2とは、ステップS0とステップS2の間にステップS7及びステップS8が挿入されている点で異なる。 FIG. 2 is different from FIG. 2 in that steps S7 and S8 are inserted between steps S0 and S2.
(S7)i=3でなければ、ステップS8へ進み、そうでなければステップS2へ進む。iの初期値は0である。 (S7) If i = 3, the process proceeds to step S8, and if not, the process proceeds to step S2. The initial value of i is 0.
(S8)変数Nに、新たな初期値M(i)を代入し、iを1だけインクリメントする。 (S8) A new initial value M (i) is substituted for variable N, and i is incremented by one.
このような処理が加わることにより、メモリエラーチェック有無が図6(A)に示すようなる。 By adding such processing, the presence or absence of memory error check is as shown in FIG.
ここで、最初の変数N回中にWDT割込が生じた場合には、メモリエラーチェック実行回数を増やした方が好ましいと考えられる。換言すれば、このようにすることで、初回の初期値Nを比較的大きくすることが可能となる。 Here, when a WDT interrupt occurs during the first variable N times, it is considered preferable to increase the number of executions of the memory error check. In other words, the initial initial value N can be made relatively large by doing in this way.
図5は、このようなことを考慮した、WDT割込処理を示すフローチャートである。 FIG. 5 is a flowchart showing WDT interrupt processing in consideration of the above.
この割込処理では、ステップS11とステップS12の間のステップSAにおいて、N>0であれば変数Nの値を減少させている。例えば、N/2の小数点以下を丸めて整数化した値[N/2]を変数Nに代入することにより、変数Nの値を減少させる。他の点は、図3の処理と同一である。 In this interrupt process, if N> 0 in step SA between step S11 and step S12, the value of variable N is decreased. For example, the value of the variable N is decreased by substituting the value [N / 2] rounded to the integer after rounding off the decimal point of N / 2. The other points are the same as the processing of FIG.
図6(B)は、初期値Nの更新前のN=300でWDT割込が生じて、変数Nの値が150に減じられた場合を示す。 FIG. 6B shows a case where a WDT interruption occurs at N = 300 before the update of the initial value N, and the value of the variable N is reduced to 150.
本実施例2によれば、電源投入の合計回数が初期値Nを超えた後においてメモリエラーチェックを行い、初期値Nが減少するように該初期値を更新するとともに、N>0でWDT割込が生じた場合には変数Nを減少させ、WDT割込においてもメモリエラーチェックを行うので、安全余裕を低減して最初の初期値Nを比較的大きな値にすることが可能となり、メモリエラーチェック省略回数を増加させてユーザの不快感をより解消することが可能となる。 According to the second embodiment, the memory error check is performed after the total number of power-on times exceeds the initial value N, the initial value is updated so that the initial value N decreases, and WDT division is performed when N> 0. If an error occurs, the variable N is decreased, and a memory error check is also performed in the WDT interrupt. Therefore, it is possible to reduce the safety margin and to make the initial initial value N relatively large. Increasing the number of check omissions can further eliminate the user's discomfort.
なお、本発明には外にも種々の変形例が含まれる。 Note that the present invention includes various other modifications.
例えば、電源投入時にシステムリセットが行われることと、一般に、ユーザがシステムリセットスイッチをオンにする回数は電源投入回数に比し無視できることから、本明細書及び特許請求の範囲において、「電源投入時」は「電源投入時又はシステムリセット時」を含む意味である。 For example, since the system reset is performed when the power is turned on, and the number of times the user turns on the system reset switch is generally negligible compared with the number of times the power is turned on, in this specification and the claims, "Means" at power-on or system reset ".
また、図3又は図5でメモリエラーチェックを行わずに次回電源投入時にメモリエラーチェックを行う構成であってもよい。 Further, the memory error check may be performed at the next power-on without performing the memory error check in FIG. 3 or FIG.
さらに、ウォッチドッグタイマがMPUに内蔵された構成であってもよい。 Further, the watchdog timer may be built in the MPU.
また、上記実施例ではプログラムが不揮発性メモリ111に格納されている場合を説明したが、プログラムは不揮発性記憶装置に格納されていればよく、ハードディスク等の外部記憶装置に格納された場合であってもよい。
In the above embodiment, the case where the program is stored in the
10 画像形成装置
11 制御装置
110 MPU
111、111A 不揮発性メモリ
112 揮発性メモリ
113〜115 インタフェース
116 ウォッチドッグタイマ
12 操作・表示部
13 画像形成装置本体
20 ホストコンピュータ
N 変数
DESCRIPTION OF
111,
Claims (5)
該プロセッに結合され、プログラム及びデータが格納されるメモリと、
該プロセッに結合され、電源投入回数と設定回数とを示す回数情報が格納される不揮発性記憶手段と、
該プロセッに結合された表示装置と、
を有し、
該プログラムは該プロセッサに対し、
電源投入毎に該電源投入回数を示す情報を更新し、
該更新により該電源投入回数が該設定回数になったことを該回数情報が示している場合には、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させる、
ことを特徴とする画像形成装置。 A processor;
A memory coupled to the processor for storing programs and data;
Non-volatile storage means coupled to the processor and storing number-of-times information indicating the number of power-on times and the set number of times;
A display device coupled to the process;
Have
The program for the processor
Update the information indicating the number of power on each time the power is turned on,
When the number information indicates that the number of power-on times has reached the set number due to the update, a memory error check is performed on the memory, and when a memory error is detected, the information is Display on a display device,
An image forming apparatus.
該プログラムは該プロセッサに対し、該割込に応答して、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させる、
ことを特徴とする請求項1乃至3のいずれか1つに記載の画像形成装置。 A watchdog timer coupled to or built into the processor for detecting time-up and interrupting the processor;
The program causes the processor to perform a memory error check on the memory in response to the interrupt, and to display the information on the display device when a memory error is detected.
The image forming apparatus according to claim 1, wherein the image forming apparatus is an image forming apparatus.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334066A JP4372089B2 (en) | 2005-11-18 | 2005-11-18 | Image forming apparatus |
CN2006101484905A CN1968337B (en) | 2005-11-18 | 2006-11-17 | Image forming device |
US11/601,651 US7797586B2 (en) | 2005-11-18 | 2006-11-20 | Image forming apparatus with memory properly error-checked |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334066A JP4372089B2 (en) | 2005-11-18 | 2005-11-18 | Image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007140149A true JP2007140149A (en) | 2007-06-07 |
JP4372089B2 JP4372089B2 (en) | 2009-11-25 |
Family
ID=38203088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334066A Expired - Fee Related JP4372089B2 (en) | 2005-11-18 | 2005-11-18 | Image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4372089B2 (en) |
-
2005
- 2005-11-18 JP JP2005334066A patent/JP4372089B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4372089B2 (en) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10120316B2 (en) | Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium | |
JP6218510B2 (en) | Image processing apparatus, image processing apparatus control method, and program | |
JP4482514B2 (en) | Image forming apparatus | |
JP6199796B2 (en) | Setting update method and image forming apparatus | |
JP2008097148A (en) | Information processor and data saving method | |
US11657125B2 (en) | Information processing apparatus and reset control method | |
US7797586B2 (en) | Image forming apparatus with memory properly error-checked | |
JP4682937B2 (en) | Start control circuit | |
US8949816B2 (en) | Firmware updating method, image forming apparatus, and storage medium | |
JP2016110642A (en) | Information processing device, restart execution method and restart execution program | |
JP2007140920A (en) | Image forming apparatus | |
JP4372089B2 (en) | Image forming apparatus | |
JP2015148977A (en) | Control device, control method for control device, and program | |
EP3159795B1 (en) | Image forming apparatus that ensures operation while hdd is inoperative, and recording medium therefor | |
JP4482515B2 (en) | Image forming apparatus | |
JP5665529B2 (en) | Information processing apparatus, control method therefor, and program | |
JP5657588B2 (en) | Image forming apparatus | |
CN110895609A (en) | Information processing apparatus, control method thereof, and storage medium | |
JP2013248858A (en) | Image processing apparatus, method for controlling the same, and program | |
US11181963B2 (en) | Information processing device and control method for the same | |
JP4372090B2 (en) | Image forming apparatus | |
JP6638323B2 (en) | PRINTING APPARATUS AND PRINTING APPARATUS CONTROL METHOD | |
CN110119253B (en) | Image forming apparatus and non-transitory computer-readable recording medium | |
JP7298442B2 (en) | Electronic control device, control method by main processor of electronic control device, and control program executed by main processor of electronic control device | |
JP2016122436A (en) | Information processing device and information processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |