JP4482514B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP4482514B2
JP4482514B2 JP2005334065A JP2005334065A JP4482514B2 JP 4482514 B2 JP4482514 B2 JP 4482514B2 JP 2005334065 A JP2005334065 A JP 2005334065A JP 2005334065 A JP2005334065 A JP 2005334065A JP 4482514 B2 JP4482514 B2 JP 4482514B2
Authority
JP
Japan
Prior art keywords
memory
forming apparatus
image forming
program
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005334065A
Other languages
Japanese (ja)
Other versions
JP2007136862A (en
Inventor
朗彦 黒木
Original Assignee
京セラミタ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラミタ株式会社 filed Critical 京セラミタ株式会社
Priority to JP2005334065A priority Critical patent/JP4482514B2/en
Priority claimed from US11/601,651 external-priority patent/US7797586B2/en
Publication of JP2007136862A publication Critical patent/JP2007136862A/en
Application granted granted Critical
Publication of JP4482514B2 publication Critical patent/JP4482514B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、用紙を搬送して用紙に画像を形成する、プリンタ、複写機、ファクシミリ又は複合機等の画像形成装置に係り、特に、大容量のメモリを搭載した場合に好適な画像形成装置に関する。 The present invention forms an image on a sheet by transporting the sheet, a printer, a copying machine, relates to an image forming apparatus such as a facsimile or MFP, in particular, of a preferred image forming apparatus when mounting a large-capacity memory .

画像形成装置では、搭載メモリの全ビットに対してエラーチェックが行われ、正常であることを確認してシステムが起動される。 In the image forming apparatus, error check is performed on all bits of the memory installed, the system is activated to confirm that it is normal.

一方、形成画像の高解像度化及びカラー化並びにメモリの安価化に伴い、装置に搭載されるメモリの大容量化が進んでいる。 On the other hand, with high resolution and low cost of colorization and a memory formed image, it is progressing capacity of memory mounted on the apparatus.

このため、メモリエラーチェック時間が数分にも及ぶ場合があり、ユーザに不快感を与えることになる。 For this reason, there is a case where the memory error check time extends to a few minutes, so that the discomfort to the user.

他方、メモリの製造及び検査技術の進歩により、メモリの信頼性が向上している。 On the other hand, advances in manufacturing and testing technology memory, reliability of the memory is improved. メモリエラーチェックでエラーとなる原因の多くは、メモリに長期間熱が加わることによる劣化と、メモリの増設や取り外しが行われたときの端子接触不良である。 Many of the causes of an error in a memory error checking, and deterioration due to the heat is applied a long period in the memory, a terminal contact failure when adding or removing memory is performed.

そこで、下記特許文献1では、システム起動時のメモリエラーチェックを原則として行わず、用紙の合計処理枚数が設定値以上であった場合及びメモリの記憶容量が前回起動時と異なる場合のみ、メモリエラーチェックを行うことが提案されている。 Therefore, in Patent Document 1, without memory error checking system startup principle, when the storage capacity of and memory when the total number of processed sheets is equal to or more than the set value is different from the previous start only, Memory Error to perform the check has been proposed.

この方法によれば、メモリ故障が生ずる可能性が比較的高い場合のみメモリエラーチェックが行われるので、無駄なメモリエラーチェック処理が省略され、ユーザに不快感を与えない。 According to this method, since the memory error checking is performed only when a possibility that the memory fault occurs is relatively high, wasteful memory error check processing is omitted, inoffensive to the user.

しかしながら、全記憶容量のうち1ビットでも故障すれば問題となる場合があり、メモリ容量増大に比例してメモリエラーチェックでエラーとなる確率が増加する。 However, there can be problematic if a failure even one bit of the total storage capacity, the probability of errors in a memory error checking in proportion to the memory capacity increases are increased. また、メモリによっては、用紙の合計処理枚数が設定値以下であっても、製造上の原因により初期故障が生ずる場合がある。 Further, depending on the memory, even total number of processed sheets is equal to or smaller than a set value, there is a case where the initial failure occurs due to a cause of the production.

プログラムが暴走したり、画質が部分的に悪い場合には、その原因がメモリの故障であるのか否かが容易に分からないため、原因を究明してそれに対処するまでの時間が長くなる場合がある。 Program or runaway, if the image quality is partially bad, because the cause is not readily whether or not a failure of memory, may be a delay of up to deal with it to determine the cause longer is there.

また、プログラムが暴走した場合には、画像形成装置の定着期のヒータや用紙搬送用モータがオンし続ける場合も考えられるので、安全対策をより確実に行った方が好ましい。 Further, when the program runs out of control, since the case is considered in which the fixing phase of the heater and the sheet conveying motor of the image forming apparatus continues to turn on, it is preferable that gave security measures more reliably.
特開2004−178387号公報 JP 2004-178387 JP

本発明は、このような問題点に鑑み、 メモリエラーチェックを効率的に行うことが可能な画像形成装置を提供することにある。 In view of such problems, in that it performs memory error check effectively to provide an image forming apparatus capable.

本発明による画像形成装置の態様では、 In one aspect of the image forming apparatus according to the present invention,
電源投入時にシステムリセット割込がかけられるプロセッサと、 A processor system reset interrupt is applied when the power is turned on,
該プロセッに結合され、プログラム及びデータが格納されるメモリと、 Coupled to the processor, a memory for program and data are stored,
該プロセッサに結合され、割込情報を記憶する不揮発性記憶手段と、 Coupled to the processor, the non-volatile memory means for storing interrupt information,
該プロセッに結合された表示装置と、 A display device coupled to said processor,
該プロセッサに結合され又は該プロセッサに内蔵され、タイムアップを検知して該プロセッサにタイムアップ割込をかけるウォッチドッグタイマと、 Built in combined or the processor to the processor, the watchdog timer to detect the time-up applying a time-up interrupt to the processor,
を有し、 Have,
該プログラムは該プロセッサに対し、 The program for the processor,
(1)該タイムアップ割込に応答して、該タイムアップ割込が生じたことを示す情報を該割込情報として該不揮発性記憶手段に書き込ませ、 (1) in response to said time-up interrupt causes written in the nonvolatile memory means information indicating that the time-up interrupt occurs as該割write information,
(2)該システムリセット割込に応答して、該割込情報が、割込が発生したことを示していれば、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させ、該割込情報が、割込が発生したことを示していなければ、該メモリに対するメモリエラーチェックを行わせない。 (2) in response to the system reset interrupt,該割write information, if shown that an interrupt occurs, to perform the memory error checking to said memory, when the memory error is detected the information is displayed on the display device,該割write information, if it indicates that the interrupt has occurred, does not perform memory error checking to said memory.

上記態様の構成によれば、プログラムの暴走等の異常により、ウォッチドッグタイマがプロセッサに対し割込をかけた場合に、その後の電源投入時にメモリに対するメモリエラーチェックが行われるので、 メモリエラーチェックを効率的に行うことが可能となる。 According to the configuration of the one embodiment, the abnormality of runaway of a program, if the watchdog timer interrupts to the processor, the memory error checking to the memory is performed on subsequent power-up, memory error checking it is possible to perform efficiently.

本発明の他の目的、構成及び効果は以下の説明から明らかになる。 Another object of the present invention, and the advantages will become apparent from the following description.

図1は、本発明の実施例1に係る画像形成装置のハードウェア構成を示す概略ブロック図である。 Figure 1 is a schematic block diagram showing a hardware configuration of an image forming apparatus according to a first embodiment of the present invention.

この画像形成装置10は、例えば複合機であり、制御装置11に操作・表示部12及び画像形成装置本体13が結合されて構成されている。 The image forming apparatus 10 is, for example, a multifunction machine, the operation and display unit 12 and the image forming apparatus main body 13 is configured to be coupled to the controller 11. 制御装置11は、操作・表示部12で設定された情報やディフォルトの設定値に基づいて、画像形成装置本体13で読み取られた原稿画像を処理し、又は、外部のホストコンピュータ20から供給される設定情報及び画像データに基づいて、画像形成装置本体13に対し画像を形成させる。 The control device 11 based on the setting value of the setting information and default in the operation and display section 12, processes the original image read by the image forming apparatus main body 13, or is supplied from an external host computer 20 based on the setting information and image data, the image forming apparatus main body 13 to thereby form an image.

制御装置11は、MPU110に不揮発性メモリ111、揮発性メモリ112及びインタフェース113〜115がバスで結合され、インタフェース113〜115はそれぞれ操作・表示部12、画像形成装置本体13及びホストコンピュータ20に結合されている。 The control device 11, the non-volatile memory 111 to the MPU 110, volatile memory 112 and interfaces 113 to 115 are coupled by bus interface 113 to 115 operation and display section 12, respectively, coupled to the image forming apparatus main body 13 and the host computer 20 It is. 不揮発性メモリ111には、プログラム及びシステムの初期値等のデータが格納されている。 The non-volatile memory 111, data of the initial value of a program and system is stored.

不揮発性メモリ111内のプログラムは、電源投入時にメモリエラーチェックを行わない。 Program in the nonvolatile memory 111 does not perform memory error check at power-on. これを補うため、メモリの故障によりプログラムが暴走するなどの異常が発生した場合の対策がとられており、以下にこれを説明する。 To compensate for this, countermeasures when an abnormality such as a program runaway has occurred due to a failure of the memory have been taken, it will be described below.

すなわち、MPU110には、ウォッチドッグタイマ116が結合されている。 That is, the MPU 110, the watchdog timer 116 is coupled. ウォッチドッグタイマ116は、比較的長い時間、例えば2秒でタイムアップ出力信号を活性にする。 The watchdog timer 116 is a relatively long time, for example, to active the time-up output signal at 2 seconds. この信号はMPU110の割込入力端子IRQに供給され、該タイムアップ出力信号が活性になる前にウォッチドッグタイマ116がリセットされないと、MPU110に対し割込がかけられる。 This signal is supplied to the interrupt input terminal IRQ of the MPU 110, the watchdog timer 116 before the time-up output signal becomes active is not reset, the interrupt is applied to the MPU 110. ウォッチドッグタイマ116は、リセットされると再スタートする。 The watchdog timer 116, to re-start to be reset. したがって、不揮発性メモリ111のプログラム領域には、プログラムの暴走等の異常が発生しない限りウォッチドッグタイマ116がタイムアップしないように、リセット信号出力命令が挿入されている。 Therefore, in the program area of ​​the nonvolatile memory 111, the watchdog timer 116 as long as the abnormality of runaway of a program is not generated so as not time-up, the reset signal output command is inserted. この命令が実行されると、ウォッチドッグタイマ116の入力端子RSTにリセットパルスが供給されて、ウォッチドッグタイマ116がリセットされる。 When this instruction is executed, and a reset pulse is supplied to the input terminal RST of the watchdog timer 116, the watchdog timer 116 is reset.

図2は、不揮発性メモリ111に格納されたプログラムの処理を示すフローチャートであり、このプログラムは、プログラムの暴走等の異常発生によりウォッチドッグタイマ116に対し前回のリセットパルスから2秒以内にリセットパルスが供給されずにMPU110に上記割込がかけられたときに、MPU110により実行される。 Figure 2 is a flow chart showing the processing of a program stored in the nonvolatile memory 111, the program resets pulse by abnormality of runaway of a program to the watchdog timer 116 from the previous reset pulse within 2 seconds There when said interrupt has been applied to the MPU 110 without being supplied, it is executed by the MPU 110. 以下、括弧内は図中のステップ識別符号を示す。 Hereinafter, in parentheses indicate the steps identification code in FIG.

(S0)画像形成装置本体13に備えられた定着器のヒータ、用紙搬送ローラ、プリントエンジン若しくはスキャナのモータ又はスキャナの光源がオンになっていれば、MPU110はインタフェース115を介し当該機器をオフにすることにより、装置の損傷を防止するとともに安全を確保する。 (S0) the image forming apparatus fuser heater provided in the main body 13, the sheet conveying roller, if the print engine or a scanner motor or the scanner light source if turned on, MPU 110 to turn off the device via the interface 115 by, ensuring safety as well as prevent damage to the device.

(S1)MPU110は、不揮発性メモリ111及び揮発性メモリ112に対し、メモリエラーチェックを行う。 (S1) MPU 110, compared nonvolatile memory 111 and volatile memory 112, performs memory error checking. 例えば不揮発性メモリ111には、不揮発性メモリ111内の所定領域のハッシュ値が予め計算されて格納されており、MPU110はこの領域のハッシュ値を計算し、これを該格納された値と比較し、両者が不一致であればエラーと判定する。 For example, nonvolatile memory 111, the hash value of a predetermined area in the nonvolatile memory 111 are stored is pre-calculated, MPU 110 calculates the hash value of this region, which is compared with the stored value , both determined that the error if they do not match. ここにハッシュ値は、例えばハッシュトータルであり、所定領域は、ハッシュ値格納領域を除いた不揮発性メモリ111内の全領域であって、メモリエラーチェックプログラムも含まれる。 Here the hash value is, for example, a hash total, a predetermined area is an entire area in the nonvolatile memory 111, excluding the hash value storage area, the memory error check program is also included. また、揮発性メモリ112に対しては、不揮発性メモリ111に格納されたチェックパターン、例えば'01010101'及び'10101010'の各々について、揮発性メモリ112にチェックパターンを書き込み、揮発性メモリ112の内容を読み出してこれが書込値と一致しているか否かを判定し、不一致であればエラーと判定する。 Further, with respect to the volatile memory 112, the check patterns stored in the nonvolatile memory 111, for each of the example '01010101' and '10101010', writes a check pattern in the volatile memory 112, the contents of the volatile memory 112 the read out which determines whether they match the write value, determines an error if they do not match. 使用されるチェックパターンは複数であってもよい。 Check pattern used may be plural.

(S2)MPU110は、メモリエラー有無の情報と、エラーが検出された場合にはその箇所を示す情報とを、操作・表示部12に表示させる。 (S2) MPU 110 includes information of the memory error presence, if an error is detected and information indicating the position to be displayed on the operation and display unit 12. また、システムをリセットさせて再スタートさせるか、処理を終了するかの選択をユーザの判断に委ねるために、この選択を操作・表示部12に表示させる。 Further, whether to re-start by resetting the system, in order to leave the choice of whether to end the processing to the user's decision, and displays the selection in the operation and display unit 12.

(S3)再スタートが選択された場合には、MPU110は自身をリセットさせてシステムを再起動させ、そうでなければ処理を終了する。 (S3) when the restart is selected, MPU 110 is itself is reset to restart the system, the process ends otherwise. 終了の場合には、画像形成装置10の電源をオフにするようにしてもよい。 In the case of termination, the power of the image forming apparatus 10 may be turned off.

本実施例1によれば、電源投入時にメモリエラーチェックが行われないので、揮発性メモリ112が大容量であっても、システムを短時間で立ち上げることができるとともに、プログラムの暴走等の異常により、ウォッチドッグタイマ116がその時間内でリセットされず、MPU110に割込がかけられた場合には、プログラム領域及びデータ領域に対しメモリエラーチェックが行われるので、メモリ故障による異常発生であるか否かを容易に判定することができ、異常発生原因を究明してそれに対処するまでの時間を短縮することが可能となる。 According to the first embodiment, since the memory error checking is not performed when the power is turned on, even the volatile memory 112 is a large capacity, it is possible to launch a short time the system abnormality to program runaway, etc. by not the watchdog timer 116 is reset in that time, when subjected is MPU110 20 percent write, since to a program area and a data area memory error check is performed whether the abnormality occurs due to memory failure whether to be able to easily determine, it is possible to shorten the time to deal with it by investigating the abnormality cause.

図3は、本発明の実施例2に係る画像形成装置において上記割込がMPU110にかけられたときの処理を示すフローチャートである。 Figure 3 is a flowchart showing processing when the image forming apparatus according to a second embodiment of the present invention the interrupt has been applied to the MPU 110.

この割込処理では、ステップS1とステップS2の間のステップSAにおいて、後述の変数Nに1以上の値、例えば3が設定される。 In this interrupt process, at step SA between steps S1 and S2, 1 or more to be described later of the variable N, for example, 3 is set. 他の点は、図2の処理と同一である。 Other points are the same as the processing of FIG. 不揮発性メモリ111はEPROMやフラッシュメモリ等の書き換え可能なメモリも有しており、変数Nはこの不揮発性メモリに格納されている。 Nonvolatile memory 111 also has rewritable memory such as EPROM or a flash memory, a variable N is stored in the nonvolatile memory. 変数Nの初期値は0である。 The initial value of the variable N is 0.

図4は、電源投入時にMPU110へシステムリセット割込がかかったときの割込処理を示すフローチャートである。 Figure 4 is a flowchart showing an interrupt process when the system reset interrupt is applied to MPU110 when the power is turned on.

(S10)変数Nが正であればステップS11へ進み、0であればステップS13へ進む。 (S10) the variable N advances to step S11 if it is positive, the process proceeds to step S13 if 0.

(S11)上述のようなメモリエラーチェックを行う。 (S11) performs memory error check as described above.

(S12)エラーが検出されればステップS13へ進み、そうでなければステップS14へ進む。 (S12) If an error is detected the process proceeds to step S13, the process proceeds to step S14 otherwise.

(S13)エラー情報を操作・表示部12に表示させて処理を終了する。 (S13) and ends the process to display the error information on the operation and display unit 12.

(S14)変数Nの値を1だけデクリメントする。 (S14) the value of the variable N is decremented by one.

(S15)システムを起動させる。 (S15) to start the system. すなわち、オペレーティングシステム(OS)及びこのOS上で動作する専用プログラム(アプリケーション)を起動して画像形成装置10をレディ状態にする。 That is, the image forming apparatus 10 to a ready state to start a special program running on an operating system (OS) and on the OS (application).

本実施例2によれば、プログラムの暴走等による異常が発生してウォッチドッグタイマ116によりMPU110に割込がかけられた場合には、その段階でメモリエラーチェックが行われるだけでなく、その後のN回(N≧1)の電源投入時においてもメモリエラーチェックが行われるので、安全性がより向上する。 According to the second embodiment, when the MPU110 20 percent write has been applied by the watchdog timer 116 when an abnormality occurs due to runaway or the like of the program, not only the memory error check is performed at that stage, subsequent since the memory error checking is performed even when power is turned on N times (N ≧ 1), the safety is further improved.

なお、本発明には外にも種々の変形例が含まれる。 Note that the present invention includes various modifications in the outer.

例えば、電源投入時にシステムリセットが行われることと、一般に、ユーザがシステムリセットスイッチをオンにする回数は電源投入回数に比し無視できることから、本明細書及び特許請求の範囲において、「電源投入時」は「電源投入時又はシステムリセット時」を含む意味である。 For example, a possible system reset at power-on is performed, in general, since the user the number of times to turn on the system reset switch is negligible compared to the power-on times, in the present specification and claims, "at power "it is meant to include" power-on or a system reset. "

また、図3に示すメモリエラーチェックを行わずに変数Nに値を設定して終了し、ユーザが画像形成装置10をリセットさせた時又は次回の電源投入時に、図4の処理でメモリエラーチェックを行う構成であってもよい。 Also, exit by setting a value to a variable N without memory error check shown in FIG. 3, the time when or next power user resets the image forming apparatus 10, a memory error checking in the process of FIG. 4 it may be configured to perform.

さらに、ウォッチドッグタイマがMPUに内蔵された構成であってもよい。 Furthermore, the watchdog timer may be configured to be built in the MPU.

また、上記実施例ではシステムプログラムが不揮発性メモリ111に格納されている場合を説明したが、システムプログラムは不揮発性記憶装置に格納されていればよく、ハードディスク等の外部記憶装置に格納された場合であってもよい。 Also, if the system program in the above embodiment has been described with respect to the case that has been stored in the nonvolatile memory 111, a system program stored only to be stored in the nonvolatile storage device, an external storage device such as a hard disk it may be.

本発明の実施例1に係る画像形成装置のハードウェア構成を示す概略ブロック図である。 The hardware configuration of an image forming apparatus according to a first embodiment of the present invention is a schematic block diagram showing. ウォッチドッグタイマからMPUに割込がかけられたときに実行される割込処理プログラムに対応したフローチャートである。 Is a flow chart corresponding to interrupt processing program is executed when subjected is interrupt from the watchdog timer MPU. 本発明の実施例2に係る画像形成装置において上記割込がMPUにかけられたときの処理を示すフローチャートである。 The image forming apparatus according to a second embodiment of the present invention is a flow chart showing the processing when the interruption is subjected to MPU. 電源投入時の処理を示すフローチャートである。 Is a flowchart showing the processing at power-on.

符号の説明 DESCRIPTION OF SYMBOLS

10 画像形成装置 11 制御装置 110 MPU 10 The image forming apparatus 11 the control device 110 MPU
111 不揮発性メモリ 112 揮発性メモリ 113〜115 インタフェース 116 ウォッチドッグタイマ 12 操作・表示部 13 画像形成装置本体 20 ホストコンピュータ N 変数 111 non-volatile memory 112 volatile memory 113 to 115 interface 116 the watchdog timer 12 operation and display unit 13 the image forming apparatus main body 20 host computer N variables

Claims (3)

  1. 電源投入時にシステムリセット割込がかけられるプロセッサと、 A processor system reset interrupt is applied when the power is turned on,
    該プロセッに結合され、プログラム及びデータが格納されるメモリと、 Coupled to the processor, a memory for program and data are stored,
    該プロセッサに結合され、割込情報を記憶する不揮発性記憶手段と、 Coupled to the processor, the non-volatile memory means for storing interrupt information,
    該プロセッに結合された表示装置と、 A display device coupled to said processor,
    該プロセッサに結合され又は該プロセッサに内蔵され、タイムアップを検知して該プロセッサにタイムアップ割込をかけるウォッチドッグタイマと、 Built in combined or the processor to the processor, the watchdog timer to detect the time-up applying a time-up interrupt to the processor,
    を有し、 Have,
    該プログラムは該プロセッサに対し、 The program for the processor,
    (1)該タイムアップ割込に応答して、該タイムアップ割込が生じたことを示す情報を該割込情報として該不揮発性記憶手段に書き込ませ、 (1) in response to said time-up interrupt causes written in the nonvolatile memory means information indicating that the time-up interrupt occurs as該割write information,
    (2)該システムリセット割込に応答して、該割込情報が、割込が発生したことを示していれば、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させ、該割込情報が、割込が発生したことを示していなければ、該メモリに対するメモリエラーチェックを行わせない、 (2) in response to the system reset interrupt,該割write information, if shown that an interrupt occurs, to perform the memory error checking to said memory, when the memory error is detected the information is displayed on the display device,該割write information, if it indicates that the interrupt has occurred, does not perform memory error checking to said memory,
    ことを特徴とする画像形成装置。 Image forming apparatus characterized by.
  2. 電源投入時にシステムリセット割込がかけられるプロセッサと、 A processor system reset interrupt is applied when the power is turned on,
    該プロセッサに結合されたメモリと、 A memory coupled to said processor,
    該プロセッサに結合された不揮発性記憶手段と、 A nonvolatile memory means coupled to said processor,
    該プロセッサに結合された表示装置と、 A display device coupled to the processor,
    該プロセッサに結合され又は該プロセッサに内蔵され、タイムアップを検知して該プロセッサにタイムアップ割込をかけるウォッチドッグタイマと、 Built in combined or the processor to the processor, the watchdog timer to detect the time-up applying a time-up interrupt to the processor,
    を有し、 Have,
    該プログラムは該プロセッサに対し、 The program for the processor,
    (1)該タイムアップ割込に応答して、メモリエラーチェックを行う回数を示す回数情報を該不揮発性記憶手段に書き込ませ、 (1) in response to said time-up interrupt, the number of times information indicating the number of times of memory error check was written to the nonvolatile storage means,
    (2)該システムリセット割込に応答して、該回数情報が示す回数が正であれば該メモリに対するメモリエラーチェックを行わせるとともに該回数情報が示す回数が1だけ少なくなるように該回数情報を更新させ、該回数情報が示す回数が正を示していなければ該メモリに対するメモリエラーチェックを行わせない、 (2) the system in response to the reset interrupt,該回number information as the number of times indicated by the該回number information is less by one with to perform memory error checking to said memory if positive a number of times indicated by the該回number information was updated, thus cancels memory error checking to said memory if the number of times indicated by the該回number information indicates the positive,
    ことを特徴とする画像形成装置。 Image forming apparatus characterized by.
  3. 該プログラムは該プロセッサに対し、処理(1)においてさらに、該メモリに対するメモリエラーチェックを行わせ、メモリエラーが検出された場合にはその情報を該表示装置に表示させる、 The program to the processor, the process (1) further in, to perform the memory error checking to said memory, when the memory error is detected and displays the information on the display device,
    ことを特徴とする請求項1又は2に記載の画像形成装置。 The image forming apparatus according to claim 1 or 2, characterized in that.
JP2005334065A 2005-11-18 2005-11-18 Image forming apparatus Active JP4482514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005334065A JP4482514B2 (en) 2005-11-18 2005-11-18 Image forming apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005334065A JP4482514B2 (en) 2005-11-18 2005-11-18 Image forming apparatus
CN 200610148490 CN1968337B (en) 2005-11-18 2006-11-17 Image forming device
US11/601,651 US7797586B2 (en) 2005-11-18 2006-11-20 Image forming apparatus with memory properly error-checked

Publications (2)

Publication Number Publication Date
JP2007136862A JP2007136862A (en) 2007-06-07
JP4482514B2 true JP4482514B2 (en) 2010-06-16

Family

ID=38076860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334065A Active JP4482514B2 (en) 2005-11-18 2005-11-18 Image forming apparatus

Country Status (2)

Country Link
JP (1) JP4482514B2 (en)
CN (1) CN1968337B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533443B2 (en) 2008-03-24 2010-09-01 シャープ株式会社 Image forming apparatus
KR101351405B1 (en) 2008-07-25 2014-01-15 엘지디스플레이 주식회사 Display device and method for driving the same
JP2012003644A (en) 2010-06-21 2012-01-05 Fujitsu Ltd Memory error part detection device and memory error part detection method

Also Published As

Publication number Publication date
CN1968337A (en) 2007-05-23
JP2007136862A (en) 2007-06-07
CN1968337B (en) 2010-09-15

Similar Documents

Publication Publication Date Title
EP1899814B1 (en) Firmware update for consumer electronic device
JP6198876B2 (en) Secure recovery apparatus and method
CN100474247C (en) Method for updating firmware in computer server systems
JP4534498B2 (en) The semiconductor device and the activation treatment method
EP1873638A1 (en) Portable apparatus supporting multiple operating systems and supporting method therefor
JP4868216B2 (en) Firmware updating circuit and a firmware update method
JP2004234052A (en) Storage device
JP2007299404A (en) System which executes high-speed boot wake-up
JPH11316687A (en) Automatic recovery system
JP2008084291A (en) Storage apparatus, control method, and control device
JP4349837B2 (en) Information processing system
CN100472657C (en) Device and method for protecting flash storage system
JP4438048B2 (en) The method of firmware update peripheral device and its peripheral devices, program
JP4645837B2 (en) Memory dump method, computer system, and program
JP3826617B2 (en) Printer having a nonvolatile memory, and a write control method of the nonvolatile memory in the printer
US20080086591A1 (en) Quick start
JP4544246B2 (en) Control device and method, program, and recording medium
JP2005071303A (en) Program starting device
JP5120664B2 (en) Server system and the crash dump collection method
US10120316B2 (en) Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium
CN101963926B (en) Information processing apparatus and control method of the information processing apparatus
JP2008065434A (en) Program start control device
JP3830867B2 (en) Single-chip microcomputer and its boot area switching method
JP2005157528A (en) Memory device
CN102656568B (en) Its method of operation of the microcomputer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3