JP2007129060A - Method and apparatus for manufacturing semiconductor device, control program, and computer storage medium - Google Patents

Method and apparatus for manufacturing semiconductor device, control program, and computer storage medium Download PDF

Info

Publication number
JP2007129060A
JP2007129060A JP2005320345A JP2005320345A JP2007129060A JP 2007129060 A JP2007129060 A JP 2007129060A JP 2005320345 A JP2005320345 A JP 2005320345A JP 2005320345 A JP2005320345 A JP 2005320345A JP 2007129060 A JP2007129060 A JP 2007129060A
Authority
JP
Japan
Prior art keywords
gas
semiconductor device
manufacturing
etching
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005320345A
Other languages
Japanese (ja)
Other versions
JP4772456B2 (en
Inventor
Kazuki Narushige
和樹 成重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005320345A priority Critical patent/JP4772456B2/en
Priority to US11/514,904 priority patent/US7622393B2/en
Publication of JP2007129060A publication Critical patent/JP2007129060A/en
Application granted granted Critical
Publication of JP4772456B2 publication Critical patent/JP4772456B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method or the like for preventing occurrence of roughness on the surface of a silicon nitride film, while obtaining a high selection ratio of the silicon nitride film to a silicon oxide film. <P>SOLUTION: A polysilicon film 102, the silicon oxide film 103, and the silicon nitride film 104 are formed on a silicon substrate 101. Plasma etching is executed from that state. The silicon nitride film 104 is etched so as to leave the silicon nitride film 104 only around the polysilicon film 102. In an etching gas, at least a C<SB>m</SB>F<SB>n</SB>(m and n are respectively an integer of ≥1) gas having a flow rate of ≤10% of that of an O<SB>2</SB>gas is added to a mixed gas including a CH<SB>x</SB>F<SB>y</SB>(x and y are respectively an integer of ≥1) gas and the O<SB>2</SB>gas. The etching gas is used for the plasma etching. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、シリコン窒化膜をシリコン酸化膜に対して選択的にプラズマエッチングする工程を有する半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体に関する。   The present invention relates to a semiconductor device manufacturing method, a semiconductor device manufacturing apparatus, a control program, and a computer storage medium including a step of selectively plasma etching a silicon nitride film with respect to a silicon oxide film.

従来から、半導体装置の製造工程においては、SiN膜等のシリコン窒化膜を、その下側に形成されたSiO2膜、SiOC膜(酸素添加シリコン酸化膜)等のシリコン酸化膜に対して選択的にプラズマエッチングすることが行われている。このようなプラズマエッチングにおいては、エッチングガスとして例えば、CH3FとO2の混合ガスを使用し、エッチングにおけるシリコン酸化膜に対するシリコン窒化膜の選択比(シリコン窒化膜のエッチングレート/シリコン酸化膜のエッチングレート)を高める技術が知られている(例えば、特許文献1参照。)。
特開2003−229418号公報
Conventionally, in a manufacturing process of a semiconductor device, a silicon nitride film such as a SiN film is selective to a silicon oxide film such as a SiO 2 film or an SiOC film (oxygen-added silicon oxide film) formed on the lower side. Plasma etching is performed. In such plasma etching, for example, a mixed gas of CH 3 F and O 2 is used as an etching gas, and the selectivity of the silicon nitride film to the silicon oxide film in etching (etching rate of silicon nitride film / silicon oxide film A technique for increasing the etching rate is known (for example, see Patent Document 1).
JP 2003-229418 A

上記のとおり、従来からエッチングガスとして、CH3FとO2の混合ガス等を使用し、シリコン酸化膜に対してシリコン窒化膜を選択的にエッチングすることが知られている。また、このようなエッチングガスにAr等の希ガスを希釈ガスとして加えてプラズマを安定化させることも知られている。 As described above, it has been conventionally known that a silicon nitride film is selectively etched with respect to a silicon oxide film by using a mixed gas of CH 3 F and O 2 or the like as an etching gas. It is also known to stabilize the plasma by adding a rare gas such as Ar as a diluent gas to such an etching gas.

上記の技術においては、エッチングガス中のO2は、シリコン酸化膜のエッチングにほとんど寄与しないことから、O2の添加が、シリコン酸化膜に対するシリコン窒化膜の選択比を高める要因となっている。しかしながら、このようにO2を添加してシリコン酸化膜に対するシリコン窒化膜の選択比を高めると、シリコン窒化膜の表面の酸化と推測されるマイクロマスクが形成され、シリコン窒化膜の表面に、微細な凹凸形状となった荒れが発生し、半導体装置における特性の低下を招くおそれがあることが判明した。 In the above technique, since O 2 in the etching gas hardly contributes to the etching of the silicon oxide film, the addition of O 2 is a factor that increases the selectivity of the silicon nitride film to the silicon oxide film. However, when O 2 is added in this way to increase the selectivity of the silicon nitride film to the silicon oxide film, a micromask that is presumed to be oxidized on the surface of the silicon nitride film is formed. It has been found that a rough surface having a rough shape occurs, which may lead to deterioration of characteristics in the semiconductor device.

本発明は、上記従来の事情に対処してなされたもので、シリコン酸化膜に対するシリコン窒化膜の高い選択比を得ることができるとともに、シリコン窒化膜表面に荒れが生じることを防止することのできる半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体を提供することを目的とする。   The present invention has been made in response to the above-described conventional circumstances, and can obtain a high selection ratio of the silicon nitride film to the silicon oxide film and can prevent the surface of the silicon nitride film from being roughened. An object is to provide a semiconductor device manufacturing method, a semiconductor device manufacturing apparatus, a control program, and a computer storage medium.

請求項1の半導体装置の製造方法は、シリコン酸化膜上にシリコン窒化膜が形成された被処理基板の、前記シリコン窒化膜を、前記シリコン酸化膜に対して選択的にプラズマエッチングするプラズマエッチング工程を有する半導体装置の製造方法であって、前記プラズマエッチング工程に、CHxy(x,yは1以上の整数)ガスとO2ガスとを含む混合ガスに、前記O2ガスの流量の10%以下の流量のCmn(m,nは1以上の整数)ガスを添加したエッチングガスを使用することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein a plasma etching step of selectively etching the silicon nitride film with respect to the silicon oxide film on a substrate to be processed in which a silicon nitride film is formed on the silicon oxide film. a method of manufacturing a semiconductor device having, on the plasma etch process, CH x F y (x, y is an integer of 1 or more) in a mixed gas containing a gas and O 2 gas, the O 2 gas flow rate A method for manufacturing a semiconductor device, comprising using an etching gas to which C m F n (m, n is an integer of 1 or more) gas having a flow rate of 10% or less is used.

請求項2の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法であって、 前記シリコン窒化膜をプラズマエッチングして、当該シリコン窒化膜からなるスペーサをゲートに形成することを特徴とする。   The method for manufacturing a semiconductor device according to claim 2 is the method for manufacturing a semiconductor device according to claim 1, wherein the silicon nitride film is plasma-etched to form a spacer made of the silicon nitride film at the gate. And

請求項3の半導体装置の製造方法は、請求項1又は2記載の半導体装置の製造方法であって、前記CHxy(x,yは1以上の整数)ガスが、CH3Fガス又はCH22ガスであることを特徴とする。 A method for manufacturing a semiconductor device according to claim 3 is the method for manufacturing a semiconductor device according to claim 1 or 2, wherein the CH x F y (x, y is an integer of 1 or more) gas is CH 3 F gas or It is characterized by being CH 2 F 2 gas.

請求項4の半導体装置の製造方法は、請求項1〜3いずれか1項記載の半導体装置の製造方法であって、前記Cmn(m,nは1以上の整数)ガスが、C26ガス、C38ガス、C46ガス、C48ガス、C58ガスのいずれかであることを特徴とする。 The method for manufacturing a semiconductor device according to claim 4 is the method for manufacturing a semiconductor device according to any one of claims 1 to 3, wherein the C m F n (m and n are integers of 1 or more) gas is C 2 F 6 gas, C 3 F 8 gas, C 4 F 6 gas, C 4 F 8 gas, or C 5 F 8 gas.

請求項5の半導体装置の製造方法は、請求項1〜4いずれか1項記載の半導体装置の製造方法であって、前記Cmn(m,nは1以上の整数)ガスの添加量が、前記O2ガスの流量の8%以下であることを特徴とする。 The method for manufacturing a semiconductor device according to claim 5 is the method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein an amount of the C m F n (m and n are integers of 1 or more) gas added. Is 8% or less of the flow rate of the O 2 gas.

請求項6の半導体装置の製造方法は、請求項1〜4いずれか1項記載の半導体装置の製造方法であって、前記Cmn(m,nは1以上の整数)ガスの添加量が、前記O2ガスの流量の6%以下であることを特徴とする。 The method for manufacturing a semiconductor device according to claim 6 is the method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein an amount of the C m F n (m and n are integers of 1 or more) gas added. Is 6% or less of the flow rate of the O 2 gas.

請求項7の半導体装置の製造方法は、請求項1〜6いずれか1項記載の半導体装置の製造方法であって、前記エッチングガスが、さらに希ガスを含むことを特徴とする。   A method for manufacturing a semiconductor device according to a seventh aspect is the method for manufacturing a semiconductor device according to any one of the first to sixth aspects, wherein the etching gas further contains a rare gas.

請求項8の半導体装置の製造装置は、被処理基板を収容する処理チャンバーと、前記処理チャンバー内に前記エッチングガスを供給するエッチングガス供給手段と、前記エッチングガス供給手段から供給された前記エッチングガスをプラズマ化して前記被処理基板をプラズマエッチングするプラズマ生成手段と、前記処理チャンバー内で請求項1から請求項7いずれか1項記載の半導体装置の製造方法が行われるように制御する制御部とを備えたことを特徴とする。 9. The semiconductor device manufacturing apparatus according to claim 8, wherein a processing chamber for accommodating a substrate to be processed, an etching gas supply means for supplying the etching gas into the processing chamber, and the etching gas supplied from the etching gas supply means. A plasma generating means for plasma-etching the substrate to be processed and a control section for controlling the semiconductor device manufacturing method according to claim 1 to be performed in the processing chamber; It is provided with.

請求項9の制御プログラムは、コンピュータ上で動作し、実行時に、請求項1から請求項7いずれか1項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とする。   A control program according to claim 9 operates on a computer and controls a semiconductor device manufacturing apparatus so that the semiconductor device manufacturing method according to any one of claims 1 to 7 is performed at the time of execution. Features.

請求項10のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項1から請求項7いずれか1項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とする。   The computer storage medium according to claim 10 is a computer storage medium in which a control program that operates on a computer is stored, and the control program is executed by the semiconductor device according to any one of claims 1 to 7. The semiconductor device manufacturing apparatus is controlled so that the manufacturing method is performed.

本発明によれば、シリコン酸化膜に対するシリコン窒化膜の高い選択比を得ることができるとともに、シリコン窒化膜表面に荒れが生じることを防止することができる。   According to the present invention, it is possible to obtain a high selection ratio of the silicon nitride film to the silicon oxide film and to prevent the surface of the silicon nitride film from being roughened.

以下、本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係る半導体装置の製造方法における被処理基板としての半導体ウエハの断面構成を拡大して示すものである。また、図2は、本実施形態に係る半導体装置の製造装置としてのプラズマエッチング装置の構成を示すものである。まず、図2を参照してプラズマエッチング装置の構成について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an enlarged view of a cross-sectional configuration of a semiconductor wafer as a substrate to be processed in the semiconductor device manufacturing method according to the present embodiment. FIG. 2 shows the configuration of a plasma etching apparatus as a semiconductor device manufacturing apparatus according to this embodiment. First, the configuration of the plasma etching apparatus will be described with reference to FIG.

プラズマエッチング装置は、気密に構成され、電気的に接地電位とされたチャンバー1を有している。このチャンバー1は、円筒状とされ、例えばアルミニウム等から構成されている。チャンバー1内には、被処理基板である半導体ウエハ30を水平に支持する支持テーブル2が設けられている。支持テーブル2は例えばアルミニウム等で構成されており、絶縁板3を介して導体の支持台4に支持されている。また、支持テーブル2の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング5が設けられている。   The plasma etching apparatus has a chamber 1 that is hermetically configured and is electrically grounded. The chamber 1 has a cylindrical shape and is made of, for example, aluminum. A support table 2 that horizontally supports a semiconductor wafer 30 as a substrate to be processed is provided in the chamber 1. The support table 2 is made of, for example, aluminum, and is supported by a conductor support 4 via an insulating plate 3. A focus ring 5 made of, for example, single crystal silicon is provided on the outer periphery above the support table 2.

支持テーブル2には、マッチングボックス11を介してRF電源10が接続されている。RF電源10からは所定周波数(例えば13.56MHz)の高周波電力が支持テーブル2に供給されるようになっている。一方、支持テーブル2に対向してその上方にはシャワーヘッド16が互いに平行に設けられており、このシャワーヘッド16は接地されている。したがって、これらの支持テーブル2とシャワーヘッド16は、一対の電極として機能するようになっている。   An RF power source 10 is connected to the support table 2 via a matching box 11. A high frequency power having a predetermined frequency (for example, 13.56 MHz) is supplied from the RF power supply 10 to the support table 2. On the other hand, a shower head 16 is provided in parallel with each other so as to face the support table 2, and the shower head 16 is grounded. Accordingly, the support table 2 and the shower head 16 function as a pair of electrodes.

支持テーブル2の上面には、半導体ウエハ30を静電吸着するための静電チャック6が設けられている。この静電チャック6は絶縁体6bの間に電極6aを介在させて構成されており、電極6aには直流電源12が接続されている。そして電極6aに直流電源12から直流電圧が印加されることにより、クーロン力によって半導体ウエハ30が吸着されるよう構成されている。   An electrostatic chuck 6 for electrostatically adsorbing the semiconductor wafer 30 is provided on the upper surface of the support table 2. The electrostatic chuck 6 is configured by interposing an electrode 6a between insulators 6b, and a DC power source 12 is connected to the electrode 6a. When the DC voltage is applied from the DC power supply 12 to the electrode 6a, the semiconductor wafer 30 is attracted by the Coulomb force.

支持テーブル2の内部には、図示しない冷媒流路が形成されており、その中に適宜の冷媒を循環させることによって、半導体ウエハ30を所定の温度に制御可能となっている。また、フォーカスリング5の外側には排気リング13が設けられている。排気リング13は支持台4を通してチャンバー1と導通している。   A refrigerant flow path (not shown) is formed inside the support table 2, and the semiconductor wafer 30 can be controlled to a predetermined temperature by circulating an appropriate refrigerant therein. An exhaust ring 13 is provided outside the focus ring 5. The exhaust ring 13 is electrically connected to the chamber 1 through the support 4.

チャンバー1の天壁部分には、支持テーブル2に対向するようにシャワーヘッド16が設けられている。シャワーヘッド16は、その下面に多数のガス吐出孔18が設けられており、かつその上部にガス導入部16aを有している。そして、その内部には空間17が形成されている。ガス導入部16aにはガス供給配管15aが接続されており、このガス供給配管15aの他端には、エッチング用の処理ガス(エッチングガス)を供給する処理ガス供給系15が接続されている。   A shower head 16 is provided on the top wall portion of the chamber 1 so as to face the support table 2. The shower head 16 is provided with a large number of gas discharge holes 18 on the lower surface thereof, and has a gas introduction portion 16a on the upper portion thereof. And the space 17 is formed in the inside. A gas supply pipe 15a is connected to the gas introduction part 16a, and a processing gas supply system 15 for supplying a processing gas for etching (etching gas) is connected to the other end of the gas supply pipe 15a.

処理ガス供給系15から供給される処理ガスは、ガス供給配管15a、ガス導入部16aを介してシャワーヘッド16内部の空間17に至り、ガス吐出孔18から半導体ウエハ30に向けて吐出される。本実施形態において、処理ガス供給系15からは、少なくとも、CHxy(x,yは1以上の整数)ガスとO2ガスとを含む混合ガスに、O2ガスの流量の10%以下の流量のCmn(m,nは1以上の整数)ガスを添加したエッチングガス又はこのエッチングガスにさらにArガスやHeガス等の希ガスを加えたエッチングガスが供給される。 The processing gas supplied from the processing gas supply system 15 reaches the space 17 inside the shower head 16 via the gas supply pipe 15 a and the gas introduction part 16 a and is discharged toward the semiconductor wafer 30 from the gas discharge hole 18. In the present embodiment, the processing gas supply system 15 supplies at least 10% or less of the O 2 gas flow rate to the mixed gas containing CH x F y (x and y are integers of 1 or more) gas and O 2 gas. An etching gas to which C m F n (m, n is an integer greater than or equal to 1) gas is added, or an etching gas to which a rare gas such as Ar gas or He gas is further added is supplied.

チャンバー1の下部には、排気ポート19が形成されており、この排気ポート19には排気系20が接続されている。そして排気系20に設けられた真空ポンプを作動させることによりチャンバー1内を所定の真空度まで減圧することができるようになっている。一方、チャンバー1の側壁には、ウエハ30の搬入出口を開閉するゲートバルブ24が設けられている。   An exhaust port 19 is formed in the lower portion of the chamber 1, and an exhaust system 20 is connected to the exhaust port 19. The inside of the chamber 1 can be depressurized to a predetermined degree of vacuum by operating a vacuum pump provided in the exhaust system 20. On the other hand, a gate valve 24 for opening and closing the loading / unloading port for the wafer 30 is provided on the side wall of the chamber 1.

一方、チャンバー1の周囲には、同心状に、リング磁石21が配置されており、支持テーブル2とシャワーヘッド16との間の空間に磁界を及ぼすようになっている。このリング磁石21は、図示しないモータ等の回転手段により回転可能となっている。   On the other hand, a concentric ring magnet 21 is arranged around the chamber 1 so as to exert a magnetic field on the space between the support table 2 and the shower head 16. The ring magnet 21 can be rotated by a rotating means such as a motor (not shown).

上記構成のプラズマエッチング装置は、制御部60によって、その動作が統括的に制御される。この制御部60には、CPUを備えプラズマエッチング装置の各部を制御するプロセスコントローラ61と、ユーザインタフェース62と、記憶部63とが設けられている。   The operation of the plasma etching apparatus having the above configuration is comprehensively controlled by the control unit 60. The control unit 60 includes a process controller 61 that includes a CPU and controls each unit of the plasma etching apparatus, a user interface 62, and a storage unit 63.

ユーザインタフェース62は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。   The user interface 62 includes a keyboard that allows a process manager to input commands to manage the plasma etching apparatus, a display that visualizes and displays the operating status of the plasma etching apparatus, and the like.

記憶部63には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ61の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインタフェース62からの指示等にて任意のレシピを記憶部63から呼び出してプロセスコントローラ61に実行させることで、プロセスコントローラ61の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。   The storage unit 63 stores a recipe in which a control program (software) for realizing various processes executed by the plasma etching apparatus under the control of the process controller 61 and processing condition data are stored. Then, if necessary, an arbitrary recipe is called from the storage unit 63 by an instruction from the user interface 62 and is executed by the process controller 61, so that a desired process in the plasma etching apparatus is performed under the control of the process controller 61. Processing is performed. In addition, recipes such as control programs and processing condition data may be stored in a computer-readable computer storage medium (eg, hard disk, CD, flexible disk, semiconductor memory, etc.), or It is also possible to transmit the data from other devices as needed via a dedicated line and use it online.

このように構成されたプラズマエッチング装置で、半導体ウエハ30に形成されたシリコン窒化膜を下地膜であるシリコン酸化膜に対して選択的にプラズマエッチングする手順について説明する。まず、ゲートバルブ24が開かれ、半導体ウエハ30が図示しない搬送ロボット等により、図示しないロードロック室を介してチャンバー1内に搬入され、支持テーブル2上に載置される。この後、搬送ロボットをチャンバー1外に退避させ、ゲートバルブ24を閉じる。そして、排気系20の真空ポンプにより排気ポート19を介してチャンバー1内が排気される。   A procedure for selectively performing the plasma etching of the silicon nitride film formed on the semiconductor wafer 30 with respect to the silicon oxide film as the base film by the plasma etching apparatus configured as described above will be described. First, the gate valve 24 is opened, and the semiconductor wafer 30 is loaded into the chamber 1 via a load lock chamber (not shown) by a transfer robot (not shown) and placed on the support table 2. Thereafter, the transfer robot is retracted out of the chamber 1 and the gate valve 24 is closed. Then, the inside of the chamber 1 is exhausted through the exhaust port 19 by the vacuum pump of the exhaust system 20.

チャンバー1内が所定の真空度になった後、チャンバー1内には処理ガス供給系15から所定の処理ガス(エッチングガス)が導入され、チャンバー1内が所定の圧力、例えば8.0Paに保持され、この状態でRF電源10から支持テーブル2に、周波数が例えば13.56MHz、パワーが例えば100〜5000Wの高周波電力が供給される。このとき、直流電源12から静電チャック6の電極6aに所定の直流電圧が印加され、半導体ウエハ30はクーロン力により吸着される。   After the inside of the chamber 1 reaches a predetermined degree of vacuum, a predetermined processing gas (etching gas) is introduced into the chamber 1 from the processing gas supply system 15, and the inside of the chamber 1 is maintained at a predetermined pressure, for example, 8.0 Pa. In this state, high frequency power having a frequency of, for example, 13.56 MHz and a power of, for example, 100 to 5000 W is supplied from the RF power source 10 to the support table 2. At this time, a predetermined DC voltage is applied from the DC power source 12 to the electrode 6a of the electrostatic chuck 6, and the semiconductor wafer 30 is adsorbed by Coulomb force.

この場合に、上述のようにして下部電極である支持テーブル2に高周波電力が印加されることにより、上部電極であるシャワーヘッド16と下部電極である支持テーブル2との間には電界が形成される。一方、チャンバー1の上部1aにはリング磁石21により水平磁界が形成されているから、半導体ウエハ30が存在する処理空間には電子のドリフトによりマグネトロン放電が生じ、それによって形成された処理ガスのプラズマにより、半導体ウエハ30上に形成されたシリコン窒化膜がエッチング処理される。   In this case, an electric field is formed between the shower head 16 as the upper electrode and the support table 2 as the lower electrode by applying the high frequency power to the support table 2 as the lower electrode as described above. The On the other hand, since a horizontal magnetic field is formed by the ring magnet 21 in the upper part 1a of the chamber 1, magnetron discharge is generated in the processing space where the semiconductor wafer 30 exists due to electron drift, and plasma of the processing gas formed thereby is generated. Thus, the silicon nitride film formed on the semiconductor wafer 30 is etched.

そして、所定のエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハ30がチャンバー1内から搬出される。   Then, when the predetermined etching process is completed, the supply of the high frequency power and the supply of the processing gas are stopped, and the semiconductor wafer 30 is carried out of the chamber 1 by a procedure reverse to the procedure described above.

次に、図1を参照して、本実施形態に係る半導体装置の製造方法について説明する。図1(A)、図1(B)は、本実施形態における被処理基板としての半導体ウエハの要部構成を拡大して示すものである。同図において、101は、半導体ウエハを構成するシリコン基板を示している。シリコン基板101上の所定部位には、所定形状にパターニングされたポリシリコン膜102が形成されており、このポリシリコン膜102及びシリコン基板101の表面を覆うようにシリコン酸化膜(例えばSiO2膜、SiOC膜等)103が形成されている。そして、図1(A)に示す状態では、このシリコン酸化膜103の全面を覆うように窒化シリコン膜(例えば、SiN膜)104が形成されている。 Next, with reference to FIG. 1, a method for manufacturing the semiconductor device according to the present embodiment will be described. FIG. 1A and FIG. 1B are enlarged views of the main configuration of a semiconductor wafer as a substrate to be processed in the present embodiment. In the figure, reference numeral 101 denotes a silicon substrate constituting a semiconductor wafer. A polysilicon film 102 patterned in a predetermined shape is formed at a predetermined portion on the silicon substrate 101. A silicon oxide film (for example, a SiO 2 film, for example) is formed so as to cover the polysilicon film 102 and the surface of the silicon substrate 101. (SiOC film etc.) 103 is formed. In the state shown in FIG. 1A, a silicon nitride film (eg, SiN film) 104 is formed so as to cover the entire surface of the silicon oxide film 103.

そして、図1(A)に示す状態から、プラズマエッチングを行い、窒化シリコン膜104をエッチングして、図1(B)に示すように、ポリシリコン膜102の周囲にのみ窒化シリコン膜104を残した状態とする。このような構造は、例えば、半導体装置のゲートに窒化膜スペーサを形成する場合に利用される。このプラズマエッチングには、少なくとも、CHxy(x,yは1以上の整数)ガスとO2ガスとを含む混合ガスに、O2ガスの流量の10%以下の流量のCmn(m,nは1以上の整数)ガスを添加したエッチングガス又はこのエッチングガスにさらに希ガスを加えたエッチングガスを使用する。 Then, plasma etching is performed from the state shown in FIG. 1A to etch the silicon nitride film 104, leaving the silicon nitride film 104 only around the polysilicon film 102 as shown in FIG. 1B. State. Such a structure is used, for example, when a nitride film spacer is formed at the gate of a semiconductor device. In this plasma etching, C m F n having a flow rate of 10% or less of the flow rate of O 2 gas is added to a mixed gas containing at least CH x F y (x and y are integers of 1 or more) gas and O 2 gas. (M and n are integers of 1 or more) An etching gas to which a gas is added or an etching gas to which a rare gas is further added to this etching gas is used.

CHxyガスとしては、例えば、CH3Fガス又はCH22ガス等を好適に使用することができる。また、Cmnガスとしては、例えば、C26ガス、C38ガス、C46ガス、C48ガス、C58ガス等を好適に使用することができる。Cmnガスを添加することによって、シリコン窒化膜の表面の荒れの発生を防止することができるが、その添加量を多くし過ぎると、シリコン窒化膜のシリコン酸化膜に対する選択比が低下する。このためCmnガスの添加量の上限は、O2ガスの流量の10%以下とする。また、シリコン窒化膜のシリコン酸化膜に対する選択比の観点からは、Cmnガスの添加量は、O2ガスの流量の8%以下とすることが好ましく、6%以下とすることがさらに好ましい。Cmnガスの添加量の下限については、プラズマエッチング装置のガス流量制御範囲の下限が通常1sccm程度であること、等によって制限されるが、シリコン窒化膜の酸化を抑制して表面荒れを防止する作用を得るためには、O2ガスの流量の1%以上とすることが好ましく、3%以上とすることがさらに好ましい。また、希釈ガスとしての希ガスとしては、例えば、He、Ne、Ar、Kr、Xe等のガスを使用することができる。 As CH x F y gas, for example, CH 3 F gas or CH 2 F 2 gas can be preferably used. As the C m F n gas, for example, it can be suitably used C 2 F 6 gas, C 3 F 8 gas, C 4 F 6 gas, C 4 F 8 gas, a C 5 F 8 gas or the like . By adding C m F n gas, it is possible to prevent the surface of the silicon nitride film from being roughened. However, if the amount of addition is excessive, the selectivity of the silicon nitride film to the silicon oxide film decreases. . Therefore the addition amount of the upper limit of C m F n gas is 10% or less of the flow rate of O 2 gas. Further, from the viewpoint of the selectivity of the silicon nitride film to the silicon oxide film, the amount of C m Fn gas added is preferably 8% or less of the flow rate of O 2 gas, and more preferably 6% or less. preferable. The lower limit of the amount of C m F n gas added is limited by the fact that the lower limit of the gas flow rate control range of the plasma etching apparatus is usually about 1 sccm, etc., but the surface roughness is suppressed by suppressing the oxidation of the silicon nitride film. In order to obtain the effect of preventing, the flow rate is preferably 1% or more of the flow rate of O 2 gas, more preferably 3% or more. In addition, as a rare gas as a dilution gas, for example, a gas such as He, Ne, Ar, Kr, or Xe can be used.

実施例として、図2に示したプラズマ処理装置を使用し、図1に示した構造の半導体ウエハに、上記したプラズマエッチング工程を、以下に示すようなレシピにより実施した。   As an example, the plasma processing apparatus shown in FIG. 2 was used, and the above-described plasma etching process was performed on the semiconductor wafer having the structure shown in FIG. 1 according to the following recipe.

なお、以下に示される実施例の処理レシピは、制御部60の記憶部63から読み出されて、プロセスコントローラ61に取り込まれ、プロセスコントローラ61がプラズマ処理装置の各部を制御プログラムに基づいて制御することにより、読み出された処理レシピ通りのエッチング工程が実行される。
エッチングガス:CH3F/Ar/O2/C48=60/90/38/2 sccm
圧力:8.0Pa(60mTorr)
電力:200W
In addition, the process recipe of the Example shown below is read from the memory | storage part 63 of the control part 60, is taken in by the process controller 61, and the process controller 61 controls each part of a plasma processing apparatus based on a control program. As a result, the etching process according to the read processing recipe is executed.
Etching gas: CH 3 F / Ar / O 2 / C 4 F 8 = 60/90/38/2 sccm
Pressure: 8.0Pa (60mTorr)
Power: 200W

上記プラズマエッチング工程におけるシリコン窒化膜(SiN膜)のエッチングレートは、50.4nm/minであり、シリコン酸化膜(SiO2膜)に対する選択比(シリコン窒化膜のエッチングレート/シリコン酸化膜のエッチングレート)は、11.0であった。また、エッチング後のシリコン窒化膜の表面を、電子顕微鏡で拡大して観察したところ、図1(B)に示されるように、シリコン窒化膜104の表面は滑らかであり、荒れは見られなかった。 The etching rate of the silicon nitride film (SiN film) in the plasma etching step is 50.4 nm / min, and the selectivity to the silicon oxide film (SiO 2 film) (the etching rate of the silicon nitride film / the etching rate of the silicon oxide film) ) Was 11.0. Further, when the surface of the etched silicon nitride film was observed with an electron microscope, as shown in FIG. 1B, the surface of the silicon nitride film 104 was smooth and no roughness was observed. .

比較例として、エッチングガスにC48を添加せず、プラズマエッチング工程を、以下に示すようなレシピにより実施した。
エッチングガス:CH3F/Ar/O2=60/90/32 sccm
圧力:6.6Pa(50mTorr)
電力:200W
As a comparative example, C 4 F 8 was not added to the etching gas, and the plasma etching process was performed according to the recipe shown below.
Etching gas: CH 3 F / Ar / O 2 = 60/90/32 sccm
Pressure: 6.6 Pa (50 mTorr)
Power: 200W

上記プラズマエッチング工程におけるシリコン窒化膜(SiN膜)のエッチングレートは、37.2nm/minであり、シリコン酸化膜(SiO2膜)に対する選択比(シリコン窒化膜のエッチングレート/シリコン酸化膜のエッチングレート)は、11.0であった。また、エッチング後のシリコン窒化膜の表面を、電子顕微鏡で拡大して観察したところ、図3に示すように、シリコン窒化膜104の表面には、凹凸状になった荒れ110が発生していた。 The etching rate of the silicon nitride film (SiN film) in the plasma etching step is 37.2 nm / min, and the selectivity to the silicon oxide film (SiO 2 film) (the etching rate of the silicon nitride film / the etching rate of the silicon oxide film). ) Was 11.0. Further, when the surface of the etched silicon nitride film was observed with an electron microscope, as shown in FIG. 3, unevenness 110 having irregularities was generated on the surface of the silicon nitride film 104. .

上記の結果から分かるように、上記実施例では、比較例の場合と同様なシリコン窒化膜のシリコン酸化膜に対する選択比が得られ、かつ、比較例の場合のようなシリコン窒化膜の表面の荒れは、発生しなかった。   As can be seen from the above results, in the above embodiment, the same silicon nitride film to silicon oxide film selection ratio as in the comparative example can be obtained, and the surface roughness of the silicon nitride film as in the comparative example can be obtained. Did not occur.

以上説明したとおり、本実施形態によれば、半導体製造装置の製造方法におけるプラズマエッチング工程において、シリコン酸化膜に対するシリコン窒化膜の高い選択比を得ることができるとともに、シリコン窒化膜表面に荒れが生じることを防止することができる。なお、本発明は上記の実施形態に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図2に示した平行平板型の下部1周波印加型に限らず、上下2周波印加型のプラズマエッチング装置や、下部2周波印加型のプラズマエッチング装置等の他、各種のプラズマエッチング装置を使用することができる。   As described above, according to the present embodiment, in the plasma etching process in the manufacturing method of the semiconductor manufacturing apparatus, a high selection ratio of the silicon nitride film to the silicon oxide film can be obtained, and the surface of the silicon nitride film is roughened. This can be prevented. In addition, this invention is not limited to said embodiment, Various deformation | transformation are possible. For example, the plasma etching apparatus is not limited to the parallel plate type lower one frequency application type shown in FIG. 2, but includes various types of plasma etching apparatuses such as an upper and lower two frequency application type, a lower two frequency application type plasma etching apparatus, and the like. The plasma etching apparatus can be used.

本発明の半導体装置の製造方法の実施形態に係る半導体ウエハの断面構成を示す図。The figure which shows the cross-sectional structure of the semiconductor wafer which concerns on embodiment of the manufacturing method of the semiconductor device of this invention. 本発明の実施形態に係る半導体装置の製造装置の概略構成を示す図。The figure which shows schematic structure of the manufacturing apparatus of the semiconductor device which concerns on embodiment of this invention. 比較例におけるシリコン窒化膜の表面状態を説明するための図。The figure for demonstrating the surface state of the silicon nitride film in a comparative example.

符号の説明Explanation of symbols

101……シリコン基板、102……ポリシリコン膜、103……シリコン酸化膜、104……シリコン窒化膜。   101... Silicon substrate 102. Polysilicon film 103. Silicon oxide film 104. Silicon nitride film

Claims (10)

シリコン酸化膜上にシリコン窒化膜が形成された被処理基板の、前記シリコン窒化膜を、前記シリコン酸化膜に対して選択的にプラズマエッチングするプラズマエッチング工程を有する半導体装置の製造方法であって、
前記プラズマエッチング工程に、CHxy(x,yは1以上の整数)ガスとO2ガスとを含む混合ガスに、前記O2ガスの流量の10%以下の流量のCmn(m,nは1以上の整数)ガスを添加したエッチングガスを使用することを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising: a plasma etching step of selectively plasma-etching the silicon nitride film with respect to the silicon oxide film on a substrate to be processed in which a silicon nitride film is formed on the silicon oxide film;
In the plasma etching step, a mixed gas containing CH x F y (x, y is an integer of 1 or more) gas and O 2 gas is mixed with C m F n (with a flow rate of 10% or less of the flow rate of the O 2 gas. m and n are integers greater than or equal to 1) An etching gas added with a gas is used.
請求項1記載の半導体装置の製造方法であって、
前記シリコン窒化膜をプラズマエッチングして、当該シリコン窒化膜からなるスペーサをゲートに形成することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising: plasma-etching the silicon nitride film to form a spacer made of the silicon nitride film at a gate.
請求項1又は2記載の半導体装置の製造方法であって、
前記CHxy(x,yは1以上の整数)ガスが、CH3Fガス又はCH22ガスであることを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1 or 2,
The method of manufacturing a semiconductor device, wherein the CH x F y (x, y is an integer of 1 or more) gas is CH 3 F gas or CH 2 F 2 gas.
請求項1〜3いずれか1項記載の半導体装置の製造方法であって、
前記Cmn(m,nは1以上の整数)ガスが、C26ガス、C38ガス、C46ガス、C48ガス、C58ガスのいずれかであることを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
The C m F n (m, n is an integer of 1 or more) gas is any of C 2 F 6 gas, C 3 F 8 gas, C 4 F 6 gas, C 4 F 8 gas, and C 5 F 8 gas. A method for manufacturing a semiconductor device, wherein:
請求項1〜4いずれか1項記載の半導体装置の製造方法であって、
前記Cmn(m,nは1以上の整数)ガスの添加量が、前記O2ガスの流量の8%以下であることを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the amount of C m F n (m, n is an integer of 1 or more) gas is 8% or less of the flow rate of the O 2 gas.
請求項1〜4いずれか1項記載の半導体装置の製造方法であって、
前記Cmn(m,nは1以上の整数)ガスの添加量が、前記O2ガスの流量の6%以下であることを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the amount of C m F n (m, n is an integer of 1 or more) gas is 6% or less of the flow rate of the O 2 gas.
請求項1〜6いずれか1項記載の半導体装置の製造方法であって、
前記エッチングガスが、さらに希ガスを含むことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the etching gas further contains a rare gas.
被処理基板を収容する処理チャンバーと、
前記処理チャンバー内に前記エッチングガスを供給するエッチングガス供給手段と、
前記エッチングガス供給手段から供給された前記エッチングガスをプラズマ化して前記被処理基板をプラズマエッチングするプラズマ生成手段と、
前記処理チャンバー内で請求項1から請求項7いずれか1項記載の半導体装置の製造方法が行われるように制御する制御部と
を備えたことを特徴とする半導体装置の製造装置。
A processing chamber for accommodating a substrate to be processed;
Etching gas supply means for supplying the etching gas into the processing chamber;
Plasma generating means for converting the etching gas supplied from the etching gas supply means into plasma and plasma etching the substrate to be processed;
A semiconductor device manufacturing apparatus, comprising: a control unit that controls the semiconductor device manufacturing method according to claim 1 to be performed in the processing chamber.
コンピュータ上で動作し、実行時に、請求項1から請求項7いずれか1項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とする制御プログラム。   8. A control program that operates on a computer and controls a semiconductor device manufacturing apparatus so that the semiconductor device manufacturing method according to claim 1 is performed during execution. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に請求項1から請求項7いずれか1項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とするコンピュータ記憶媒体。
A computer storage medium storing a control program that runs on a computer,
8. A computer storage medium, wherein the control program controls a semiconductor device manufacturing apparatus so that the method of manufacturing a semiconductor device according to claim 1 is performed at the time of execution.
JP2005320345A 2005-11-04 2005-11-04 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium Expired - Fee Related JP4772456B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005320345A JP4772456B2 (en) 2005-11-04 2005-11-04 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium
US11/514,904 US7622393B2 (en) 2005-11-04 2006-09-05 Method and apparatus for manufacturing a semiconductor device, control program thereof and computer-readable storage medium storing the control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005320345A JP4772456B2 (en) 2005-11-04 2005-11-04 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium

Publications (2)

Publication Number Publication Date
JP2007129060A true JP2007129060A (en) 2007-05-24
JP4772456B2 JP4772456B2 (en) 2011-09-14

Family

ID=38151454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320345A Expired - Fee Related JP4772456B2 (en) 2005-11-04 2005-11-04 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium

Country Status (1)

Country Link
JP (1) JP4772456B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412075B (en) * 2005-11-25 2013-10-11 Tokyo Electron Ltd Plasma etching method and manufacturing method of semiconductor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217954A (en) * 1992-02-05 1993-08-27 Sharp Corp Detection method of dryetching end point
JPH0817796A (en) * 1994-06-28 1996-01-19 Hitachi Ltd Method and apparatus for dry etching and semiconductor device
JPH0897194A (en) * 1994-09-19 1996-04-12 Motorola Inc Method of etching nitridation silicon
JPH118223A (en) * 1997-03-31 1999-01-12 Applied Materials Inc Selective plasma etching of silicon nitride coexisting with silicon or silicon oxide using methyl fluoride or ethyl difluoride and mixture of tetrafluoro-carbon and oxygen
JP2002170880A (en) * 2000-11-30 2002-06-14 Sony Corp Method for fabricating semiconductor device
JP2002252232A (en) * 2001-02-13 2002-09-06 Samsung Electronics Co Ltd Semiconductor device having spacer comprised of multi- layer film and method of manufacturing the same
JP2003086568A (en) * 2001-09-10 2003-03-20 Tokyo Electron Ltd Method for etching
JP2004006575A (en) * 2002-08-06 2004-01-08 Tokyo Electron Ltd Etching method
JP2004274022A (en) * 2002-10-01 2004-09-30 Chartered Semiconductor Mfg Ltd Method of forming high performance cmos device with reduced cost

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217954A (en) * 1992-02-05 1993-08-27 Sharp Corp Detection method of dryetching end point
JPH0817796A (en) * 1994-06-28 1996-01-19 Hitachi Ltd Method and apparatus for dry etching and semiconductor device
JPH0897194A (en) * 1994-09-19 1996-04-12 Motorola Inc Method of etching nitridation silicon
JPH118223A (en) * 1997-03-31 1999-01-12 Applied Materials Inc Selective plasma etching of silicon nitride coexisting with silicon or silicon oxide using methyl fluoride or ethyl difluoride and mixture of tetrafluoro-carbon and oxygen
JP2002170880A (en) * 2000-11-30 2002-06-14 Sony Corp Method for fabricating semiconductor device
JP2002252232A (en) * 2001-02-13 2002-09-06 Samsung Electronics Co Ltd Semiconductor device having spacer comprised of multi- layer film and method of manufacturing the same
JP2003086568A (en) * 2001-09-10 2003-03-20 Tokyo Electron Ltd Method for etching
JP2004006575A (en) * 2002-08-06 2004-01-08 Tokyo Electron Ltd Etching method
JP2004274022A (en) * 2002-10-01 2004-09-30 Chartered Semiconductor Mfg Ltd Method of forming high performance cmos device with reduced cost

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412075B (en) * 2005-11-25 2013-10-11 Tokyo Electron Ltd Plasma etching method and manufacturing method of semiconductor

Also Published As

Publication number Publication date
JP4772456B2 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
JP6035117B2 (en) Plasma etching method and plasma etching apparatus
JP4912907B2 (en) Plasma etching method and plasma etching apparatus
JP5102653B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP5839689B2 (en) Plasma etching method, semiconductor device manufacturing method, and computer storage medium
JP4663368B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
EP2367199A2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP2009193988A (en) Plasma-etching method and computer storage medium
JP5226296B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP5064319B2 (en) Plasma etching method, control program, and computer storage medium
JP2014096500A (en) Plasma etching method and plasma etching device
JP2008226879A (en) Cleaning method of plasma processor, plasma processor, control program, and computer storage medium
JP2009193989A (en) Plasma-etching method and apparatus, and computer storage medium
US7622393B2 (en) Method and apparatus for manufacturing a semiconductor device, control program thereof and computer-readable storage medium storing the control program
JP4684924B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP5840973B2 (en) Semiconductor device manufacturing method and computer recording medium
JP5214152B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP4602171B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP4772456B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium
JP2009200080A (en) Plasma etching method, plasma etching apparatus, control program and computer readable storage medium
JP5804978B2 (en) Plasma etching method and computer recording medium
JP5047644B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP5058478B2 (en) Semiconductor device manufacturing method, plasma processing method, semiconductor device manufacturing apparatus, control program, and computer storage medium
JP2008181996A (en) Method of manufacturing semiconductor device, apparatus of manufacturing semiconductor device, control program, and computer storage medium
JP2007251044A (en) Plasma etching method, plasma etching equipment and computer storage medium
JP2010238819A (en) Plasma processing apparatus and plasma processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees