JP2007127664A

JP2007127664A - Ｆｍ−ｃｗレーダ装置

Info

Publication number: JP2007127664A
Application number: JP2006338460A
Authority: JP
Inventors: Shigeo Inatsune; 茂穂稲常
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-08-26
Filing date: 2006-12-15
Publication date: 2007-05-24
Anticipated expiration: 2023-08-25
Also published as: JP4539648B2

Abstract

【課題】従来の波形発生回路では、波形整形の精度を高めるためにＤ／Ａ変換器のビット数やサンプリングレート数を増やす必要があって、コストが高くなるという問題があった。
【解決手段】波形整形の精度を高める方法として、目標波形と出力波形の出力電圧の差が小さくなるように、Ｄ／Ａ変換器の出力値の時間間隔を制御することで、出力波形の量子化誤差を小さくした。これによって、Ｄ／Ａ変換器のビット数が少なくても高精度に波形を発生させることができる。また、この波形発生方法をレーダ装置の変調制御に適用することで、小型で安価な発振器の変調回路を構成できる。
【選択図】図６

Description

本発明は、プログラマブルに波形を作り出すＦＭ−ＣＷレーダ装置に関するものである。

従来、デジタル信号をアナログ信号に変えてアナログ波形を再生する回路として、復号化とステップパルス化を行うＤ／Ａ(Digital to Analog)変換器と、後置フィルタ（低域通過フィルタと同じ。）を備えたものが知られている。この回路では、所望の目標波形との量子化誤差が−１／２ＬＳＢ〜＋１／２ＬＳＢの範囲にあった（例えば、相良岩男著、ＡＤ／ＤＡ変換回路入門、Ｐ．６８〜Ｐ．７５、Ｐ．８０〜Ｐ．８１参照）。

図１１は従来の波形発生回路の構成の一例である。図において、１はメモリのアドレス値を発生するアドレス発生部、２は波形データを記憶する波形メモリである。３は波形メモリ２の出力値に応じてデジタル値をアナログ値に変換するＤ／Ａ(Digital to Analog)変換器、４はＤ／Ａ変換器３の出力の高周波成分を落として波形を滑らかにする低域通過フィルタである。５はアドレス発生部１とＤ／Ａ変換器３にクロック信号やイネーブル信号等の必要な制御信号を供給するタイミング制御部である。この波形発生回路は、電力増幅するアンプとスピーカを加えることによって、音声合成装置として利用することが可能である。

また、図１１において、波形メモリ２は、発生させたい波形データを予め時系列に並べて記憶している。タイミング制御部５は、アドレス発生部１に対して、一定時間間隔でメモリアドレス値を出力するようにトリガ信号等の制御信号を発生させる。タイミング制御部５は、波形メモリ２に対して、メモリ出力に必要なチップセレクト信号等の制御信号を発生させ、Ｄ／Ａ変換器３に対して、Ｄ／Ａ変換に必要なトリガ信号やセレクト信号を出力する。

アドレス発生部１は、タイミング制御部５から受けた一定時間間隔のトリガ信号に同期して、波形メモリ２に記憶してある波形データの先頭番地から順番にアドレス値を出力する。波形メモリ２は、アドレス発生部１から出力されるアドレス値に応じた波形データを出力する。Ｄ／Ａ変換器３は、波形メモリ２から出力される値がセットされると、その値に比例した電圧を出力する。低域通過フィルタ（ＬＰＦ）４は、Ｄ／Ａ変換器３の出力周期に応じて生じるサンプリング雑音を落とす。

図１２は従来の波形発生回路の波形発生方法の基本概念を示す。図１２において、１０１は発生すべき目標波形、１０４はＤ／Ａ出力波形である。従来の波形発生回路は、目標波形１０１が与えられると、等間隔のサンプリング時間Ｔｓでアナログ量である波形値に最も近いＤ／Ａ変換器の値を選択する、いわゆる量子化を行い、出力を決定していた。Ｄ／Ａ出力波形１０４は、時系列的に等間隔にＤ／Ａ変換器３から繰り出される出力電圧値を示している。

図１３は図１２の拡大図である。同図において、Ｄ／Ａ変換器３の出力１０２は目標波形に近い値を選択するが、同じ時刻の目標波形の通過点１０３と比較すると、等間隔のサンプリング時間Ｔｓによって最大で１／２ＬＳＢの量子化誤差δが発生することが分かる。すなわち、量子化誤差δが−１／２ＬＳＢ〜＋１／２ＬＳＢの範囲となっている。

次に、図１４はFM−CWレーダ装置の構成の一例を示す図である。ここで、801は変調回路、802は発振器、803は方向性結合器、804は送信アンテナ、805は受信アンテナ、806はミキサ、807は増幅器、808はA／D(Analog to Digital)変換器、809は周波数分析手段、810は目標検出手段、811は距離・速度算出手段を示す（例えば、S.A.Hovanessian、“Radar System Design & Analysis”、Artech House,IＮC.、P.78〜P.81参照。）。

図１４において、まず、変調回路801は周波数変調（以下、ＦＭ(Frequency Modulation)）信号を発生し、発振器802へ送る。発振器802はＦＭ信号で変調された高周波信号を発生し、方向性結合器803で分配して送信アンテナ804とミキサ806に送る。送信アンテナ804は送られてきた高周波信号を、レーダ装置前方の目標物に送信波として放射する。ここで、目標物が存在する場合、時間遅れを生じた受信波（反射波）が受信アンテナ805によって受信され、ミキサ806へ送られる。ミキサ806はこの反射波と方向性結合器803によって分配された送信波との周波数差の信号（以後、ビート信号という。）を発生する。このビート信号は増幅器807へ送られる。増幅器807はビート信号を増幅してA／D変換器808に送る。

A／D変換器808はビート信号をアナログ信号形式からデジタル信号形式に変換して周波数分析手段809へ送る。周波数分析手段809はデジタル化されたビート信号を取り込み、ＦＦＴ（高速フーリエ変換）等の処理により周波数分布（周波数スペクトル）を求める。目標検出手段810は周波数分布と閾値とを比較して、閾値を越えたものの中で極大となるものを目標物とする。距離・速度算出手段811は目標検出手段810でピックアップされた周波数に基いて、目標物の相対距離及び相対速度を算出する。

図１５及び図１６（ａ）、図１６（ｂ）は、目標物の相対距離及び相対速度の算出方法について説明する図である。図１５は周波数の変化を示し、図１６（ａ）、図１６（ｂ）はビート信号の周波数スペクトルを簡易的に示している。ここで、図１５の812はFM−CWレーダ装置の送信周波数、813は受信周波数を示す。

まず、送信周波数812をＵＰチャープ区間Ｔｍｕでは直線的に上昇、ＤＯＷＮチャープ区間Ｔｍｄでは直線的に下降と変化させ、電波を送信する。ここで、測定対象がＦＭ−ＣＷレーダ装置に対して相対速度ｖ，相対距離Ｒで存在していたとする。このとき、光速Ｃ[m/s]、送信波長λ[m]、時間Ｔｍｕ、Ｔｍｄの区間でΔｆだけ送信周波数を変化させたとすると、ドップラー周波数ｆｄは式（１）で表される。ここで、距離に比例した送信周波数と受信周波数の時間差により生じる距離周波数ｆｒは式（２）で表され、ＵＰチャープ区間Ｔｍｕでのビート周波数ｆｂ１と、ＤＯＷＮチャープ区間Ｔｍｄでのビート周波数ｆｂ２は式（３）、（４）で表わされる。

また、距離周波数ｆｒがドップラー周波数ｆｄよりも大きい場合、式（５）が成立する。

さて、式（５）に式（２）を代入すると、ＦＭ−ＣＷレーダ装置から目標物までの相対距離を求める式（６）が導出される。

式（６）より、ＵＰチャープ区間Ｔｍｕでのビート周波数ｆｂ１とＤＯＷＮチャープ区間Ｔｍｄでのビート周波数ｆｂ２から、目標物までの距離が求められる。また、距離周波数ｆｒを算出すると、式（１）と式（３）、（４）により相対速度Ｖを求めることもできる。

ＦＭ変調により距離を測定する従来のレーダ装置は、距離計測精度を向上させるために、階段波形状の電圧を電圧制御型発振器に供給する。その時、周波数測定手段は電圧制御型発振器からの出力周波数を測定する。周波数測定手段は階段波形状の電圧の各電圧に対応して電圧制御型発振器からの出力周波数を測定し、この測定周波数からスイープ速度を一定化するための印加電圧を計算する。制御手段はこの印加電圧を所定間隔で電圧制御型発振器に供給して距離計測を実施していた（例えば、特許文献１参照）。

特開２００２−１５６４４７号公報

従来の波形発生回路は、時間的に等間隔でＤ／Ａ変換器の出力制御を行うと、目標波形との誤差は最大で１／２ＬＳＢの量子化誤差が発生していた。また、微小信号を扱う場合、Ｄ／Ａ変換器の量子化誤差により周期的なリップルノイズを発生していた。

図１７(a)、(b) は、量子化誤差によりリップルノイズが発生する様子を示す図である。図１７ (a) は目標波形とＤ／Ａ出力波形の関係、図１７(b) はＤ／Ａ出力波形と低域通過フィルタの出力波形の関係を示す。説明を簡単にするために目標波形を直線状にしている。901は目標波形、902は目標波形901を量子化してＤ／Ａ変換器３で出力したＤ／Ａ出力波形、903はＤ／Ａ変換器３の後段に位置してサンプリング雑音を落とすために設けられた低域通過フィルタ４の出力である。

図１７(a)より、目標波形901に対して量子化出力の最小刻み幅が荒い場合、Ｄ／Ａ変換器３の出力電圧と目標波形との誤差が周期的に大きくなる。結果として、図１７(b) の低域通過フィルタ４の出力903で示すように出力波形が波打ち、サンプリング周波数の整数分の１（１／４、１／５等）の低周波のリップルノイズが理想的な目標波形に重畳されて現われる。

従来、このリップルノイズを減らすためには、Ｄ／Ａ変換器のビット数やサンプリング数を増やす必要があり、コストが高くなっていた。

また、周波数変調をかけて距離を測定するＦＭ−ＣＷレーダ装置は、高精度の変調制御を行う必要があるが、変調信号にリップルノイズが重畳されていると送信波と受信波の差であるビート信号が歪み、周波数スペクトルが割れたり、周波数スペクトルの中心から離れた位置に他のピーク値が発生する原因となっていた。

図１８(ａ)、(ｂ)、(ｃ)は、ＦＭ−ＣＷレーダ装置のビート信号の周波数スペクトルを示す図である。904はＵＰチャープもしくはＤＯＷＮチャープのビート信号の周波数スペクトルである。送信周波数が直線状に変化している場合には、ビート信号が安定して１つの周波数となり、図１８(ａ)の周波数スペクトル904で示すようにピーク値が鋭く現われ、周辺はウインドウ関数に従うサイドローブレベルとなる。

しかしながら、送信周波数が正確な直線状ではなくリップルノイズが重畳されていると、リップルノイズの周期に従う周波数だけピーク周波数からずれた位置に別のピークが現われる。

図１８(b)は、リップルノイズの周波数がスペクトルの分解能に近い場合であり、ビート信号のスペクトルの途中に極大点が発生する例を示している。図１８(c)は、リップル周波数が大きく、完全にビート信号のスペクトルから離れている例を示す。図１８(b)、図１８(c)のいずれも目標物の距離を計算する場合に障害となっていた。

従来、ＦＭ−ＣＷレーダ装置の変調回路に用いるＤ／Ａ変換器は、高精度の制御を行うために、ビット数やサンプリング数を増やす必要があった。そのためコストが高くなっていた。

この発明は、上記のような問題点を解決するためになされたものであり、リップルノイズを抑圧した高精度のＦＭ−ＣＷレーダ装置を得ることを目的としている。

また、小型で安価なＦＭ−ＣＷレーダ装置を得ることを目的としている。

この発明に係わるＦＭ−ＣＷレーダ装置は、周波数の時間変化が直線的に上昇および下降するように周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、時間メモリと、出力設定電圧値の入力に基づいてＤ／Ａ変換を行うＤ／Ａ変換器と、上記Ｄ／Ａ変換器が所望の出力電圧波形を得るように、上記時間メモリに離散的に記憶された各時間データを用いて、以下のステップ（ａ）乃至ステップ（ｃ）の手順で、上記Ｄ／Ａ変換器に順次設定入力される各出力設定電圧値の出力タイミングを制御するマイコンと、上記Ｄ／Ａ変換器の出力電圧波形に基づいて上記周波数変調された高周波信号を発振する発振器と、を備え、上記時間メモリは、上記所望の出力波形の近似関数を用いて、上記Ｄ／Ａ変換器の最小量子化電圧の整数倍に応じて上記各出力設定電圧値に夫々対応して得られる、上記マイコンのクロック単位の整数倍に応じた各出力時間の時間差分を、夫々上記時間データとして記憶したことを特徴とするものである。
（ａ）上記時間メモリから、順次上記時間データを読み出し、当該時間データを読み出す度に、経過時間のカウントを開始するステップ；
（ｂ）上記ステップ（ａ）でカウントされる経過時間が上記読み出した時間データに至る毎に、上記Ｄ／Ａ変換器に上記出力設定電圧値を設定入力するステップ；
（ｃ）上記ステップ（ａ）、（ｂ）の処理を所定回数順次繰り返すステップ；

また、この発明に係わるＦＭ−ＣＷレーダ装置は、周波数の時間変化が直線的に上昇および下降するように周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、Ｄ／Ａ変換器と、上記周波数変調を行うための所望の目標波形に基づいて、上記Ｄ／Ａ変換器の最小分解能の電圧刻みに応じて予め離散的に設定された波形出力値の、夫々の出力時間間隔を記憶する時間メモリと、上記時間メモリに記憶された夫々の出力時間間隔に基づいて、上記Ｄ／Ａ変換器が上記波形出力値をＤ／Ａ変換する上記タイミングを設定するタイミング制御部と、上記Ｄ／Ａ変換器の出力値間を補間する低域通過フィルタと、上記Ｄ／Ａ変換器の出力電圧波形に基づいて上記周波数変調された高周波信号を発振する発振器と、を備えたものである。

また、この発明に係わるＦＭ−ＣＷレーダ装置は、周波数の時間変化が直線的に上昇および下降するように周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、出力設定電圧値の入力に基づいてＤ／Ａ変換するＤ／Ａ変換器と、上記周波数変調を行うための所望の目標波形を出力するように、上記Ｄ／Ａ変換器の最小量子化電圧の整数倍に応じて予め離散的に設定された上記出力設定電圧値の、夫々の出力時間間隔を記憶する時間メモリと、上記時間メモリに記憶された夫々の出力時間間隔に基づいて、上記Ｄ／Ａ変換器が上記出力設定電圧値をＤ／Ａ変換するタイミングを設定するタイミング制御部と、上記Ｄ／Ａ変換器の出力波形を滑らかにする低域通過フィルタと、上記Ｄ／Ａ変換器の出力電圧波形に基づいて上記周波数変調された高周波信号を発振するものである。

また、この発明に係わるＦＭ−ＣＷレーダ装置は、周波数の時間変化が直線的に上昇および下降するように送信電波を周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、所望の目標波形に基づいて予め離散的に設定された波形出力値の、出力時間間隔を記憶する時間メモリと、上記時間メモリに記憶された夫々の出力時間間隔に基づいて、上記波形出力値をＤ／Ａ変換するタイミングを設定するタイミング制御部と、上記タイミング制御部で設定されたタイミングに応じて、上記波形出力値をＤ／Ａ変換するＤ／Ａ変換器と、上記Ｄ／Ａ変換器の出力波形に基づいて上記周波数変調された高周波信号を発振する発振器を備えたものである。

また、本発明に係わる波形発生方法は、Ｄ／Ａ変換器から出力される所望の目標波形に対して、予めこの目標波形の電圧変動分が略一定となるように上記Ｄ／Ａ変換器の出力値と出力タイミングを決定し、この決定される上記Ｄ／Ａ変換器の出力値と出力タイミングに基づいて、順次、上記Ｄ／Ａ変換器から出力値を発生させるようにしたことを特徴としている。また、上記Ｄ／Ａ変換器の出力側に低域通過フィルタを設け、上記Ｄ／Ａ変換器の出力値間を補間するようにしたことを特徴とする。

本発明に係るＦＭ−ＣＷレーダ装置は、所望の目標波形を得るためにＤ／Ａ変換器から時間的に等間隔で信号出力する場合に比べて、目標波形と出力波形の誤差を縮小化することが可能となる。このため、小型で安価な発振器の変調回路を備えたＦＭ−ＣＷレーダ装置を得ることができる。

以下に、本発明を添付図面に従ってより詳細に説明する。

実施の形態１．
図１は、この発明の実施の形態１による波形発生方法を示す図である。図において、１０１は目標波形、１０２は閾値電圧、１０３は閾値電圧１０２と目標波形１０１の交点、１０４はＤ／Ａ出力波形である。

次に、図１を用いて実施の形態１の動作を説明する。

図１(a)の目標波形１０１は、本来出力することが望ましい誤差の無い理想的な波形、もしくは十分細かく近似された波形を表わしている。目標波形１０１は、図示していないが別の計測手段や計算により、予め与えられているものとする。

量子化間隔（電圧方向）及び出力時間間隔（時間方向）が荒いＤ／Ａ変換器では、目標波形１０１と同じ波形を直接出力することはできない。このため、目標波形１０１に近い出力波形が得られるように、Ｄ／Ａ変換器の出力値の組み合わせを決定する必要がある。実施の形態１では、Ｄ／Ａ変換器３の出力時間間隔を可変にすることにより、目標波形１０１に対して出力波形の誤差を小さくしている。

次に、Ｄ／Ａ変換器３の出力値と出力時間間隔の決定方法について説明する。

図１(b)は使用しているＤ／Ａ変換器３で表現できる複数の閾値電圧１０２により、目標波形１０１を分割する様子を示している。閾値電圧１０２は、Ｄ／Ａ変換器３の最小分解能の電圧刻みで、Ｄ／Ａ変換器３の最小値から最大値まで設定する。この最小分解能はＤ／Ａ変換器３のビット数によって決まる。まず、Ｄ／Ａ変換器３の出力値の決定は、図１(c)で示すように閾値電圧１０２と目標波形１０１の一致する複数の交点１０３から求める。Ｄ／Ａ変換器３の出力値は、交点１０３の時間的に早い順番からそれぞれｖ１、ｖ２、・・・ｖｎとする。

次に、出力時間間隔を決定する。出力時間は、図１(d)に示すように、交点１０３から時間軸方向の値を読み取り、ｖ１、ｖ２、・・・ｖｎに対応する時間ｔ１、ｔ２、・・・ｔｎを決める。出力時間間隔は、基準時間からｔ１までの差分をＴ１、ｔ１からｔ２までをＴ２、、、、（途中省略）、ｔｎ−１からｔｎまでをＴｎとする。Ｔ１からＴｎはマイコンのクロック周期の整数倍に丸め込まれているものとする。

図１(e)は、実施の形態１の波形発生方法により、Ｄ／Ａ変換器３の制御を行い、波形出力する様子を説明する図である。すなわち、Ｄ／Ａ変換器３のＤ／Ａ出力波形１０４は決定した出力値ｖ１、ｖ２、・・・ｖｎと出力時間間隔Ｔ１、Ｔ２、・・・Ｔｎに基づいて順番に変化させていく。変化するまでの間は、Ｄ／Ａ変換器３の値を一定に保つ一般的な制御を行う。Ｄ／Ａ変換器３のＤ／Ａ出力波形１０４は階段状となり、目標波形１０１との誤差が発生する。しかし、Ｄ／Ａ変換器３の出力側に意図的に応答性を遅くさせるローパスフィルタ（低域通過フィルタ）を入れることにより、Ｄ／Ａ変換器３の出力における階段状のエッジを鈍らせ（階段状の出力値の間を補間し）、低域通過フィルタからの最終出力は目標波形１０１に近似されたものとなる。

実施の形態１では、波形がゆっくり変化するところは出力時間間隔を長く、急激に変化するところは出力時間間隔を短く設定することにより、目標波形との誤差を極力小さくすることが可能となる。

図２は図１を拡大した図であり、目標波形とＤ／Ａ変換器出力との誤差が小さくなる様子を示す。図において、２０１は従来の波形発生回路におけるＤ／Ａ変換器３の出力点（特定の出力時間に特定の出力電圧を得る点）、２０２は出力点２０１と同時刻の目標波形の通過点、２０３は実施の形態１の方法により出力点を決定したＤ／Ａ変換器３の出力点である。従来の波形発生回路によるＤ／Ａ変換器３の出力点２０１と、目標波形の通過点２０２とでは、その量子化誤差δが大きくなっている。しかし、この実施の形態１では、マイクロコンピュータ（以下、マイコン）のクロック単位（クロック間隔）Ｋの整数倍で時間方向に出力点の位置を微調整する。このとき、本実施の形態１によるＤ／Ａ変換器３の出力点２０３と、目標波形の通過点２０２の出力電圧との差が、極小となるように、出力時間間隔Ｔｎを最適な時間間隔に調整する。これによって、Ｄ／Ａ変換器３の出力点２０３と目標波形の通過点との出力電圧の量子化誤差が小さくなる。なお、図２ではＤ／Ａ変換器３の出力点２０３が目標波形の通過点とほぼ重なっており、量子化誤差が極めて小さくなっているのが分かる。

図３は、この実施の形態１において、目標波形が直線状の事例を示す。図３(a)が最も勾配がゆるく、図３(b)、図３(c)と続いて勾配がきつくなっている。実施の形態１の方法によると、図３(a)から図３(c)のように勾配が変化しても、出力時間をクロック単位の整数倍で適宜調整して出力時間間隔を制御することにより、目標波形とＤ／Ａ変換器の出力波形との誤差を殆どなくすことができる。特に、目標波形が直線状の場合は最も効果が高いことを示している。

この実施の形態によれば、Ｄ／Ａ変換器の出力点の出力時間間隔を変化させることによって、時間的に等間隔で出力する場合に比べてＤ／Ａ変換器の量子化誤差を小さくすることが可能となり、微小信号時に起こりやすい低周波のリップルノイズを抑えることができる。

実施の形態２．
図４は、この発明の実施の形態２による波形発生回路の構成を示す図である。図において、１は波形メモリのアドレス値を発生するアドレス発生部、２は波形データを記憶する波形メモリ、３は波形メモリ２の出力値に応じてデジタル値をアナログ値に変換するＤ／Ａ変換器、４はＤ／Ａ変換器３の出力の高周波成分を落として波形を滑らかにする低域通過フィルタ（ＬＰＦ）、５はアドレス発生部１とＤ／Ａ変換器３にクロック信号やイネーブル信号等の必要な制御信号を供給するタイミング制御部、６はタイミング制御部５にトリガをかけるタイマー、７は時間間隔データを記憶する時間メモリ、８は時間メモリ７のアドレス値を発生する第２のアドレス発生部である。

次に、図４を用いて、実施の形態２の動作を説明する。

図４において、波形メモリ２には実施の形態１で示した離散的に設定された出力電圧の値ｖ１〜ｖｎを予め時系列に並べて記憶させておく。また、時間メモリ７は実施の形態１で示した出力時間間隔Ｔ１〜Ｔｎに相当するタイマー値、例えば基準クロックのカウント数などを予め記憶させておく。タイミング制御部５はアドレス発生部１及び第2のアドレス発生部８に対して、メモリアドレス値を出力するようにトリガ信号等の制御信号を発生させ、Ｄ／Ａ変換器３に対してはＤ／Ａ変換に必要なトリガ信号やセレクト信号を出力する。

まず、タイミング制御部５は、第2のアドレス発生部８に対してトリガ信号を加えると第２のアドレス発生部８は時間メモリ7に記憶してあるタイマー値の先頭番地から順番にアドレス値を出力する。時間メモリ７は、第２のアドレス発生部８から受けたアドレス値に従いタイマー値を読み出し、読み出されたタイマー値はタイマー６にセットされる。タイマー６は、セットされたタイマー値の示す出力時間間隔Ｔ１〜Ｔｎに応じた間隔で、タイミング制御部５に対してトリガ信号を供給する。タイミング制御部５は、タイマー６から受けたトリガ信号に同期してアドレス発生部１、波形メモリ２及びＤ／Ａ変換器３に対してトリガ信号を送る。

アドレス発生部１は、トリガ信号に同期して波形メモリ２に記憶してある波形データの先頭番地から順番にアドレス値を出力する。波形メモリ２は、トリガ信号に同期して波形データを出力しＤ／Ａ変換器３にセットする。Ｄ／Ａ変換器３は、トリガ信号に同期して波形メモリ２からセットされた値に比例した電圧を出力する。低域通過フィルタ４は、Ｄ／Ａ変換器３の出力周期に応じて生じるサンプリング雑音を落とす。再び、第2のアドレス発生部８に対してタイミング制御部５からトリガ信号が送られ、一連の動作を繰り返すことにより、実施の形態１で示した波形発生方法を実現できる。

この実施の形態によれば、出力時間間隔をクロック単位で任意に設定でき、目標波形と出力波形との誤差を、従来のＤ／Ａ変換器の使用方法で発生していた１／２ＬＳＢの量子化誤差よりも、より小さい誤差に抑えることが可能であり、Ｄ／Ａ変換器のビット数を多く取る必要がなくなる。すなわち、ビット数が少ない安価なＤ／Ａ変換器を用いて、高精度に出力波形を発生させることができる。

実施の形態３．
図５は、この発明の実施の形態３による波形発生回路の構成を示す図である。図において、３，４は実施の形態２と同一である。９はＤ／Ａ変換器３とインタフェースできるＩ／Ｏやタイマー値に応じて割り込み発生時間を正確に設定できるタイマー回路も備えたマイコンである。マイコン９の内蔵メモリには、Ｄ／Ａ変換器３の出力電圧値と出力時間間隔に相当するタイマー値を記憶させてある。

ここで、実施の形態２における、アドレス発生部１、波形メモリ２、タイミング制御部５、タイマー６、時間メモリ７、第２のアドレス発生部８からなる一連の波形発生機能群は、マイコン９内にソフトウェア処理として内蔵しており、実施の形態２と同じ動作を実行することができる構成となっている。

ソフトウェア処理としては、時間メモリ７と、波形メモリ２に記憶させるデータ作成処理と、波形出力処理の２つに分かれる。図６は、データ作成処理をす。

また、図７（ａ）は時間メモリ７、図７（ｂ）は波形メモリ２の中身を示し、図８は、目標波形から出力時間間隔を求める説明図を示す。図９は波形出力処理を示す。

まず、図６に従い、データ作成処理を説明する。
処理Ｓ１０１において、目標波形を１つの関数で表わすことは一般的には困難であるため、例えば近似精度が十分高くなるように細かい時間間隔で分割し複数のｎ次関数（ｎ：整数）で近似する。図８の４０１は、例えば、複数の一次関数で近似された近似目標波形である。
ｔ００１≦ｔ＜ｔ００２はｖ＝ｆ１（ｔ）＝ａ１・ｔ＋ｂ１
ｔ００２≦ｔ＜ｔ００３はｖ＝ｆ２（ｔ）＝ａ２・ｔ＋ｂ２
ｔ００３≦ｔ＜ｔ００４はｖ＝ｆ３（ｔ）＝ａ３・ｔ＋ｂ３
・・・・・

次に処理Ｓ１０２において、Ｄ／Ａ変換器３の取り得る電圧値に対する時間ｔを求めるために、処理Ｓ１０１で作成した関数の逆関数を求める。
ｖ００１≦ｖ＜ｖ００２はｔ＝（ｖ−ｂ１）／ａ１
ｖ００２≦ｖ＜ｖ００３はｔ＝（ｖ−ｂ２）／ａ２
ｖ００３≦ｖ＜ｖ００４はｔ＝（ｖ−ｂ３）／ａ３
・・・・
ｖ００１、ｖ００２、、、は複数の一次関数にｔ００１、ｔ００２、、を代入して求めた値である。

次に処理Ｓ１０３において、Ｄ／Ａ変換器３の設定電圧ｖ１〜ｖＮに対する時間ｔ１〜ｔＮを求める。設定電圧ｖ１〜ｖＮの範囲は目標波形の範囲で決まり、電圧の間隔はＤ／Ａ変換器３の最小量子化電圧ΔＶで決まる。例えばｎ＝１〜Ｎにおいて、以下の式で表わされる。
ｖｎ＝ｖｏ＋ΔＶ・ｎ（ｖｏは目標波形の出力電圧の初期値）

この式を処理Ｓ１０２で求めた逆関数に代入し、ｔ１〜ｔＮを求める。どの逆関数に代入するかはｖ１、ｖ２、、、の領域判定で決める。

次に処理Ｓ１０４において、Ｄ／Ａ変換器３の出力間隔に変換するためにｔ１〜ｔＮから時間差分Ｔ１〜ＴＮに変換する。
Ｔ１＝ｔ１
Ｔ２＝ｔ２−ｔ１
Ｔ３＝ｔ３−ｔ２
・・・・・

次に、処理Ｓ１０５において、時間メモリ７に時間差分Ｔ１〜ＴＮを記憶させ、処理Ｓ１０６において、設定電圧ｖ１〜ｖＮを記憶させる。時間メモリのアドレスの先頭にはゼロを初期値として入れ、波形メモリ２のアドレスの先頭には目標波形の出力電圧の初期値ｖｏを記憶させておく。

もうひとつのソフトウェア処理である、波形出力処理を図９に従い、説明する。

まず、処理Ｓ２０１において、ループ変数であるｎに初期値ゼロを代入する。

次に、処理Ｓ２０２において、時間メモリ７からｎ番目の時間データＴｎを読み出し、マイコン９に内蔵されたタイマーにセットする。

次に、処理Ｓ２０３において、タイマーを起動させる。

次に、処理Ｓ２０４において、タイマーから時間経過の通知を受けると、波形メモリ２からｎ番目の波形データを読み出し、Ｄ／Ａ変換器３にセットする。処理Ｓ２０２、処理Ｓ２０３のタイマーはダミーのループを回す等のソフトウェア処理で実現しても良い。

次に、処理Ｓ２０５は、波形出力処理が完了したかの判定を行い、完了していない場合は、処理Ｓ２０６へ進み、ループ変数ｎのカウントアップを行う。

データ作成処理は、同じマイコン９で行わなくてもよく、外部のコンピュータ等で予めデータ作成を行い、マイコン９の時間メモリ７と、波形メモリ２に書き込んでも良い。また、波形データが一定間隔で増える場合にはカウンタ等で代用することも可能である。

また、本実施の形態において波形発生機能群のソフトウェア処理としてマイコンを用いた事例を説明したが、例えば、パーソナルコンピュータ、オフィスコンピュータ、ミニコンピュータ、汎用コンピュータなど、論理演算や算術演算等の一般的なコンピュータ機能を有するものであれば良いことは論を待たない。

この実施の形態によれば、ビット数が少ない安価なＤ／Ａ変換器を用いて高精度に波形を発生させることができると共に、ソフトウェア処理に容易に仕様変更が可能である。

実施の形態４．
図１０（ａ）、図１０（ｂ）は、この発明の実施の形態４の変調波形を示す図である。図１０（a）において、５０１はＦＭ−ＣＷレーダ装置の変調回路８０１から出力される変調波形のＵＰチャープ波形、５０２はＤＯＷＮチャープ波形である。図１０（ｂ）において、５０３はＤ／Ａ変換器３の出力波形である。この変調波形は、実施の形態２や実施の形態３で説明した波形発生回路で発生する。また、この波形発生回路は、図１４に示すＦＭ−ＣＷレーダ装置の変調回路８０１を構成する。なお、ＦＭ−ＣＷレーダ装置のその他の構成や、ＦＭ−ＣＷレーダ装置の基本動作については、図１４乃至図１６の説明で説明しているため省略する。

ＦＭ−ＣＷレーダ装置の発振器は、一般的には制御電圧（変調波形）と発振周波数の関係が非線形であり、また個体差や温度特性があるため、１台ごと特性に合わせて制御電圧をかける必要がある。図１０のＵＰチャープ波形５０１とＤＯＷＮチャープ波形５０２は、変調回路８０１から出力されて発振器に加える制御電圧波形を示している。この制御電圧波形は、周波数を直線的に変化させるように生成する必要がある。これらの波形に対して、量子化誤差が小さくなる出力タイミングｔ１〜ｔｎ（ｎ≦Ｎ）を求め、Ｄ／Ａ変換器３の出力時間間隔Ｔ１〜Ｔｎに置き換える。出力時間間隔Ｔ１〜Ｔｎは不等間隔となっているが、その間隔を求める方法については実施の形態１乃至実施の形態３に示したとおりである。

また、出力時間間隔Ｔ１〜Ｔｎに従い、Ｄ／Ａ変換器３から出力電圧を出力することによって、制御電圧が微小信号の場合でも発振器を直線的に発振させ、目標物の周波数スペクトルを安定にさせることができる。このD／A変換器３（すなわち、変調回路８０１を構成する波形発生回路）からの波形出力動作については、実施の形態１乃至実施の形態３に示したとおりである。

この実施の形態によれば、ＦＭ−ＣＷレーダ装置を構成する発振器の、発振周波数を変調する変調回路として、実施の形態２または３に記載の波形発生回路を適用している。これによって、小型で安価な発振器の変調回路を備えたＦＭ−ＣＷレーダ装置を構成できる。

（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、この発明の実施の形態１による波形発生方法を説明する図である。この発明の実施の形態１による目標波形とＤ／Ａ変換器出力との誤差の低減化を説明する図である。（ａ）、（ｂ）、（ｃ）は、この発明の実施の形態１による目標波形の勾配と出力時間間隔との関係を説明する図である。この発明の実施の形態２による波形発生回路の構成を示す図である。この発明の実施の形態３による波形発生回路の構成を示す図である。この発明の実施の形態３によるデータ作成処理手順を示すフローチャートである。（ａ）、（ｂ）は、この発明の実施の形態３によるメモリ内容を示す図である。この発明の実施の形態３による目標波形からの出力時間間隔の設定の仕方を説明する図である。この発明の実施の形態３による波形出力処理手順を示すフローチャートである。（ａ）、（ｂ）は、この発明の実施の形態４によるレーダ装置の変調波形を示す図である。従来の波形発生回路の構成を示す図である。従来の波形発生回路の波形発生方法を示す図である。従来の波形発生回路による目標波形とＤ／Ａ変換器出力との誤差を説明する図である。ＦＭ−ＣＷレーダ装置を示す構成図である。ＦＭ−ＣＷレーダ装置の送信波形と受信波形を示す図である。（ａ）、（ｂ）は、ビート信号の周波数スペクトルを示す図である。（ａ）、（ｂ）は、従来の波形発生回路の課題を説明する図である。（ａ）、（ｂ）、（ｃ）は、従来のＦＭ−ＣＷレーダ装置の課題を説明する図である。

符号の説明

１アドレス発生部、２波形メモリ、３Ｄ／Ａ変換器、４低域通過フィルタ（ＬＰＦ）、５タイミング制御部、６タイマー、７時間メモリ、８第２のアドレス発生部、９マイコン、８０１変調回路、８０２発振器、８０３方向性結合器、８０４送信アンテナ、８０５受信アンテナ、８０６ミキサ、８０７増幅器、８０８Ａ／Ｄ変換器、８０９周波数分析手段、８１０目標検出手段、８１１距離・速度算出手段。

Claims

周波数の時間変化が直線的に上昇および下降するように周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、
時間メモリと、
出力設定電圧値の入力に基づいてＤ／Ａ変換を行うＤ／Ａ変換器と、
上記Ｄ／Ａ変換器が所望の出力電圧波形を得るように、上記時間メモリに離散的に記憶された各時間データを用いて、以下のステップ（ａ）乃至ステップ（ｃ）の手順で、上記Ｄ／Ａ変換器に順次設定入力される各出力設定電圧値の出力タイミングを制御するマイコンと、
上記Ｄ／Ａ変換器の出力電圧波形に基づいて上記周波数変調された高周波信号を発振する発振器と、
を備え、
上記時間メモリは、上記所望の出力波形の近似関数を用いて、上記Ｄ／Ａ変換器の最小量子化電圧の整数倍に応じて上記各出力設定電圧値に夫々対応して得られる、上記マイコンのクロック単位の整数倍に応じた各出力時間の時間差分を、夫々上記時間データとして記憶したことを特徴とするＦＭ−ＣＷレーダ装置。
（ａ）上記時間メモリから、順次上記時間データを読み出し、当該時間データを読み出す度に、経過時間のカウントを開始するステップ；
（ｂ）上記ステップ（ａ）でカウントされる経過時間が上記読み出した時間データに至る毎に、上記Ｄ／Ａ変換器に上記出力設定電圧値を設定入力するステップ；
（ｃ）上記ステップ（ａ）、（ｂ）の処理を所定回数順次繰り返すステップ；
周波数の時間変化が直線的に上昇および下降するように周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、
Ｄ／Ａ変換器と、
上記周波数変調を行うための所望の目標波形に基づいて、上記Ｄ／Ａ変換器の最小分解能の電圧刻みに応じて予め離散的に設定された波形出力値の、夫々の出力時間間隔を記憶する時間メモリと、
上記時間メモリに記憶された夫々の出力時間間隔に基づいて、上記Ｄ／Ａ変換器が上記波形出力値をＤ／Ａ変換する上記タイミングを設定するタイミング制御部と、
上記Ｄ／Ａ変換器の出力値間を補間する低域通過フィルタと、
上記Ｄ／Ａ変換器の出力電圧波形に基づいて上記周波数変調された高周波信号を発振する発振器と、
を備えたことを特徴とするＦＭ−ＣＷレーダ装置。
周波数の時間変化が直線的に上昇および下降するように送信電波を周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、
出力設定電圧値の入力に基づいてＤ／Ａ変換するＤ／Ａ変換器と、
上記周波数変調を行うための所望の目標波形を出力するように、上記Ｄ／Ａ変換器の最小量子化電圧の整数倍に応じて予め離散的に設定された上記出力設定電圧値の、夫々の出力時間間隔を記憶する時間メモリと、
上記時間メモリに記憶された夫々の出力時間間隔に基づいて、上記Ｄ／Ａ変換器が上記出力設定電圧値をＤ／Ａ変換するタイミングを設定するタイミング制御部と、
上記Ｄ／Ａ変換器の出力波形を滑らかにする低域通過フィルタと、
上記Ｄ／Ａ変換器の出力電圧波形に基づいて上記周波数変調された高周波信号を発振する発振器と、
を備えたことを特徴とするＦＭ−ＣＷレーダ装置。
周波数の時間変化が直線的に上昇および下降するように送信電波を周波数変調された高周波信号を発生し、送信電波を送信するＦＭ−ＣＷレーダ装置において、
所望の目標波形に基づいて予め離散的に設定された波形出力値の、出力時間間隔を記憶する時間メモリと、
上記時間メモリに記憶された夫々の出力時間間隔に基づいて、上記波形出力値をＤ／Ａ変換するタイミングを設定するタイミング制御部と、
上記タイミング制御部で設定されたタイミングに応じて、上記波形出力値をＤ／Ａ変換するＤ／Ａ変換器と、
上記Ｄ／Ａ変換器の出力波形に基づいて上記周波数変調された高周波信号を発振する発振器と、
を備えたことを特徴とするＦＭ−ＣＷレーダ装置。