JP2007123649A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2007123649A JP2007123649A JP2005315553A JP2005315553A JP2007123649A JP 2007123649 A JP2007123649 A JP 2007123649A JP 2005315553 A JP2005315553 A JP 2005315553A JP 2005315553 A JP2005315553 A JP 2005315553A JP 2007123649 A JP2007123649 A JP 2007123649A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- input
- semiconductor device
- semiconductor chip
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、入出力信号端子間を絶縁してなる半導体装置に関する。 The present invention relates to a semiconductor device in which input / output signal terminals are insulated from each other.
従来、この種の半導体装置として、図７、図８に示すようなデジタルアイソレータが知られている。すなわち、図７は、デジタルアイソレータの構成を、図８は回路を示す。このデジタルアイソレータは、入力信号の正や負の遷移を受けて電気信号を出力する入力部２と、入力部２からの電気信号を受けて電磁信号を発生させる第１のインダクタ３と、第１のインダクタ３からの電磁信号を受けて電気信号を発生させる第２のインダクタ４と、第２のインダクタ４からの電気信号を受けてロジック信号を出力する出力部５と、第１のインダクタ３と第２のインダクタ４との間の絶縁をとるための絶縁膜９とを備えている。 Conventionally, digital isolators as shown in FIGS. 7 and 8 are known as this type of semiconductor device. That is, FIG. 7 shows a configuration of a digital isolator, and FIG. 8 shows a circuit. This digital isolator includes an input unit 2 that outputs an electrical signal in response to a positive or negative transition of an input signal, a first inductor 3 that receives an electrical signal from the input unit 2 and generates an electromagnetic signal, A second inductor 4 that receives an electromagnetic signal from the inductor 3 and generates an electrical signal; an output unit 5 that receives an electrical signal from the second inductor 4 and outputs a logic signal; An insulating film 9 is provided for insulation from the second inductor 4.
上記のように構成された半導体装置１において、入力信号がＬのまま遷移がなければ、入力部２は電気信号を出力しないため、第１のインダクタ３は電磁信号を発生させない。これにより、第２のインダクタ４は電気信号を発生させず、出力部５から出力されるロジック信号は、Ｌのままとなる。 In the semiconductor device 1 configured as described above, if the input signal remains L and there is no transition, the input unit 2 does not output an electrical signal, so the first inductor 3 does not generate an electromagnetic signal. As a result, the second inductor 4 does not generate an electrical signal, and the logic signal output from the output unit 5 remains L.
入力信号がＬからＨに遷移すると、入力部２は電気信号を出力し、第１のインダクタ３は電磁信号を発生させる。これにより、第２のインダクタ４は電気信号を発生させ、この電気信号を受信した出力部５から出力されるロジック信号は、Ｈにセットされる。 When the input signal transitions from L to H, the input unit 2 outputs an electrical signal, and the first inductor 3 generates an electromagnetic signal. As a result, the second inductor 4 generates an electrical signal, and the logic signal output from the output unit 5 that has received the electrical signal is set to H.
また、入力信号がＨのまま遷移がなければ、入力部２は電気信号を出力しないため、第１のインダクタ３は電磁信号を発生させない。これにより、第２のインダクタ４は電気信号を発生させず、出力部５から出力されるロジック信号は、Ｈにセットされた状態を保持する。 If the input signal remains H and there is no transition, the input unit 2 does not output an electrical signal, so the first inductor 3 does not generate an electromagnetic signal. As a result, the second inductor 4 does not generate an electrical signal, and the logic signal output from the output unit 5 maintains the state set to H.
また、入力信号がＨからＬに遷移すると、入力部２は電気信号を出力し、第１のインダクタ３は電磁信号を発生させる。これにより、第２のインダクタ４は電気信号を発生させ、この電気信号を受信した出力部５から出力されるロジック信号は、Ｌにリセットされる。 When the input signal transitions from H to L, the input unit 2 outputs an electrical signal, and the first inductor 3 generates an electromagnetic signal. As a result, the second inductor 4 generates an electrical signal, and the logic signal output from the output unit 5 that has received the electrical signal is reset to L.
また、同様の半導体装置において、例えば、特許文献１に示されるように、２×４ミクロンの銅のようなチップ上にコイルを形成して第２のインダクタとし、この第２のインダクタ上に絶縁膜を設け、この絶縁膜の上に第２のインダクタと略同形状のコイルを形成した第１のインダクタを設けたものが知られている。
上述したような従来の半導体装置において、インダクタ間の絶縁をとるためには、数十ミクロンの厚い絶縁膜が必要となる。しかしながら、基本的には、絶縁膜を数十ミクロンも厚く積むことはできず、絶縁膜の膜厚が厚くなると、膜厚のばらつきが大きくなり、絶縁膜の表面に凹凸が発生するため、この絶縁膜上に素子を形成することが困難となる。また、膜厚のばらつきに伴い、エッジングする時間にもばらつきが生じるため、全てをエッジングするために時間を一番遅い箇所に合わせる必要があり、これにより、エッジングし過ぎる箇所が発生してしまう。以上のことから、標準的なＣＭＯＳプロセスでは、上述したような従来の半導体装置を製造することが困難であった。 In the conventional semiconductor device as described above, in order to insulate between inductors, a thick insulating film of several tens of microns is required. However, basically, the insulating film cannot be stacked as thick as several tens of microns, and as the thickness of the insulating film increases, the variation in the film thickness increases and irregularities occur on the surface of the insulating film. It becomes difficult to form an element on the insulating film. Further, since the time for edging also varies with the variation in film thickness, it is necessary to adjust the time to the slowest part in order to edge all, and this causes a part to be over-edged. From the above, it is difficult to manufacture the conventional semiconductor device as described above by a standard CMOS process.
本発明は、上記従来の問題を解決するためになされたものであり、容易にインダクタ間の絶縁をとることができ、標準的なＣＭＯＳプロセスにて製造することが可能な入出力信号端子間を絶縁してなる半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described conventional problems, and it is possible to easily insulate between inductors, and to connect input / output signal terminals that can be manufactured by a standard CMOS process. It is an object to provide an insulated semiconductor device.
上記目的を達成するために請求項１の発明は、入出力信号端子間を絶縁してなる半導体装置において、電気信号が入力される入力部と、入力部に入力される電気信号の正や負の遷移を受けて電磁信号を発生させる第１のインダクタと、この第１のインダクタが形成されている第１の半導体チップと、第１のインダクタからの電磁信号を受けて電気信号を発生する第２のインダクタと、この第２のインダクタが形成されている第２の半導体チップと、第２のインダクタからの電気信号を出力する出力部と、を備え、第１の半導体チップと第２の半導体チップとは、対向配置されると共に、両者間にスペーサを介在させることにより積層構造とされているものである。 In order to achieve the above object, according to a first aspect of the present invention, there is provided a semiconductor device in which input / output signal terminals are insulated from each other. A first inductor that generates an electromagnetic signal in response to the transition, a first semiconductor chip on which the first inductor is formed, and a first inductor that receives the electromagnetic signal from the first inductor and generates an electrical signal. 2 inductor, a second semiconductor chip in which the second inductor is formed, and an output unit that outputs an electrical signal from the second inductor, the first semiconductor chip and the second semiconductor The chip is arranged to be opposed to each other and has a laminated structure by interposing a spacer between them.
請求項２の発明は、請求項１に記載の半導体装置において、スペーサは、第２の半導体チップの一部により形成されているものである。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the spacer is formed by a part of the second semiconductor chip.
請求項１の発明によれば、第１のインダクタと第２のインダクタとが電気的に接触しないように第１の半導体チップと第２の半導体チップとの間にスペーサが配設されているため、容易に第１のインダクタと第２のインダクタとの間の絶縁をとることができる。また、従来のようにインダクタ間に厚い絶縁膜が配設されないため、この半導体装置１を標準的なＣＭＯＳプロセスにて製造することが可能となる。 According to the first aspect of the present invention, the spacer is disposed between the first semiconductor chip and the second semiconductor chip so that the first inductor and the second inductor are not in electrical contact with each other. The insulation between the first inductor and the second inductor can be easily taken. In addition, since a thick insulating film is not provided between the inductors as in the prior art, the semiconductor device 1 can be manufactured by a standard CMOS process.
請求項２の発明によれば、別部品としてのスペーサが不要となるため、部品点数が削減され、組立工数も削減が可能となる。 According to the second aspect of the present invention, since a separate spacer is not required, the number of parts is reduced, and the number of assembly steps can be reduced.
以下、本発明の実施形態に係る半導体装置について、図面を参照して説明する。図１及び図２は、第１の実施形態による半導体装置１を示し、図３は、この半導体装置１の回路を示す。この半導体装置１は、デジタル信号を入出力で電気的に絶縁して、信号を正確に伝達するデバイスである。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show the semiconductor device 1 according to the first embodiment, and FIG. 3 shows a circuit of the semiconductor device 1. The semiconductor device 1 is a device that electrically insulates digital signals at input and output and accurately transmits the signals.
半導体装置１は、電気信号が入力される入力部２と、この入力部２に入力される電気信号の正や負の遷移を受けて電磁信号を発生させる第１のインダクタ３と、この第１のインダクタ３からの電磁信号を受けて電気信号を発生する第２のインダクタ４と、この第２のインダクタ４からの電気信号を出力する出力部５と、を備える。ここに、半導体装置１は、第１のインダクタ３が形成されている第１の半導体チップ６と、第２のインダクタ４が形成されている第２の半導体チップ７と、第１のインダクタ３と第２のインダクタ４との間の絶縁をとるためのスペーサ８と、をさらに備える。 The semiconductor device 1 includes an input unit 2 to which an electric signal is input, a first inductor 3 that generates an electromagnetic signal in response to a positive or negative transition of the electric signal input to the input unit 2, and the first A second inductor 4 that receives an electromagnetic signal from the inductor 3 and generates an electrical signal, and an output unit 5 that outputs the electrical signal from the second inductor 4. Here, the semiconductor device 1 includes a first semiconductor chip 6 in which the first inductor 3 is formed, a second semiconductor chip 7 in which the second inductor 4 is formed, the first inductor 3, and the like. And a spacer 8 for taking insulation from the second inductor 4.
入力部２は、電気信号が入力される入力パッド２１と、入力パッド２１上のボンディングパッド２２から引き出されて前段の回路と接続される入力用ボンディングワイヤ２３と、接地（ＧＮＤ）される入力パッド２４と、入力パッド２４上のボンディングパッド２５から引き出された第１の接地（ＧＮＤ）用ボンディングワイヤ２６とから構成されている。 The input unit 2 includes an input pad 21 to which an electric signal is input, an input bonding wire 23 that is drawn from the bonding pad 22 on the input pad 21 and connected to the previous circuit, and an input pad that is grounded (GND) 24 and a first grounding (GND) bonding wire 26 drawn from the bonding pad 25 on the input pad 24.
第１のインダクタ３は、薄膜金属により略四角形の渦巻き状にコイルを形成し、渦巻き状の上下において電気的に接触しないように絶縁膜にて分離されており、一端部が入力パッド２１に接続され、他端部が入力パッド２４に接続されている。第１のインダクタ３と同様に、第２のインダクタ４は、薄膜金属により略四角形の渦巻き状にコイルを形成し、渦巻き状の上下において電気的に接触しないように絶縁膜にて分離されており、一端部が出力パッド５１に接続され、他端部が出力パッド５４に接続されている。 The first inductor 3 is formed of a thin-film metal in a substantially rectangular spiral shape, and is separated by an insulating film so as not to make electrical contact between the upper and lower portions of the spiral shape. One end of the first inductor 3 is connected to the input pad 21. The other end is connected to the input pad 24. Similar to the first inductor 3, the second inductor 4 is formed by a thin film metal in a substantially rectangular spiral shape, and is separated by an insulating film so as not to make electrical contact in the upper and lower portions of the spiral shape. One end is connected to the output pad 51, and the other end is connected to the output pad 54.
出力部５は、第２のインダクタ４からの電気信号を出力する出力パッド５１と、出力パッド５１上のボンディングパッド５２から引き出されて次段の回路と接続される出力用ボンディングワイヤ５３と、接地（ＧＮＤ）される出力パッド５４と、出力パッド５４上のボンディングパッド５５から引き出された第２の接地（ＧＮＤ）用ボンディングワイヤ５６とから構成されている。 The output unit 5 includes an output pad 51 that outputs an electrical signal from the second inductor 4, an output bonding wire 53 that is drawn from the bonding pad 52 on the output pad 51 and connected to the next stage circuit, and grounding An output pad 54 to be (GND) and a second grounding (GND) bonding wire 56 drawn from the bonding pad 55 on the output pad 54 are configured.
第１の半導体チップ６は、略矩形状を成し、同一辺上の各コーナ付近に入力部２の入力パッド２１、２４がそれぞれ配設され、略中央に第１のインダクタ３が配設されている。
第２の半導体チップ７は、略矩形状を成し、同一辺上の各コーナ付近に出力部５の出力パッド５１、５４がそれぞれ配設され、略中央に第２のインダクタ４が配設されている。第１の半導体チップ６と第２の半導体チップ７とは、対向配置され、第１の半導体チップ６の入力パッド２１、２４が成す辺と、第２の半導体チップ７の出力パッド５１、５４が成す辺とが対辺となるように配置されると共に、両者間で、且つ、インダクタの周囲の略四隅に、第１のインダクタ３より厚いスペーサ８を介在させることにより、インダクタ間が電気的に接触しないような積層構造とされている。
The first semiconductor chip 6 has a substantially rectangular shape, and the input pads 21 and 24 of the input unit 2 are disposed in the vicinity of each corner on the same side, and the first inductor 3 is disposed at a substantially center. ing.
The second semiconductor chip 7 has a substantially rectangular shape, the output pads 51 and 54 of the output unit 5 are disposed in the vicinity of the corners on the same side, and the second inductor 4 is disposed in the approximate center. ing. The first semiconductor chip 6 and the second semiconductor chip 7 are arranged to face each other, and the side formed by the input pads 21 and 24 of the first semiconductor chip 6 and the output pads 51 and 54 of the second semiconductor chip 7 are formed. The inductors are arranged so as to be opposite to each other, and spacers 8 thicker than the first inductor 3 are interposed between the two and at approximately four corners around the inductor, so that the inductors are in electrical contact with each other. It is a laminated structure that does not.
スペーサ８は、厚さが数十ミクロン以上であり、一般的にスペーサ（接着剤を含む）として使用されているものであり、スペーサ８の材料として、接着シートやシリコンペースト、シリコンやガラス（玉）などが用いられている。このスペーサ８に接着効果があるときは、そのまま半導体チップ６、７に接着し、スペーサ８に接着効果がないときは、別途、接着剤で固めるか、接合などで取り付けることができる。 The spacer 8 has a thickness of several tens of microns or more and is generally used as a spacer (including an adhesive). As a material of the spacer 8, an adhesive sheet, silicon paste, silicon or glass (ball) ) Etc. are used. When the spacer 8 has an adhesive effect, it can be directly bonded to the semiconductor chips 6 and 7, and when the spacer 8 has no adhesive effect, it can be separately hardened with an adhesive or attached by bonding or the like.
上記のように構成された半導体装置１の動作について次に説明する。図４は、半導体装置１の動作波形を示す。半導体装置１の動作として、入力部２へ入力される電気信号がＬのまま遷移がなければ、第１のインダクタ３は電磁信号を発生させない。これにより、第２のインダクタ４は電気信号を発生させず、出力部５から出力される電気信号は、Ｌのままとなる。 Next, the operation of the semiconductor device 1 configured as described above will be described. FIG. 4 shows operation waveforms of the semiconductor device 1. As an operation of the semiconductor device 1, the first inductor 3 does not generate an electromagnetic signal unless the electrical signal input to the input unit 2 remains L and transitions. As a result, the second inductor 4 does not generate an electrical signal, and the electrical signal output from the output unit 5 remains L.
入力部２へ入力される電気信号がＬからＨに遷移すると、第１のインダクタ３は電磁信号を発生させる。これにより、第２のインダクタ４は電気信号を発生させ、この電気信号を受信した出力部５から出力される電気信号は、Ｈとなる。 When the electrical signal input to the input unit 2 transitions from L to H, the first inductor 3 generates an electromagnetic signal. As a result, the second inductor 4 generates an electric signal, and the electric signal output from the output unit 5 that has received the electric signal becomes H.
また、入力部２へ入力される電気信号がＨのまま遷移がなければ、第１のインダクタ３は電磁信号を発生させない。これにより、第２のインダクタ４は電気信号を発生させず、出力部５から出力される電気信号は、Ｌのままとなる。 Further, if the electrical signal input to the input unit 2 remains H and there is no transition, the first inductor 3 does not generate an electromagnetic signal. As a result, the second inductor 4 does not generate an electrical signal, and the electrical signal output from the output unit 5 remains L.
また、入力部２へ入力される電気信号がＨからＬに遷移すると、第１のインダクタ３は電磁信号を発生させる。これにより、第２のインダクタ４は電気信号を発生させ、この電気信号を受信した出力部５から出力される電気信号は、−Ｈとなる。 When the electric signal input to the input unit 2 transitions from H to L, the first inductor 3 generates an electromagnetic signal. As a result, the second inductor 4 generates an electrical signal, and the electrical signal output from the output unit 5 that has received this electrical signal is -H.
以上説明した本実施形態の半導体装置１において、第１の半導体チップ６と第２の半導体チップ７との間にスペーサ８が配設されることにより、第１のインダクタ３と第２のインダクタ４とが接触することや接続されることがないため、容易にインダクタ間の絶縁をとることが可能となる。また、従来のように第１のインダクタ３と第２のインダクタ４との間に厚い絶縁膜が配設されないため、標準的なＣＭＯＳプロセスにて半導体装置１を製造することが可能となる。 In the semiconductor device 1 of the present embodiment described above, the spacers 8 are disposed between the first semiconductor chip 6 and the second semiconductor chip 7, whereby the first inductor 3 and the second inductor 4. Is not in contact with or connected to the inductor, it is possible to easily insulate between the inductors. Further, since a thick insulating film is not provided between the first inductor 3 and the second inductor 4 as in the prior art, the semiconductor device 1 can be manufactured by a standard CMOS process.
図５及び図６は、第２の実施形態による半導体装置１を示す。第２の半導体チップ７は、第２のインダクタ４が形成される表面とは反対側の裏面において、第１のインダクタ３を囲むようなコの字状の周辺部が厚肉に加工され、断面がＬ字型形状を成している。こうして、第２の半導体チップ７は、第１の半導体チップ６と接触しない非接触部７１と第１の半導体チップ６と接触する接触部７２とを持つように形成され、第１の半導体チップ６と第２の半導体チップ７との積層は、第１の半導体チップ６の第１のインダクタ３の存在しない部分と、第２の半導体チップ７の接触部７２の裏面とにおいて接着材等により接合されている。その他の構成及び動作は第１の実施形態と同等とされている。 5 and 6 show the semiconductor device 1 according to the second embodiment. The second semiconductor chip 7 has a U-shaped peripheral portion that surrounds the first inductor 3 on the back surface opposite to the surface on which the second inductor 4 is formed, and is thickly processed. Has an L-shape. Thus, the second semiconductor chip 7 is formed to have the non-contact portion 71 that does not contact the first semiconductor chip 6 and the contact portion 72 that contacts the first semiconductor chip 6. And the second semiconductor chip 7 are bonded to each other by an adhesive or the like at the portion of the first semiconductor chip 6 where the first inductor 3 does not exist and the back surface of the contact portion 72 of the second semiconductor chip 7. ing. Other configurations and operations are the same as those of the first embodiment.
上記のように構成された半導体装置１は、第２の半導体チップ７のコの字状に厚肉な周辺部がスペーサを兼ねることにより、第１のインダクタ３と第２のインダクタ４との間の絶縁をとることができ、また、別部品としてのスペーサが不要となるため、部品点数が削減でき、組立工数の削減も可能となる。 In the semiconductor device 1 configured as described above, the U-shaped thick peripheral portion of the second semiconductor chip 7 also serves as a spacer, so that the space between the first inductor 3 and the second inductor 4 is reduced. In addition, since a separate spacer is not required, the number of parts can be reduced and the number of assembly steps can be reduced.
なお、本発明は、上記実施形態の構成に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。例えば、上記実施形態では、インダクタの形成された２つの各半導体チップをそれぞれ同じ方向に積層して構成したが、これらの半導体チップをインダクタが互いに向き合うように重ねて接着剤等により接合し、インダクタ間をより接近させる構造としてもよい。 In addition, this invention is not restricted to the structure of the said embodiment, A various deformation | transformation is possible in the range which does not change the meaning of invention. For example, in the above-described embodiment, the two semiconductor chips each having the inductor formed thereon are stacked in the same direction. However, these semiconductor chips are stacked so that the inductors face each other and bonded with an adhesive or the like. It is good also as a structure which makes a space | interval closer.
１ 半導体装置
２ 入力部
３ 第１のインダクタ
４ 第２のインダクタ
５ 出力部
６ 第１の半導体チップ
７ 第２の半導体チップ
８ スペーサ
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Input part 3 1st inductor 4 2nd inductor 5 Output part 6 1st semiconductor chip 7 2nd semiconductor chip 8 Spacer
Claims (2)
電気信号が入力される入力部と、
前記入力部に入力される電気信号の正や負の遷移を受けて電磁信号を発生させる第１のインダクタと、
この第１のインダクタが形成されている第１の半導体チップと、
前記第１のインダクタからの電磁信号を受けて電気信号を発生する第２のインダクタと、
この第２のインダクタが形成されている第２の半導体チップと、
前記第２のインダクタからの電気信号を出力する出力部と、を備え、
前記第１の半導体チップと前記第２の半導体チップとは、対向配置されると共に、両者間にスペーサを介在させることにより積層構造とされていることを特徴とする半導体装置。 In a semiconductor device formed by insulating between input and output signal terminals,
An input unit to which an electrical signal is input;
A first inductor for generating an electromagnetic signal in response to a positive or negative transition of an electric signal input to the input unit;
A first semiconductor chip in which the first inductor is formed;
A second inductor for receiving an electromagnetic signal from the first inductor and generating an electrical signal;
A second semiconductor chip on which the second inductor is formed;
An output unit for outputting an electrical signal from the second inductor,
The semiconductor device, wherein the first semiconductor chip and the second semiconductor chip are arranged to face each other and have a laminated structure with a spacer interposed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005315553A JP2007123649A (en) | 2005-10-31 | 2005-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005315553A JP2007123649A (en) | 2005-10-31 | 2005-10-31 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007123649A true JP2007123649A (en) | 2007-05-17 |
Family
ID=38147143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005315553A Withdrawn JP2007123649A (en) | 2005-10-31 | 2005-10-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007123649A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251662A (en) * | 2009-04-20 | 2010-11-04 | Renesas Electronics Corp | Semiconductor device |
| JP2013157612A (en) * | 2013-02-27 | 2013-08-15 | Renesas Electronics Corp | Semiconductor device |
| US8823134B2 (en) | 2010-08-06 | 2014-09-02 | Renesas Electronics Corporation | Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device |
-
2005
- 2005-10-31 JP JP2005315553A patent/JP2007123649A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251662A (en) * | 2009-04-20 | 2010-11-04 | Renesas Electronics Corp | Semiconductor device |
| US8823134B2 (en) | 2010-08-06 | 2014-09-02 | Renesas Electronics Corporation | Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device |
| US9461103B2 (en) | 2010-08-06 | 2016-10-04 | Renesas Electronics Corporation | Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device |
| US10249565B2 (en) | 2010-08-06 | 2019-04-02 | Renesas Electronics Corporation | Semiconductor device that transfers an electric signal with a set of inductors |
| JP2013157612A (en) * | 2013-02-27 | 2013-08-15 | Renesas Electronics Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884444B2 (en) | Semiconductor device including a transformer on chip | |
| US20170025331A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
| JP2007123650A (en) | Semiconductor device | |
| JP2005203775A (en) | Multichip package | |
| WO2018180137A1 (en) | Current detection resistor | |
| US8624367B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
| JP2017139304A (en) | Electrode terminal, semiconductor device, and power conversion device | |
| US11121099B2 (en) | Semiconductor device | |
| WO2019187679A1 (en) | Power semiconductor device | |
| CN110226226A (en) | The integrated circuit formed by the chip for two series connections being laminated | |
| JP2017011221A (en) | Semiconductor device | |
| JP2007173703A (en) | Semiconductor device | |
| JP2007123649A (en) | Semiconductor device | |
| JP2012212712A (en) | Mounting structure of semiconductor device and method of mounting semiconductor device | |
| JP5088059B2 (en) | Isolator and method of manufacturing isolator | |
| JP4816214B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008294219A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2010251559A (en) | Electronic circuit device | |
| JP2010147171A (en) | Electronic circuit device | |
| JP2006344652A (en) | Semiconductor device and method of mounting semiconductor component | |
| JP7145054B2 (en) | Semiconductor device package and semiconductor device | |
| JP2005327755A (en) | Semiconductor device and its manufacturing method | |
| JP2006186053A (en) | Laminated semiconductor device | |
| JP2022129590A (en) | Electronic part and semiconductor device | |
| JP2009064904A (en) | Copper circuit board and semiconductor module device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |