JP2007123271A - 減光バラスト制御回路 - Google Patents

Abstract

【課題】ガス放電ランプの減光制御を、少ない部品で安定的に行うようにする。
【解決手段】ガス放電ランプに給電するバラストパワースイッチング回路を駆動するための減光バラスト制御回路であって、バラストパワースイッチング回路の高電圧側スイッチ、および低電圧側スイッチを駆動するためのドライバー回路と、ランプ給電パルス信号を出力するバラストパワースイッチング回路の作動の周波数を制御するよう、発振信号を発生するための発振回路を備えたドライバー回路を駆動するための制御回路と、入力を有する減光制御回路とを備え、この減光制御回路は、入力において、ＡＣランプ電流フィードバック信号を受信し、かつＤＣ入力電圧基準を受信し、よってＤＣ入力電圧基準は、ランプの所望の減光レベルを決定し、ＡＣランプ電流フィードバック信号は、ランプの輝度を所望の減光レベルに維持するようになっている。
【選択図】図１

Description

本発明は、減光バラスト制御装置に関し、より詳細には、ガス放電ランプ、例えば蛍光灯、またはコンパクトな蛍光灯を駆動するバラストを制御するための減光バラスト制御集積回路に関する。

バラスト制御集積回路は、集積回路を使って、バラスト回路を実現するのに必要なピン／接続部の数に関して、不必要なまでに複雑であることが多い。この回路は、８個より多いピンを有することが多く、減光機能を設ける場合、減光レベルを設定すること、かつ所望する減光レベルを維持するためのフィードバック制御の双方のために、別個のピンが必要である。

ピンの数を少なくし、外部回路を最小にしたバラスト制御用ＩＣは、望ましいものである。

本発明の目的は、ピンおよび部品数が少ない減光バラスト制御回路を提供することにある。

このように、部品数およびピンの数が少ない集積回路を提供するために、減光用に使用される入力は、ランプ出力ステージからのフィードバックにより、所望の強度レベルのランプ出力を維持するのにも使用される。

添付図面を参照する本発明の次の説明から、本発明の別の特徴および利点が明らかとなると思う。

図１は、８ピンの減光バラスト制御用制御回路（ＩＣ）２５を示し、図４は、ランプ１４に給電するバラスト回路内のＩＣ２５を示す。ＩＣ２５は、簡単で高性能の減光バラストの解決案を実現するものである。

図示の実施例では、８ピンしか有しない集積回路によって、バラスト制御を行っている。ＶＣＣピン１は、このＩＣに給電するためのロジック、および内部ゲートドライブパワー電圧Ｖ_CCを供給する。この電圧は、アンダー電圧ロックアウト（ＵＶＬＯ）回路６２およびブートストラップスイッチ５２にも与えられる。ＵＶＬＯ回路６２は、Ｖ_CCがスレッショルドレベルを下回ったときに、出力ドライバーステージの作動を防止するためのアンダー電圧ロックアウト保護を行う。

ブートストラップ回路５２は、電圧Ｖ_CCを超える電圧レベルＶ_Bで、高電圧側ドライバーに給電するための高電圧側ドライバーステージ電圧を発生する。ＣＯＭピン２は、ＩＣパワーであり、ＵＶＬＯ回路５２にも提供される信号のアースである。ＵＶＬＯ回路６２からの信号は、フォールトロジック回路６６に提供される。

ＤＩＭピン３は、減光制御回路４０に、減光制御およびフィードバック入力を提供し、減光制御回路４０は、電圧制御式発振器５８へ信号入力を与える。点弧保護回路４８は、ＤＩＭピン３からの入力も受信し、減光制御回路４０へ出力を与える。ＤＣ ＤＩＭ入力電圧基準２０（図４）とＡＣランプ電流フィードバック１２（図４）は、一体に結合されており、単一ピンのＤＩＭピン３を、ランプの輝度レベルの減光、およびフィードバック制御をするのに使用できるようにしている。

ＶＣＯピン４は、充電コンデンサ上の電圧からの入力を電圧制御発振回路５８へ与え、減光に必要なその回路の作動周波数を制御する。更にこの回路５８は、予熱／点弧モードのための周波数スイープ時間を、フォールトロジック回路６６に提供することも行う。ＶＣＯピン４には、内部電流源ブースト回路６０が接続されており、外部コンデンサＣＰＨを充電するようになっている（図４）。

ＬＯピン５は、低電圧側ハーフブリッジドライバー回路４６からのドライバー出力を発生し、このドライバー出力は、バラスト回路の低電圧側スイッチを駆動するように提供される。ＬＯピン５は、ＵＶＬＯまたはフォールトモード中の再スタートロジック回路５４への入力としても設けられている。この入力は、包括的なシャットダウン機能であり、この用途において、ランプが存在することを検出するのに使用される。

ＶＳピン６は、出力ハーフブリッジバラスト回路のスイッチングモードＶＳに結合されており、高電圧側ハーフブリッジのドライバー電圧フローティング供給電圧を受け、ハーフブリッジ電流および電圧検出回路６４のための入力を発生する。回路６４は、非ゼロ電圧スイッチング（ＺＶＳ）保護回路５６、およびクレストファクター保護回路５０への入力を発生する。バラスト保護機能を実行するためのハーフブリッジ電流、および電圧の単一高電圧ＶＳピン６が検出するようになっている。

ＨＯピン７は、高電圧側ハーフブリッジドライバー回路４４からのドライバー出力を、バラスト回路の高電圧スイッチへ与える。ＶＢピン８は、ブートストラップスイッチ５２によって制御された高電圧側ハーフブリッジドライバーのフローティング電圧を発生する。

ＩＣ２５は、ＶＣＣピン１と、ＣＯＭピン２との間に、ツェナークランプ構造回路（図示せず）を有し、このツェナークランプ回路は、例えば１５.６Ｖの公称ブレーク電圧を有する。この電源は、表３に指定されたＶ_CLAMPよりも大きい低インピーダンスのＤＣ電源の電圧で駆動してはならない。内部の１５.６Ｖのツェナーダイオードが、このピンにおける電圧をクランプする状態を維持するために、ＶＣＣピンに十分な電流を供給しなければならない。更に、ＶＳピン６が、アースよりも低い電圧に５Ｖよりも大きく誘導される出力スイッチング状態は、回避しなければならない。

ＩＣ２５は、更にドライバーロジック回路４２を含み、ドライバーロジック回路４２は、ＶＣＯ５８の発振出力信号を入力として受信する。ＩＣ２５は、更にフォールトロジック回路６６からの入力も有する。ドライバーロジック回路４２は、高電圧側ハーフブリッジドライバー４４、および低電圧側ハーフブリッジドライバー４６を制御する。フォールトロジック回路６６は、ＵＶＬＯ回路６２からの入力の他に、更に再スタートロジック回路５４、点弧検出回路４８、およびクレストファクター保護回路５０からの入力を受け、バラスト保護を行う。

上記のように、ＩＣ２５は、閉ループランプ電流減光制御回路４０と、高電圧側ハーフブリッジドライバー４４、および低電圧側ハーフブリッジドライバー４６を駆動するドライバーロジック回路４２と、点弧検出回路４８と、クレストファクター保護回路５０と、ブートストラップスイッチ５２と、ランプ再スタートロジック回路５４と、非ＺＶＳ保護を行うための非ＺＶＳ保護回路５６と、Ｖ_CC、例えば１５.６Ｖのツェナークランプダイオードとを有する。ＩＣ２５は、プログラマブルブリヒート時間、固定デッドタイム（１.５μｓのタイプ）、例えば２００μＡのマイクロパワーのスタートアップ、およびラッチイミュニティおよびＥＳＤ保護も含んでいる。

図２は、ＤＩＭピン３に結合されたＩＣ２５内部の回路４０を示す。ランプ出力ステージからのフィードバックを使用し、ランプ出力の所望する強度レベルを維持するために、かつデッドタイムのために、ＤＩＭピン３における単一入力をどのように使用するかを示している。

ＩＣ２５内部に位置する回路４０は、ＤＩＭピン３からの入力を受ける比較器２００を含んでいる。１対の直列接続されたスイッチ２１０および２１２のゲートには、比較器２００の出力が接続されている。ここで、第１スイッチ２１０はＰＭＯＳであり、電流ソース２０８に接続されており、第２スイッチ２１２は、ＮＭＯＳであり、電流シンク２０６に接続されている。一般に約６２５μＡのシンク（放出）電流、および１６０μＡのソース（充電）電流が使用される。これによって、安定した減光に重要な、約４：１のシンク対ソース電流比が決まる。

次に、減光制御回路６０の作動に対して説明する。この制御回路４０は、ランプフィードバックを介して所望する減光レベルをセットし、維持するように機能する。

ＩＣ２５のＤＩＭピン３は、２つの信号、すなわち、減光入力から抵抗器ＲＤ １Ｍ１により外部から提供されるＤＣレベルのＶ_DIM（一般に減光レベルを設定するために１〜１０Ｖ ＤＣとなっている）およびランプ電流検出抵抗器ＲＣＳの両端に生じる、ＡＣ結合コンデンサＣＦＢにより、反結合されたＡＣ信号Ｉｌａｍｐを受信する。

ピン３おける電圧は、減光電圧Ｖ_DIM（ＤＣレベル）とランプ電流Ｉｌａｍｐを示すＡＣ信号との組み合わせを示し、この電圧は、正弦波２０４となる。比較器２００は、ＤＩＭピン３における正弦波２０４の谷２０２とＣＯＭ（ゼロ）とを比較する。谷２０２がＣＯＭよりも低下すれば、比較器２００は、高レベルの信号を出力し、シンク電流２０６をＶＣＯピン４に接続している下方のＮＭＯＳ ＦＥＴ２１２を、ターンオンする。このシンク電流は、ＶＣＯピン４におけるコンデンサＣＶＣＯ電圧をわずかに放電させ、周波数を高くする。この周波数の増加により、正弦波の振幅（ランプ電流）は若干低下するので、正弦波の谷は、ＣＯＭよりも上の位置へ上昇する。

正弦波の谷２０２が０よりも高くなった場合、比較器の出力は、低レベルとなり、上部ＰＭＯＳ ＦＥＴ２１０は、ターンオンし、ソース電流２０８をＶＣＯピン４に接続する。このソース電流は、ＶＣＯピンにおけるコンデンサＣＶＣＯ電圧を高め、周波数を若干低下させる。これによって、ランプ電流、よって正弦波の振幅が増加し、谷は最終的にＣＯＭレベルの位置まで低下する。従って、回路４０は、正弦波の谷２０２をＣＯＭにするように周波数を常に変えようとしている。

しかし、谷２０２がＣＯＭに達するときは、いつも、ＶＣＯにシンクパルスが送られ、再び周波数は高くなり、谷はＣＯＭよりも上に上昇する。このようなサイクルを繰り返すたびに、谷は、最終的にＣＯＭとなるように正しく制御され、ＶＣＯの電圧は、シンク電流、およびソース電流によって決定される定常状態の値に到達し、ランプの減光レベルを、ＶＤＩＭによって決定される値に維持する。

ＶＣＯの電圧は、正しいランプ電流の振幅を定める周波数を設定する。バラストのハーフブリッジ（図４の３０参照）は、常に５０％のデューティサイクルで作動しているので、ランプ電流が正しいレベルにレギュレートされた状態を維持するように、この周波数を有する固定デッドタイムが制御される。共振出力ステージ（並列ＲおよびＣＲＥＳと直列なＬＲＥＳＡ）（図４）は、伝達関数、例えば利得と周波数を定める伝達関数を有し、この伝達関数は周波数が低下するにつれ、ランプ電流を増加し、周波数が高まるにつれ、ランプ電流を減少させる。

図３は、ＩＣ２５の状態を示す。まずステップ１０２において、電源がオンとされると、すなわち、ＶＣＣピン１２におけるＶ_CCが０よりも大となると、ＩＣ２５は、ステップ１０４において、ＵＶＬＯモードに入る。ＵＶＬＯモードでは、次の設定が確立する。すなわち、ハーフブリッジ３０（図１）がオフとなり、Ｉ_QCC≒２００μＡが設定される。ＶＣＯピン４０は、０Ｖに等しくなり、ＨＯピン７は、オフとなり、ＬＯピン５は、オープン回路となる。

ＶＣＣピン１が、１２.５Ｖ（ＵＶＬＯ＋）よりも大となり、ＬＯピン５が、４.７Ｖ未満（このことはランプが挿入されたことを意味する）となると、ＩＣ２５はステップ１０６において、予熱／点弧モードとなる。ＩＣ２５が予熱／点弧モードとなっており、ランプが点弧しない間、ＤＩＭピンには、ＡＣ成分が存在せず、ＤＩＭ電圧はＤＣレベルのままとなる。従って、ＶＣＯは、４.５Ｖよりも上の電圧となり、次に、フォールトモードとなり、シャットダウンする。

フォールトロジック回路６６は、ＶＣＯに結合された入力を有する。ランプが点弧すると、ＩＣ２５の点弧検出回路４８は、ランプ電流を検出する。この理由は、約４０イベントの間で、ＤＩＭピン３における正弦波の谷２０２は、ＣＯＭよりも下に低下するからである。

予熱／点弧モードでは、次の設定が確立する。ハーフブリッジの発振周波数は、ｆ_MAXからｆ_MINまで、ランプ係数に従って変化する。ＶＣＯピン４は、充電され（１μＡ）、クレストファクターおよび非ＺＶＳは、フォールトディスエーブルされる。更に、ＤＩＭピン３が３０イベントとの間、０Ｖよりも下のままであると、ＩＣ２５は、ステップ１０８においてＤＩＭモードとなり、ＩＣ２５は、ＵＶＬＡモードに戻る。

一旦点弧が検出されると、ＩＣ２５は、ＤＩＭモードに入り、回路４０のシンク／ソース減光制御（図２）が附勢される。ＤＩＭモード中、ランプを取り外した場合、インダクタが飽和状態となるまで、減光制御ループまたは非ＺＶＳが共振状態を生じさせるように、周波数をレギュレートする。インダクタが飽和すると、インダクタのクレストファクターＣＦ（ピーク対平均値）は、５を超え、これによって、ＩＣ２５はステップ１１０においてフォールトモードとなり、シャットダウンする。

ＤＩＭモードでは、次の設定が確立される。ハーフブリッジ発振周波数はｆ_DIMで設定され、減光ループがイネーブルされ、非ＺＶＳ保護のクレストファクターがイネーブルされる。

ＶＣＣピン１における電圧が、１０.５Ｖ（ＵＶＬＯ−）未満となると、ＩＣ２５は、１０７または１０９で示されるように、任意の状態からＵＶＬＯモードに戻る。非ＺＶＳに対し、ＩＣ２５は、ステップ１１２にてＺＶＳモードになり、このモードではＵＶＯピン４の値が減少する。すなわち、ＶＣＯ＝ＶＣＯ−ｄＶとなり、ハーフブリッジの発振周波数が高くなる。すなわち、ｆｒｅｑ．＝またはｆｒｅｑ．＋ｄｆとなり、ＩＣ２５は、ＤＩＭモードに戻る。こうして、ＺＶＳループによりスイッチは、ゼロ電圧スイッチング状態となるように駆動される。

上記とは異なり、クレストファクターが５よりも大となる（ランプが点弧せず、すなわち取り外されているとき）か、またはＶＣＯが０.８５Ｖ（非ＺＶＳ）未満となると、ＩＣ２５は、ステップ１１０において、フォールトモードになる。このフォールトモードには、フォールトラッチがセットされ、ハーフブリッジは、オフとなり、Ｉ_QCC≒２００μＡとなり、ＨＯピン７の出力は、オフとなり、ＬＯピン２は、オープン回路となる。

フォールトモードからＶＣＣピン１上の電圧が、１０.５Ｖ（ＵＶＬＯ−）未満となるか、またはＬＯピン５が５Ｖよりも大となったとき、すなわち、ランプが取り外されたとき、ＩＣ２５は、ＵＶＬＯモードに戻る。

図４は、減光バラスト回路１０における本発明のＩＣ２５を使用する代表的な応用例を示す。バラスト回路１０は、ランプ１４からのＡＣフィードバック信号１３を、ピン３におけるＤＣ ＤＩＭ信号に結合する。説明したように、これによって減光、およびフィードバックの双方に対し、単一のＩＣピンを使用することが可能となる。ＩＣランプ電流検出抵抗器は、ＲＣ１６であり、フィードバック抵抗器ＲＦＤ、およびコンデンサＣＦＢ１８により、ＡＣランプ電流信号１２は、減光入力２０へ結合される。ＤＩＭ入力２０において、ＤＣ ＤＩＭ信号が提供され、この信号は、１〜１０ボルトの可変ＤＣレベルを含むことができる。ＤＩＭ入力２０は、抵抗器ＲＤＩＭ２およびＲＤＩＭ１により形成された分圧回路に提供される。ノイズフィルタリングのために、別のコンデンサＣＤＩＮが設けられており、このコンデンサは、結合コンデンサＣＦＢ１８よりも小さくなっている。一般に、コンデンサＣＦＢ１８は、４７０ｎＦに等しく、コンデンサＣＤＩＭは、１ｎＦに等しい。

２２におけるＤＣ ＤＩＭ電圧に対し、コンデンサＣＦＢ１８によりＡＣランプ電流フィードバック信号１２が重ねられる。ＤＩＭレベル２０は、ピークアンプ電流を制御し、フィードバック信号１２は、減光レベルを所望する値に維持する。従って、所望の減光レベル（ＤＣ）を発生し、ＡＣフィードバック信号１２により、減光レベル、すなわち、輝度レベルを所望のレベルに維持するのに、制御ＩＣ２５の１つのピン、すなわちピン３を使用するだけでよい。

図４の減光バラスト回路１０は、単一の８ピンチップ減光解決方法を使用する簡単なランプ電流減光制御方法を実行する。このバラスト回路１０は、ランプ電流を検出するために単一抵抗器しか必要としない。更に、ハーフブリッジと直列となる電流検出抵抗器は、不要である。外側保護回路および外部ブートストラップダイオードも、不要である。更に回路１０は、部品数を大幅に低減させ、生産性および信頼性を高める。短時間の設計サイクル時間で使用することが容易でもある。

表１は、制御ＩＣ２５の絶対最大定格を示し、また持続限界も示している。この持続限界を超えると、制御ＩＣ２５が破壊されることがある。すべての電圧パラメータは、ＣＯＭを基準とする絶対電圧である。すべての電流は、任意のリード線内に対して、正に定義されている。熱抵抗およびパワー放散定格は、実装された基板、および静止空気条件で測定されている。

正しく作動させるために、制御ＩＣ２５を使用しなければならない範囲内の推奨条件を、表２に示す。

次の表３には、特に指定しない限りＶＣＣ＝ＶＢＳ＝１４Ｖ、ＶＳ＝０Ｖ、およびＴＡ＝２５℃となっているＩＣ２５の電気的特性が示されている。この出力電圧および電流（Ｖ_O およびＩ_O ）パラメータは、ＣＯＭを基準とし、それぞれ、ＨＯおよびＬＯ出力リード線に適用可能である。

図４の回路１０は、ブリッジ整流器Ｒ、および入力フィルタＥＭＦだけでなく、ＤＣバスコンデンサＣＢＵＳも含むＡＣメイン電源を有している。更に、減光中に低輝度レベルにおいて、安定性を良好にするために、直列抵抗器ＲＶＣＯおよびコンデンサＣＰＨと並列なＶＣＯ充電コンデンサＣＶＣＯも含まれている。抵抗器ＲＶＣＯは、コンデンサＣＰＨの電圧がランプ関数状に増加するにつれ、ＶＣＯピン４における電圧がランプ関数状に増加するよう、十分小さい値（約１ｋオーム）となっている。ランプが点灯するまで、ＶＣＯピン４における電圧がランプ関数状に増加するにつれ、周波数は低下する。従って、内部電流ソースを通して充電されるＣＰＨコンデンサは、予熱／点弧タイミングをプログラムしている。ＣＰＨとＲＶＣＯとの組み合わせは、低輝度レベルでの安定的な減光をするために、減光フィードバックループのための別の補償ネットワークも提供している。

回路１０は、更にＶＣＣフィルタコンデンサＣＶＣＣと、ブートストラップ充電コンデンサＣＢＳと、電圧低減抵抗器ＲＶＣＣト、ゲートドライブ抵抗器ＲＨＯおよびＲＬＯと、スナッバーコンデンサＣＳＮＵＢと、ランプ電圧（再スタート回路５４に与えられる）を検出するための電圧検出抵抗器ＲＬＭＰ１、およびＲＬＭＰ２を有する充電ポンプダイオードＤＣＰ１およびＤＣＰ２も含んでいる。

フォールトモードまたはＵＶＬＯモード中に、ランプが取り外された場合、下方のランプフィラメント接続部は、オープン回路となり、電圧検出抵抗器ＲＬＭＰ２は、ＲＬＭＰ１を通して、ＬＯピン５を５Ｖにセットされた内部スレッショルドよりも高い電圧に引き上げる。これによって、ＩＣ２５は、ＵＶＬＯモードにホールドされる。フィラメントが再挿入されると、下方のランプフィラメントは、電圧検出抵抗器ＲＬＭＰ１とＲＬＭＰ２とのノードを、ＣＯＭの近くのレベルまでとし、よって、ＬＯピン５を４.７Ｖの内部スレッショルドよりも低い電圧に引き下げ、ＩＣ２５は、予熱／点弧モードで再スタートする。

更に、ランプ出力回路は、出力共振インダクアＬＲＥＳＡ、ＬＲＥＳＢおよびＬＲＥＳＣだけでなく、共振コンデンサＣＲＥＳ、ＤＣブロッキングコンデンサＣＤＣおよびコンデンサＣＨ１、ＣＨ２も含んでいる。フィラメントを予熱している間、フィラメントＦ１、Ｆ２は、予熱モード中に与えられる予熱電圧によって加熱される。一旦ランプが起動され、点弧すると、ランプが点灯したときに、ランプの低インピーダンスにより、ＬＲＥＳＢおよびＣＨ１、並びにＬＲＥＳＣおよびＣＨ２を含む共振回路がバイパスされる。

以上、本発明の特定の実施例に関連し、本発明について説明したが、当業者には、他の多くの変形例、変更例および他の用途も明らかであると思う。従って、本明細書に記載の特定の開示によって、本発明は限定されるものではない。

関連出願とのクロスレファレンス
本願は、「減光バラスト制御集積回路」を発明の名称とし、２００５年１０月２４日に出願された米国仮特許出願第60/729,586号に基づく優先権を主張するものであり、この仮特許出願の開示内容を、参考例として援用する。

本発明の減光バラスト制御ＩＣのブロック図である。 減光レベルを設定し、出力ステージフィードバックにより減光レベルを維持するための、本発明の減光バラスト制御ＩＣに共通するＡＣおよびＤＣ入力を与える、図１の回路部分の回路図である。 本発明の減光バラスト制御ＩＣのための状態図である。 本発明の減光バラスト制御ＩＣの代表的な応用例の回路図である。

符号の説明

１ ＶＣＣピン
２ ＣＯＭピン
３ ＤＩＭピン
５ ＬＯピン
１４ ランプ
２５ 減光バラスト制御ＩＣ
４０ 減光制御回路
４６ 低電圧側ハーフブリッジドライバー回路
４８ 点弧保護回路
５２ ブートストラップ回路
５４ 再スタートロジック回路
５８ 電圧制御式発振器
６２ アンダー電圧ロックアウト回路
６６ フォールトロジック回路
２００ 比較器２０８ 電流ソース
２１０ スイッチ
２１２ スイッチ

Claims (23)

1. ガス放電ランプに給電するバラストパワースイッチング回路を駆動するための減光バラスト制御回路において、
   バラストパワースイッチング回路の高電圧側スイッチおよび低電圧側スイッチを駆動するためのドライバー回路と、
   ランプ給電パルス信号を出力するバラストパワースイッチング回路の作動の周波数を制御するよう、発振信号を発生するための発振回路を備えるドライバー回路を駆動するための制御回路と、
   入力を有する減光制御回路とを備え、この減光制御回路は、入力において、ＡＣランプ電流フィードバック信号を受信し、更にこの減光制御回路は、入力においてＤＣ入力電圧基準を受信し、よってＤＣ入力電圧基準は、ランプの所望する減光レベルを決定し、ＡＣランプ電流フィードバック信号は、ランプの輝度を所望する減光レベルに維持するようになっている、減光バラスト制御回路。
2. 入力において、前記ＤＣ入力電圧基準に前記ＡＣランプ電流信号を重ね、ＤＣレベルを有する時間可変信号を発生し、減光制御回路は、前記時間可変信号の特徴と基準レベルとを比較し、時間可変信号の特徴が基準レベルから変化した場合に、前記発振回路への制御入力を調節し、前記発振回路の周波数を変更し、時間可変信号の前記特徴をドライブし、よって、基準レベルと同じレベルにするようになっている、請求項１記載の回路。
3. 前記特徴は、前記時間可変信号の谷であり、前記基準は、回路のアースレベルである、請求項２記載の回路。
4. 発振回路は、入力に充電コンデンサを有する電圧制御式発振器であり、減光制御回路は、発振信号の周波数を変えるよう、前記充電コンデンサを充電したり放電したりするようになっている、請求項２記載の回路。
5. 直列接続された第１スイッチおよび第２スイッチと、
   入力を受信し、出力を前記第１および第２スイッチのゲートに与える比較器と、
   前記第１および第２スイッチの各々の１つのターミナルに接続された電流ソースおよびシンク回路とを備え、前記第１スイッチと第２スイッチとの間の共通接続部は、前記充電コンデンサに結合されている、請求項４記載の回路。
6. 前記第１スイッチは、ＰＭＯＳであり、前記第２スイッチは、ＮＭＯＳであり、前記第１スイッチは、電流ソースに接続され、前記第２スイッチは、電流シンクに接続されている、請求項５記載の回路。
7. シンク電流とソース電流の比は、約４：１であり、シンク電流は、電圧制御式発振器の制御入力に結合された充電コンデンサを放電するのに使用され、ソース電流は、前記充電コンデンサを充電するのに使用されるようになっている、請求項６記載の回路。
8. 入力における時間可変信号の谷の電圧レベルを含み、谷が基準レベルよりも低い場合に、比較器の出力は、高レベルとなり、谷が基準レベルよりも高い場合に、比較器の出力は、低レベルとなる、請求項５記載の回路。
9. 高レベルの比較器の出力は、第２スイッチをターンオンし、この第２スイッチは、充電コンデンサを放電させ、ドライバー回路の周波数を高め、時間可変信号およびランプ電流の振幅を減少させ、時間可変信号の谷の電圧レベルを基準レベルよりも高い位置へ高め、
   低レベルの比較器の出力は、第１スイッチをターンオンし、第１スイッチは、充電コンデンサの電荷を増加させ、ドライバー回路の周波数を低下させ、時間可変信号およびランプ電流の振幅を高め、かつ時間可変信号の谷の電圧レベルを基準レベルよりも低い位置へ低下させ、前記バラストスイッチング回路は、固定されたデューティサイクルで作動するようになっている、請求項８記載の回路。
10. 前記デューティサイクルは、５０％であり、デッド時間が固定されている、請求項９記載の回路。
11. 回路からの電源電圧を受信し、高電圧側ドライバー回路に提供される電圧フローティング電圧電源（ＶＢ）を制御するブートストラップスイッチ回路を更に含む、請求項１記載の回路。
12. 集積回路に含まれる、請求項１記載の回路。
13. 集積回路は,最大で８個のピンを有する、請求項１２記載の回路。
14. 電流に比例した電圧を、ランプを介して、前記入力に結合するためのフィードバックコンデンサを更に備え、よって、所望する減光レベルを設定する前記ＤＣ入力基準電圧に、前記ランプ電流に比例したＡＣ電圧が重ねられるようになっている、請求項１記載の回路。
15. 前記ＤＣ入力基準電圧を発生するように、前記共通入力に結合された抵抗分圧ステージを更に含む、請求項１４記載の回路。
16. 前記ランプに直列に配置された検出抵抗器の両端に発生するランプ電流に比例したＡＣ電圧を受信するように、フィードバックコンデンサが結合されている、請求項１４記載の回路。
17. 集積回路パッケージ内にドライバー回路と、発振回路と、減光制御回路とが含まれており、前記入力は、前記集積回路パッケージの単一ピンであり、よって前記単一ピンは、ランプの所望する減光レベルを設定するための前記ＤＣ入力電圧を受けるための入力として機能すると共に、前記ＤＣ入力電圧によって決定される所望する減光レベルに前記ランプを維持するよう、前記フィードバック信号を受信するようになっている、請求項１６記載の回路。
18. 高電圧側スイッチと低電圧側スイッチの間のスイッチングモードにおいて、バラストパワースイッチング回路電流および電圧を検出し、非ゼロ電圧スイッチング保護を行うためのゼロ電圧スイッチング保護回路に出力を提供するための電流および電圧検出回路を更に備え、かつクレストファクター保護回路を更に含む、請求項１記載の回路。
19. ランプが存在することを表示する信号を受信し、ランプが存在しない場合、シャットダウン信号を発生するための再スタートロジック回路と、
    アンダー電圧ロックアウト回路と、
    再スタートロジック回路、点弧検出回路、クレストファクター検出回路およびアンダー電圧ロックアウト回路から入力を受信し、出力をドライバー回路に与えるフォールトロジック回路とを備え、
    前記発振回路は、前記発振周波数を設定するための入力制御信号（ＶＣＯ）、および点弧検出回路および減光制御回路からの入力を受信し、前記ドライバー回路を駆動するための発振信号を発生する電圧制御発振器を含む、請求項１８記載の回路。
20. 外部コンデンサに電荷を供給するための内部電流ソースブースト回路を更に含む、請求項１９記載の回路。
21. 前記フォールトロジック回路は、予熱／点弧モードのための周波数スイープ時間を更に受信するようになっている、請求項２０記載の回路。
22. 入力制御信号、周波数スイープ時間、および外部コンデンサへの電荷は、単一ピン上で与えられるようになっている、請求項２１記載の回路。
23. 単一の同一ピンにて、信号低電圧側スイッチに、ドライバー回路が接続されており、ドライバー回路の出力に、再スタートロジック回路が結合されている、請求項１９記載の回路。

Images