JP2002515173A - 蛍光ランプのバラストドライバ用のフリッカ防止機構 - Google Patents

Abstract

(57)【要約】 本発明は、ランプのターンオン中主電源電圧の一時的な低下により生じるランプフリッカを回避する集積回路ドライバを持つ蛍光ランプのバラストに関する。蛍光ランプのバラストドライバ内のフリッカ防止機構が、ランプ電極の予備加熱中及び予備加熱後の動作状態を識別する。集積回路ドライバを給電するための電圧をその最少閾値以上に維持することにより、該ドライバはランプのターンオン中一時的にシャットオフすることがない。

Description

【発明の詳細な説明】 蛍光ランプのバラストドライバ用のフリッカ防止機構 技術分野 本発明は、広くは、少なくとも第１の動作モード及び第２の動作モードを持つ １以上のランプに給電するバラストであって、 制御信号に応答する少なくとも一つのスイッチを持つインバータであって、前 記ランプの負荷に印加される変化する電圧を生成するインバータと、 前記制御信号を生成するドライバであって、該ドライバを作動させるための少 なくとも一つの変化する入力信号を持つドライバと、 前記変化する入力信号が所定の閾値レベル以下に低下する場合に前記ドライバ を動作不能にする停止回路と、を有するようなバラストに関する。 背景技術 蛍光ランプは、バラストにより給電される。バラストは、磁気的又は電子的な 形式のものとすることができる。電子的バラストは、バラストの動作を制御する ドライバを含んでいる。コストの削減及び信頼性を向上させるために、ドライバ 内の益々多くの構成部品が集積回路内に含まれる。集積回路の電圧源は、ＡＣ主 電源から得られ、該集積回路のＶＤＤピンに供給される。そのような集積回路を 含むバラストは、ＥＣＯＴＲＯＮの商標の下でフィリップス エレクトロニクス ノース アメリカ コーポレーション(Philips Electronics North America Cor poration)により製造されている。 ランプフリッカが、ＶＤＤピンの電圧レベルが前記集積回路の給電に必要とさ れる最小閾値以下に低下することにより一時的に該集積回路がターンオフするこ とにより生じ得る。ＶＤＤピンの電圧は、一般に、ランプ電極の予備加熱後ラン プのターンオン中（即ち、ランプの点弧中）減少し前記最少閾値以下に低下し得 る。停止回路が、ドライバを動作不能にし、結果として、ランプは消弧し、バラ ストは予備加熱サイクルを再始動する。とりわけ、バラストは、ランプのターン オン中より多くの電流を引き込み、これにより、前記主電源により該バラストに 供給される電圧が一時的に低下し得る。主電源電圧の一時的な減少により、ＶＤ Ｄピンの電圧レベルが前記集積回路の給電に対する最小閾値以下に低下し、その 結果ランプフリッカが生じ得る。 電子的バラストがトライアック調光器と組合わせて使用される場合、フリッカ はとりわけ問題となり得る。大きなカットイン角度における、即ち、低調光設定 におけるトライアック調光器は、しばしば、集積回路を給電するための最少閾値 近傍にＶＤＤピンの電圧を導き得る。高カットイン角度は、しばしば、ランプ電 極（フィラメント）を予備加熱するために十分なＶＤＤピン電圧の生成(develop ment)を可能にするが、ランプを点弧するために十分なＶＤＤピン電圧の生成を 可能にしない。従って、カットイン角度は、フリッカを回避するようにＶＤＤピ ン電圧を上昇させるため減少されるべきである（即ち、光のレベルの設定が上昇 されるべきである）。最少トライアック調光設定における制限を導く。 発明の開示 従って、ランプのターンオン中主電源電圧の一時的な低下に起因するランプフ リッカを回避する改善された蛍光ランプのバラストドライバを提供することが望 まれる。この改善された蛍光ランプのバラストドライバは、低トライアック調光 設定におけるランプの動作を可能にするフリッカ防止機構を含むべきである。フ リッカ防止機構は、とりわけ、ランプ電極の予備加熱中及び予備加熱後の異なる ランプ動作状態をアドレスすべきである。 従って、冒頭で述べたようなバラストは、該バラストが該バラストの動作モー ドが前記第１の動作モードから前記第２の動作モードに変化する場合前記所定の 閾値レベルの値を変化する回路を更に有することを特徴とする。 典型的には、第１の動作モード中、バラストは１以上のランプを予備加熱し、 一方第２の動作モード中、バラストは１以上のランプをターンオンする。予備加 熱中少なくとも一つの変化する入力信号が予備加熱中の閾値レベルの値以下に低 下する場合、停止回路はドライバの動作を停止し、この結果、バラストは予備加 熱段階をもう一度始動する。しかしながら、停止回路が予備加熱段階の終了前に ドライバの動作を停止しない場合、前記少なくとも一つの変化する入力信号は予 備加熱中の閾値レベルの値以上であることが確証される。閾値レベルの値は、点 弧段階に入った場合下げられる。故に、前記少なくとも一つの変化する入力信号 は、前記停止回路が前記ドライバを動作不能にすることなく、前記予備加熱中の 閾値レベルの値以上の値から前記点弧段階中の閾値レベルの値よりわずかに高い 値に低下することができる。結果として、前記少なくとも一つの変化する電圧は 、ランプのターンオンの結果としてある程度まで一時的に減少することができ、 この減少によりフリッカは生じない。 ドライバは、集積回路に給電する前記少なくとも一つの変化する入力信号を具 える該集積回路を含むことができる。 ドライバはまた、第１の非零範囲及び所定の非零範囲に最少閾値を設定するシ ュミットトリガを含むこともできる。 本願第３の発明によれば、少なくとも１以上のランプの点弧前の第１の動作モ ードと１以上のランプのターンオン中またはターンオン後の第２の動作モードと を持つ１以上のランプを給電するバラストが、制御信号に応答する少なくとも一 つのスイッチを持つインバータであって、前記ランプの負荷に印加される変化す る電圧を生成するインバータと、前記制御信号を生成するドライバであって、該 ドライバを作動させるための少なくとも一つの変化する入力信号を持つドライバ と、協働して前記少なくとも一つの変化する入力信号を生成する第１の電源及び 補助電源を含む。第２の電源は、前記第２の動作モード中のみ前記少なくとも一 つの変化する入力信号を生成するために前記第１の電源を補充する。従って、本 発明の目的は、予備加熱からランプのターンオンへバラストの動作モードが移り 変わる場合のランプフリッカを最少にする改善されたバラストドライバを提供す ることにある。 本発明の他の目的は、ランプのターンオン中フリッカを生じることなく低トラ イアック調光設定におけるコンパクト蛍光ランプの動作を可能にする改善された トライアック調光可能コンパクト蛍光ランプを提供することにある。 尚、本発明の他の目的及び作用効果は、本明細書から一部明らかになるであろ う。 図面の簡単な説明 本発明の十分な理解のために、添付図面を参照してなされる以下の説明を参照 されたいが、これら図面において、 第１図は、本発明によるトライアック調光式コンパクト蛍光ランプのブロック 図。 第２図は、第１図に示すトライアック調光器の回路図。 第３図は、コンパクト蛍光ランプの回路図。 第４図は、第３図の駆動制御回路として作用する集積回路のブロック図。 第５図は、第４図に示すシュミットトリガの回路図である。 発明を実施するための最良の形態 第１図に示すように、コンパクト蛍光ランプ（ＣＦＬ）１０は、ＡＣ電源２０ により表されるＡＣ電源ラインからトライアック調光器３０を介して給電される 。コンパクト蛍光ランプ１０は、ダンプされた電磁妨害（ＥＭＩ）フィルタ４０ 、補助電源４５、整流器／電圧倍増器５０、調光インターフェース５５、インバ ータ６０、駆動制御回路６５、負荷７０及び電力帰還回路９０を含んでいる。Ｃ ＦＬ１０のバラスト用の出力として作用するインバータ６０の出力端は、負荷７ ０に接続されている。この負荷７０は、ランプ８５と、トランスＴの一次巻線７ ５並びに複数のコンデンサ８０、８１及び８２により形成される共振タンク回路 とを含んでいる。上記ダンプされたＥＭＩフィルタ４０は、インバータ６０によ り発生される高調波（即ち、振動）を大幅に減衰させる。整流器／電圧倍増器５ ０はＡＣ電源２０により供給されるサイン状電圧を整流子して、結果としてリッ プルを伴うＤＣ電圧を得、該ＤＣ電圧は昇圧されて、インバータ６０に供給され る略一定のＤＣ電圧になされる。ランプ負荷７０以外のコンパクト蛍光ランプ１ ０のこれらの部分は、通常一緒にグループ化され、ランプ負荷７０に給電するバ ラストを形成すると称される。 インバータ６０は、駆動制御回路６５により、所望の照度レベルに基づいて変 化するスイッチング周波数で駆動される。上記ＤＣ電圧は、インバータ６０によ り負荷７０に印加される矩形波電圧波形に変換される。ランプ照度のレベルは、 該矩形波電圧波形の周波数を低下及び上昇させることにより、各々、上昇及び低 下させることができる。 ランプ照度の所望のレベルは、トライアック調光器３０により設定され、調光 インターフェース５５を介して駆動制御回路６５に伝達される。電力帰還回路９ ０は、共振タンク回路からの電力の一部を前記電圧倍増器に帰還させ、結果とし て、点弧後にトライアックの導通を維持するために最小の力率補正のみしか必要 とされないようにする。補助電源４５は駆動制御回路６５に電源を供給し、これ により、インバータ６０用のレール電圧（rail voltage）が負荷の要求を満たす ために一時的に低下する場合に駆動制御回路６５への電源の供給を補充する。 第２図に示すように、トライアック調光器３０は一対のライン２１及び２２を 介してＡＣ電源２０の両端間に接続されている。このトライアック調光器３０は 、インダクタ３２と可変抵抗３３との直列接続を介して充電されるコンデンサ３ １を含んでいる。ダイアック３４がトライアック３５のゲートに接続されている 。コンデンサ３１の電圧がダイアック３４の電圧降伏に到達すると、トライアッ ク３５は点弧する。電流（即ち、トライアック３５のラッチング電流）が、イン ダクタ３２及び当該トライアック３５を介してＣＦＬ１０に供給される。６０Ｈ ｚの１／２波形サイクルの終わりに、トライアック３５の電流のレベルは、該ト ライアックの保持電流（即ち、トライアック３５の導通を維持するに要する最小 陽極電流）以下に低下する。かくして、トライアック３５はオフする。点弧角、 即ちトライアック３５が最初に導通する０〜１８０度の間の角度、は可変抵抗３ ３の抵抗値を変化させることにより調整することができる。可変抵抗３３は、限 定されるものではないが、ポテンショメータとすることができる。最大点弧角は 、ダイアック３４の降伏電圧により制限される。インダクタ３２は、di/dtの立 ち上がり又は立ち下がり時間を制限し、これによりトライアック３５を突然の電 流変化から保護する。コンデンサ３６はスナッバとして作用し、特にトライアッ ク３５とＣＦＬ１０との間の配線の長さが比較的長い場合にフリッカを防止する 。このような長い配線に伴う寄生容量と上記インダクタンスとにより誘起される 高調波は、コンデンサ３６によりバイパスされる。結果として、トライアック電 流のレベル及びトライアック３５の動作は、トライアック３５とＣＦＬ１０との 間の配線の長さにより影響されることはない。かくして、上記のような高調波に よるランプ８５のフリッカは防止される。 トライアック調光器３０は、ＣＦＬ１０により／に対して規定される２つの最 小調光設定を有している。第１の最小調光設定（即ち、最小オン時調光設定）は 、ランプ８５をオンすることが可能な最低調光設定である。上記最小オン時調光 設定におけるカットイン角度より大きなカットイン角度におけるものである第２ の最小調光設定（即ち、最小定常状態調光設定）へは、ランプ８５が定常状態動 作に到達した後に移動することができる。フリッカの無い動作を保証するために 、最小オン時調光設定における場合の予備加熱の間にＣＦＬ１０により吸収され る電力は、最小オン時と最小定常状態との間の設定における定常状態動作の間に 吸収される電力よりも大きくなければならない。最小オン時調光設定における場 合、ＣＦＬ１０とトライアック調光器３０との組み合わせは、予備加熱の間に予 備加熱後よりも多くの電流を流し、これによりＣＦＬ１０は予備加熱動作を完了 して定常状態モードで動作することができる。 第３図に示すように、ダンプされたＥＭＩフィルタ４０はインダクタ４１と、 一対のコンデンサ４２及び４３と、抵抗４４とを含んでいる。スナッバを形成す る抵抗４４及びコンデンサ４３は、当該ダンプされたＥＭＩフィルタの出力端子 間に直列に接続されている。このスナッバは、トライアック３５がオンされる際 に、ＥＦＩフィルタ４０により発生される発振を減衰させる。これら発振は、抵 抗４４とコンデンサ４３とにより形成される上記スナッバにより減衰されないと 、トライアック３５を介して流れる電流のレベルを該トライアックの保持電流以 下に減少させ、結果としてトライアック３５はオフされてしまう。抵抗４４及び コンデンサ４３は、フィルタ４０による６０Ｈｚ電源の大きな消費を防止する経 路も提供する。 カスケード式半波倍電圧整流器を形成する整流器及び電圧倍増器は、一対のダ イオードＤ１及びＤ２と、一対のコンデンサ５３及び５４とを含んでいる。ダイ オードＤ１及びＤ２は上記ダンプされたＥＦＩフィルタにより供給されるサイン 状電圧を整流し、結果としてリップルを伴うＤＣ電圧を得る。コンデンサ５３及 び５４は、一緒になって、上記整流されたサイン状電圧を昇圧すると共にインバ ータ６０に供給される略一定のＤＣ電圧にする緩衝コンデンサとして作用する。 コンデンサ５１と、一対のダイオードＤ３及びＤ４とは、後述する共振タンク 回路からの高周波電力帰還信号を供給する。この高周波電力帰還信号は、上記ダ イオードＤ１及びＤ３を６０Ｈｚ波形の正の半サイクルの間に導通及び非導通状 態の間で切り換える。同様に、該高周波電力帰還信号は、ダイオードＤ２及びＤ ４を６０Ｈｚ波形の負の半サイクルの間に導通及び非導通状態の間で切り換える 。共振タンク回路（即ち、巻線７５並びにコンデンサ８０、８１及び８２）から 導出される上記電力帰還は、トライアック３５を経る電流のレベルを該トライア ックの保持電流以上に維持する。トライアック３５の導通は、６０Ｈｚ，１／２ サイクルのかなりの部分（即ち、約０.５ミリ秒以上）の間維持することができ る。 調光インターフェース５５は、ＥＭＩフィルタ４０の出力と駆動制御回路６５ との間のインターフェースを提供する。トライアック３５が点弧する角度、即ち カットイン角度は、所望の照度レベルを表すことになる。調光インターフェース ５５は、このカットイン角度を（即ち、トライアック３５の導通パルス幅を）、 駆動制御回路６５内の集積回路（ＩＣ 109）に準拠し且つ該集積回路のＤＩＭピ ンに供給される比例した平均整流電圧（即ち、調光信号）に変換する。 調光インターフェース５５は、複数の抵抗５６、５７、５８、５９及び６１と 、コンデンサ６２、６３及び６４と、ダイオード６６と、ツェナーダイオード６ ７とを含んでいる。ＩＣ 109は回路接地点を基準にしている。しかしながら、調 光インターフェース５５によりサンプルされＩＣ 109のＤＩＭピンに供給される 電圧は、或る直流成分だけずらされている。この直流成分は、上記電圧倍増器の 緩衝コンデンサ電圧の半分、即ちコンデンサ５４の両端間電圧、に等しい。コン デンサ６２は、この直流成分をフィルタして取り除く。また、このコンデンサ６ ２はライン周波数に適合させるために比較的寸法が大きい。抵抗５６及び５７は 分圧器を形成し、該分圧器はツェナーダイオード６７と共に上記調光信号の形成 に適用される換算係数（scaling factor）を決定する。これら抵抗５６及び５７ は、コンデンサ６２の放電経路も提供する。ＤＩＭピンに印加される前記平均整 流電圧はツェナーダイオード６７のツェナー電圧分だけ減少される。従って、ツ ェナーダイオード６７はＤＩＭピンに印加される最大平均整流電圧（全光出力に 相当する）を制限することになる。異なるトライアック調光器の最小カットイン 角度の相異から生じる最大平均整流電圧の多様さは、ツェナーダイオード６７に より、ＩＣ 109により容易に解釈可能な電圧範囲内に制限される。言い換えれば 、ツェナーダイオード６７は調光信号用の最大レベルに対応する最小カットイン 角度（例えば、２５〜３０度）を確立する。 ツェナーダイオード６７は、６０Ｈｚ波形の正の半サイクルの間のトライアッ ク３５の最大点弧（カットイン）角（例えば、約１５０度）も制限する。この点 弧角は、抵抗５６及び５７に選択された値とツェナーダイオード６７の降伏電圧 とに基づいて調整される。或る点弧角以上（例えば１５０度以上）では、バス１ ０１のレイル電圧（rail voltage）は、ＩＣ 109に給電するピンＶＤＤに十分な 電圧を発生させるには低過ぎる。従って、インバータ６０は動作することができ ず、ランプ８５は点灯しないままとなる。 殆どのトライアック調光器は、全光出力に対応する２５ないし３０度の最小点 弧（カットイン）角を有している。これらの小さなカットイン角度では、最大平 均整流電圧がコンデンサ６４に供給される。複数の抵抗５６、５７、５８及び５ ９と、ツェナーダイオード６７とは調光曲線に影響し、特に、ランプ８５が全光 出力を提供する最小点弧角を決定する。即ち、抵抗５６、５７、５８及び５９と 、ツェナーダイオード６７とは、選択されたトライアック３５の点弧角に基づき 、ＩＣ 109のＤＩＭピンにより感知される平均整流電圧を決定する。上記整流電 圧を平均化する回路は、抵抗６１とコンデンサ６４とにより形成される。また、 コンデンサ６３は、抵抗６１とコンデンサ６４とに供給される上記信号の高周波 成分をフィルタする。 ６０Ｈｚ波形の負の半サイクルの間では、ダイオード６６が、上記平均化回路 （抵抗６１、コンデンサ６４）に供給される負の電圧をダイオード降下分（例え ば、約０.７ボルト）に制限する。他の例では、改善された調節を得るために、 ダイオード６６に代えてツェナーダイオード６６’を使用することができる。ツ ェナーダイオード６６’はＤＩＭピンに印加される電圧を、所望の光レベルが上 記平均整流電圧よりもむしろ該電圧のデューティサイクルに基づいて決定される ように、クランプする。例えば、ランプ８５の最大光出力に対してカットイン角 度が約３０度に設定される場合、上記デューティサイクルは５０％より幾らか小 さいものに対応する。ランプ８５の光出力を減少させるためにカットイン角度を 増加するにつれて、デユーティサイクルは減少する。 インバータ６０は半ブリッジとして構成され、Ｂ＋（レイル）バス１０１と、 帰路バス１０２（即ち、回路接地点）と、これらバス１０１及び１０２の間に直 列に接続された一対のスイッチ（即ち、電力ＭＯＳＦＥＴ）１００及び１１２と を含んでいる。スイッチ１００及び１１２は接続点１１０において一緒に結合さ れ、通常トーテンポール構成を形成するものと言われる。上記スイッチ１００及 び１１２として作用するＭＯＳＦＥＴは一対のゲートＧ１及びＧ２を、各々、有 している。一対のコンデンサ１１５及び１１８が接続点１１６において一緒に結 合され、前記接続点１１０とバス１０２との間に直列に接続されている。ツェナ ーダイオード１２１がコンデンサ１１８と並列に接続されている。また、ダイオ ード１２３がＩＣ 109のＶＤＤピンと、バス１０２との間に結合されている。 巻線７５と、コンデンサ８０と、コンデンサ８１と、直流阻止コンデンサ１２ ６とが接続点１７０で一緒に結合されている。トランスＴの一対の二次巻線７６ 及び７７がランプ８５の各フィラメントに電圧を供給すべく一次巻線７５に結合 されており、これにより予備加熱動作の間及びランプ負荷８５を全光出力以下で 動作させる場合に、これらフィラメントを適宜の状態にする。コンデンサ８０、 ８２及び１１８と、ツェナーダイオード１２１と、スイッチ１１２と、抵抗１５ ３とが一緒に回路接地点に接続されている。ランプ８５と、抵抗１５３と、抵抗 １６８とが接続点８８で一緒に結合されている。一対の抵抗１７３及び１７４が 、接続点１７５と、ランプ８５及びコンデンサ１２６を一緒に接続する接続点と の間に直列に接続されている。コンデンサ８１及び８２が直列に接続されると共 に、接続点８３で一緒に結合されている。前記整流器／電圧倍増器５０のコンデ ンサ５１が接続点８３に接続されている。抵抗１７７が前記接続点１７５と回路 接地点との間に接続されている。コンデンサ１７９が接続点１７５と接続点１８ ４との間に接続されている。ダイオード１８２が上記接続点１８４と回路接地点 との間に接続されている。また、ダイオード１８０が上記接続点１８４と接続点 １８１との間に接続されている。また、コンデンサ１８３が上記接続点１８１と 回路接地点との間に接続されている。 駆動制御回路６５はＩＣ 109を含んでいる。該ＩＣ 109は複数のピンを含んで いる。ピンＲＩＮＤが接続点１８５に接続されている。コンデンサ１５８が上記 接続点１８５と回路接地点との間に接続されている。一対の抵抗１６１及び１６ ２と、コンデンサ１６３とが上記接続点１８５と前記接続点１１６との間に直列 に接続されている。上記ピンＲＩＮＤにおける入力電圧は、巻線７５を介して流 れる電流のレベルを反映している。巻線７５を介して流れる電流は、トランスＴ の二次巻線７８の間の電圧を先ずサンプルすることにより得られる。巻線７５の 電圧に比例する上記のサンプルされた電圧は、次いで、抵抗１６１とコンデンサ １５８とにより形成される積分器により積分される。ピンＲＩＮＤに供給される 上記のサンプルされ積分された電圧は巻線７５を介して流れる電流を表すもので ある。巻線７８の電圧を先ずサンプルし次いで積分することにより巻線７５を介 して流れる電流を再生する結果、共振インダクタを経る電流の流れを検知する場 合、従来の構成（例えば、検知抵抗）よりも電力損失が大幅に少なくなる。また 、他の方法では巻線７５を介して流れる電流を再生するのは遙かに困難である。 何故なら、この電流はランプ８５、共振コンデンサ８０、８１及び８２並びに電 力帰還ライン８７分割されるからである。 ＶＤＤは、ＩＣ 109を駆動するためのスタートアップ電圧を、抵抗１０３を介 してライン２２へ接続することにより供給する。ピンＬＩ１は抵抗１６８を介し て接続点８８に接続されている。また、ピンＬＩ２は抵抗１７１を介して回路接 地点に接続されている。これらピンＬＩ１とＬＩ２とに入力される電流の間の差 は、検知されたランプ８５を介して流れる電流を反映する。抵抗１８９を介して 前記接続点１８１に接続されるピンＶＬの電圧は、ランプ８５のピーク電圧を反 映する。ＣＲＥＣＴピンから流出し、抵抗１９５とコンデンサ１９２との並列Ｒ Ｃ回路網、及び抵抗１９３とコンデンサ１９４との直列ＲＣ回路網を介して回路 接地点に流入する電流は、ランプ８５の平均電力（即ち、ランプ電流とランプ電 圧との積）を反映する。後に詳述する任意選択的な外部直流オフセットは、ＶＤ Ｄと抵抗１９９との直列組み合わせを含み、該組み合わせの結果、直流オフセッ ト電流が抵抗１９５を介して回路接地点に流れる。 コンデンサ１９２は、フィルタされた直流電圧を抵抗１９５の間に形成するよ う作用する。抵抗１５６が、ピンＲＲＥＦと回路接地点との間に接続されて、Ｉ Ｃ 109内の基準電流を設定するように作用する。ピンＣＦと回路接地点との間に 接続されたコンデンサ１５９は、後に詳述する電流制御発信器（ＣＣＯ）の周波 数を設定する。ピンＣＰと回路接地点との間に接続されたコンデンサ１６５は、 後述するように、前記予備加熱サイクルと非発振／待機モードの両方のタイミン グをとるために使用される。ＧＮＤピンは回路接地点に直接接続されている。一 対のピンＧ１及びＧ２は、前記スイッチ１００及び１１２のゲートＧ１及びＧ２ に各々直接接続されている。前記接続点１１０に直接接続されたピンＳ１は、ス イッチ１００のソースにおける電圧を表している。ピンＦＶＤＤはコンデンサ１ ３８を介して接続点１１０に接続され、ＩＣ 109の浮動電源電圧を表している。 インバータ６０及び駆動制御回路６５の動作は以下の通りである。最初は（即 ち、スタートアップの間では）、コンデンサ１５７が抵抗１０３と該コンデンサ １５７とのＲＣ時定数に基づいて充電され、スイッチ１００及び１１２は、各々 、非導通状態及び導通状態にある。このスタートアップ相では、ＩＣ 109のピン ＶＤＤに流れ込む入力電流はローレベル（５００マイクロアンペア未満）に維持 される。接続点１１０とピンＦＶＤＤとの間に接続されたコンデンサ１３８は、 略ＶＤＤに等しい比較的一定の電圧まで充電され、スイッチ１００の駆動回路用 の電圧供給源として作用する。コンデンサ１５７の電圧が電圧ターンオン閾値（ 例えば、１２ボルト）を越えると、ＩＣ 109は動作（発振／スイッチング）状態 になり、スイッチ１００及び１１２の各々は、巻線７５とコンデンサ８０、８１ 及び８２とにより決まる共振周波数より十分高い周波数で導通状態と非導通状態 との間で順次切り替わる。 インバータ６０が一旦発振を開始すると、ＩＣ 109は最初は予備加熱サイクル （即ち、予備加熱状態）に入る。接続点１１０は、スイッチ１００及び１１２の スイッチング状態に応じて約零ボルトとバス１０１上の電圧との間で変化する。 コンデンサ１１５及び１１８は、接続点１１０における電圧の立ち上がり及び立 ち下がりの率を低下させ、これによりスイッチング損失及び当該インバータ６０ により発生されるＥＭＩのレベルを減少させる。ツェナーダイオード１２１は接 続点１１６にパルス状電圧を確立し、該電圧はダイオード１２３によりコンデン サ１５７に供給される。この結果、例えば１０〜１５ミリアンペアの比較的大き な動作電流がＩＣ 109のピンＶＤＤに供給される。コンデンサ１２６は、直流電 圧成分がランプ８５に印加されるのを阻止するように作用する。 上記予備加熱サイクルの間では、ランプ８５は非点弧状態、即ちランプ８５内 でアークが確立されていない状態である。約１００ｋＨｚであるＩＣ 109の初期 動作周波数は、抵抗１５６及びコンデンサ１５９と、スイッチ１００及び１１２ の逆方向ダイオード導通時間とにより設定される。ＩＣ 109は、即座に、上記動 作周波数を当該ＩＣ内部に設定された率で減少させる。この周波数の減少は、Ｒ ＩＮＤピンにより検知される抵抗１６１とコンデンサ１５８とにより形成される ＲＣ積分器のピーク電圧が−０.４ボルト（即ち、０.４ボルトに等しい負のピー ク電圧）に等しくなるまで継続する。スイッチ１００及び１１２のスイッチング 周波数はＲＩＮＤピンにより検知される電圧が−０.４ボルトに等しく維持され るように調整され、この結果、接続点１１０には約８０〜８５ｋＨｚの比較的一 定な周波数（予備加熱周波数として定義される）が得られる。比較的一定なＲＭ Ｓ電流が巻線７５を介して流れ、これが巻線７６及び７７との結合を介して、ラ ンプ８５のフィラメント（即ち、陰極）を後の当該ランプ８５の点弧のために十 分に慣らさせ及び長ランプ寿命を維持させるようにする。上記予備加熱サイクル の期間はコンデンサ１６５により設定される。コンデンサ１６５の値が零（即ち 開放）の場合は、実効的に何の予備加熱もなく、結果としてランプ８５は瞬時に 動作を開始する。 コンデンサ１６５により決まる上記予備加熱動作の終了時点で、ピンＶＬは低 論理レベルを呈する。ピンＶＬは予備加熱の間は高論理レベルである。かくして 、ＩＣ 109は、その予備加熱時のスイッチング周波数を、当該ＩＣ 109内に設定 された率で、無負荷共振周波数（即ち、ランプ８５の点弧前の巻線７５とコンデ ンサ８０、８１及び８２との共振周波数、例えば６０ｋＨｚ）に向かって掃引低 下させる。スイッチング周波数が上記共振周波数に近づくにつれて、ランプ８５ の両端間の電圧は急速に上昇し（例えば、６００〜８００ボルトピーク）、ラン プ８５を点弧するのに概ね十分となる。一旦ランプ８５が点灯すると、該ランプ を介して流れる電流は数ミリアンペアから数百ミリアンペアに増加する。ランプ 電流に等しい抵抗１５３を介して流れる電流は、ピンＬＩ１及びＬＩ２で、抵抗 １６８と１７１とにより比例配分されて上記ピン間の電流差分に基づいて検知さ れる。抵抗１７３、１７４及び１７７の組み合わせの分圧器により位取りされた ランプ８５の電圧は、ダイオード１８０及び１８２とコンデンサ１８３とから形 成されるピーク検出器により検出され、この結果、接続点１８１に上記ピークツ ーピークランプ電圧に比例する直流電圧が得られる。この接続点１８１における 電圧は抵抗１８９によりＶＬピンに流れ込む電流に変換される。 ピンＶＬに流入する上記電流はＩＣ 109内部でピンＬＩ１とＬＩ２との間の差 分電流により乗算され、この結果、整流された交流電流がピンＣＲＥＣＴからコ ンデンサ１９２と抵抗１９５との並列ＲＣ回路網及び抵抗１９３とコンデンサ１ ９４との直列ＲＣ回路網に流れ込む。これらの並列及び直列ＲＣ回路網は、上記 の整流された交流電流をランプ８５の電力に比例する直流電圧に変換する。ＣＲ ＥＣＴピンにおける電圧は、ＩＣ 109内に含まれる帰還回路／ループによりＤＩ Ｍピンにおける電圧に強制的に一致させられる。この結果、ランプ８５により消 費される電力が調節される。 ランプ８５の照度の所望のレベルはＤＩＭピンにおける電圧により設定される 。上記帰還ループは以下に詳述するランプ電圧検知回路とランプ電流検知回路と を含んでいる。半ブリッジインバータ６０のスイッチング周波数は、ＣＲＥＣＴ ピンの電圧をＤＩＭピンの電圧と等しくさせる該帰還ループに基づいて調整され る。ＣＲＥＣＴ電圧は０.５ボルトと２.９ボルトの間で変化する。ＤＩＭピンの 電圧が２.９ボルトより上昇するか又は０.５ボルト未満に低下する場合は何時で も、該電圧は内部で２.９ボルト及び０.５ボルトに各々クランプされる。ＤＩＭ ピンに供給される信号は、交流入力ライン電圧の位相の一部がカットオフされる ような位相角調光により発生される。上記入力ライン電圧のカットイン位相角は 、調光インターフェース５５により直流信号に変換されてＤＩＭピンに供給され る。 ＣＲＥＣＴピンにおける電圧は、ランプ８５が点弧する場合は零である。ラン プ電流が増加するにつれて、ランプ電圧とランプ電流との積に比例してＣＲＥＣ Ｔピンに発生される電流がコンデンサ１９２及び１９４を充電する。当該インバ ータ６０のスイッチング周波数は、ＣＲＥＣＴピンの電圧がＤＩＭピンの電圧と 等しくなるまで、上昇又は低下する。調光レベルが全（１００％）光出力に設定 されている場合は、コンデンサ１９２及び１９４は２.９ボルトまで充電される ことが許容され、従ってＣＲＥＣＴピン電圧は前記帰還ループに基づいて２.９ ボルトまで上昇する。この電圧の上昇の間、以下に詳述する帰還ループは開放状 態である。ＣＲＥＣＴピン電圧が一旦約２.９ボルトになると、該帰還ループは 閉じる。同様に、調光レベルが最小光出力に設定されている場合は、コンデンサ １９２及び１９４は０.５ボルトまで充電されることが許容され、従ってＣＲＥ ＣＴピン電圧は前記帰還ループに基づいて０.５ボルトまで上昇する。通常、Ｄ ＩＭピンにおける０.５ボルトは全光出力の１０％に相当する。全光出力の１％ まで深く調光低下させるためには、それ以外では必要とされない抵抗１９９によ り提供される外部オフセットを使用することができ、これによりＤＩＭピンにお ける０.５ボルトが全光出力の１％に相当するようにする。調光レベルが最小光 出力に設定される場合は、ＣＲＥＣＴコンデンサは帰還ループが閉じる前に０. ５に充電される。 点弧の際に調光するよう設定される従来のランプは、典型的には点弧フラッシ ュを呈する。所望の照度レベルを越える該光のフラッシュは、高レベルの電力が 点弧後の比較的長い不必要な期間（例えば、数秒まで）にわたり供給されること により生じる。このようにして、従来のコンパクト蛍光ランプ点弧方法はランプ の成功裏の点弧を保証していた。しかしながら、本発明によれば、点弧フラッシ ュは最小化される。点弧後に続く高光状態の期間は低調光設定に対しては非常に 短く、不所望な光のフラッシュの可視的影響は最小化される。点弧フラッシュの 大幅な防止は、上記帰還ループを使用して、点弧がなされた直後にランプ８５に 供給される電力レベルを低下させることにより達成される。 アマルガムランプにおいては、アマルガム温度が所定のレベルを超えると、ラ ンプ電圧は大幅に降下する。水銀蒸気圧が減少し、ランプ電圧を低下させる。こ のような状況下では、ランプ電力の調節が高ランプ電流をもたらす結果となり、 ランプ電極の結果的破壊及びランプ寿命の短縮を招来する。 本発明によれば、接続点１８１の最小電圧をＶＤＤピン電圧からダイオード１ ８６の電圧降下分だけ減じたものに等しくなるようにクランプすることにより、 ランプ電流の許容可能なレベルが維持される。抵抗１７３、１７４及び１７７の 組み合わせの分圧器により位取りされたランプ８５の電圧は、ダイオード１８０ 及び１８２とコンデンサ１８３とにより形成されるピークツーピーク検出器によ り検出され、結果としてピークランプ電圧に比例した直流電圧が接続点１８１に 得られる。 抵抗１８９によりピンＶＬに流れ込む電流に変換される接続点１８１における 上記電圧は、ＶＤＤピン電圧からダイオード１８６の電圧降下分を減じたもの以 上に等しくなるように維持される。ＩＣ 109がランプ電力を調整することにより 、及びサンプルされたランプ電圧を最小値にクランプすることにより、ランプ電 流は許容可能な最大レベルに制限される。 トランスＴの二次巻線７８と、抵抗１６２と、コンデンサ１６３とにより形成 される補助電源は、フリッカを防止するために設けられている。フリッカは、ピ ンＶＤＤの電圧レベルがＩＣ 109の給電に必要とされる最小閾値以下に低下する ことにより一時的にＩＣ 109がオフされることにより生じる。ランプ８５がオン されると、ＣＦＬ１０は一層多い電流を流し、これがバス１０１により供給され る電圧を一時的に低下させる。ピンＶＤＤの電圧はバス１０１により供給される 電圧に基づくものであるから、ＶＤＤピンにおける電圧レベルの上記最小閾値以 下への一時的減少は、結果としてフリッカを生じさせる。 上記補助電源は主電源を補充する。ツェナーダイオード１２１により確立され る該主電源は、コンデンサ１５７にパルス状の電圧を供給し、該コンデンサを充 電する。ＶＤＤピン電圧は、コンデンサ１５７の両端間電圧により設定され、該 電圧に等しい。上記補助電源は整流された電圧を予備加熱中ではなく予備加熱後 に供給し、該電圧は、巻線７８の両端間電圧を抵抗１６２、コンデンサ１６３及 びダイオード１２３を介して結合することにより、ピンＶＤＤに供給される。こ の補助電源は直流オフセットをピンＶＤＤに与え、該オフセットはピンＶＤＤに おける電圧がＩＣ 109を給電する約１０ボルトの最小閾値以上に維持されること を保証する。ランプ８５がオンする場合の負荷の増大のためにランプ８５により 生成される光の一時的な遮断が、これにより、防止される。 電力が、接続点８３からダイオードＤ２及びＤ４並びにコンデンサ５１を一緒 に結合する接続点への電力帰還ライン８７を介して整流器／電圧倍増器５０に帰 還される。整流器／電圧倍増器５０によりランプ８５に供給される過昇圧電圧（ overboost voltage）を低下させるため、及び点弧及び調光状態の間の電流の量 を増加させるために、共振タンク回路のコンデンサ８１及び８２で表される容量 は、これらの間で分割されている。帰還電流はコンデンサ８１のみを介して流れ 、コンデンサ８１とコンデンサ８２との比に依存する。コンデンサ８１とコンデ ンサ８２との比はランプ電圧（即ち、ランプ８５の両端間電圧）とライン電圧（ 即ち、交流電源２０の電圧）との比に依存する。 ダイオードＤ１及びＤ３はライン電圧が正の場合に導通する。一方、ダイオー ドＤ２及びＤ４はライン電圧が負の場合に導通する。主電源ライン電圧（即ち、 交流電源２０からの電圧）の各半サイクルのピーク部分の間では、コンデンサ８ １からの高い周波数の帰還寄与はない。即ち、主電源ラインの各半サイクルのピ ーク部分の間の電圧は、接続点８３における電圧よりも、整流器／電圧倍増器５ ０に与えられる高周波寄与がダイオードＤ２及びＤ４により阻止されるように、 高い。 コンデンサ５１は直流阻止コンデンサであり、コンデンサ８１からの高周波寄 与に関して、ダイオードＤ１とＤ３とを結合する接続点をダイオードＤ２とＤ４ とを結合する接続点に電気的に接続する。これにより、コンデンサ５１は、主電 源ライン電圧の正の半サイクル及び負の半サイクルの両方に対して高周波帰還寄 与が同一（即ち対称）となることを保証する。帰還の量は、主電源ライン電圧及 び調光設定に応じて変化する。整流器／電圧倍増器５０へ帰還される高周波電力 に関しては、コンデンサ８１及び８２は実効的にランプ８５と並列である。整流 器／電圧倍増器５０に帰還される電力は、ランプ８５の両端間電圧を反映してい る。 上記電力帰還回路は、有利にも、ＣＦＬ１０が１.０よりもかなり小さい力率 （例えば、約０.７）で動作することを可能にする。力率が約１.０である場合は 、低力率におけるよりも、インバータ６０及び負荷７０内の部品に対して大幅に 大きなストレスが掛かる。この電力帰還回路は、力率をトライアック３５の導通 を維持するのに要する約０.７なる最小レベルまで十分に上昇させる。 次に第４図を参照して、ＩＣ 109は電圧調節及び調光制御回路２５０を含んで いる。ピンＬＩ１とＬＩ２との間の差分電流は能動整流器３００に供給される。 この能動整流器３００は、ダイオードブリッジよりもむしろ内部帰還を伴う増幅 器を採用することにより交流波形を全波整流し、これにより通常ダイオードに伴 う電圧降下を防止する。電流源３０３が、上記能動整流器３００の出力に応答し て、ランプ８５を経る電流の流れを表す整流された電流ILDIFFを発生し、該電流 は電流乗算器３０６に対する２つの入力のうちの１つとして供給される。 予備加熱の間では、ＰチャンネルMOSFET ３３１はオンされる一方、Ｎチャン ネルMOSFET ３３２はオフされ、これによりＶＬピンをピンＶＤＤの電圧電位ま で引き上げる。予備加熱サイクル（例えば、１秒の期間）の終了時点で、Ｐチャ ンネルMOSFET ３３１はオフされる一方、ＮチャンネルMOSFET ３３２がオンされ 、これによりインバータ６０の電源調節及び調光動作が行われるのを可能にする 。予備加熱サイクルに続く、電流がＶＬピンとＮチャンネルMOSFET ３３２とを 介して流れ、抵抗３３３により位取りされる。電流源（即ち、電流増幅器）３３ ６が、ＶＬピンからの上記位取りされた電流に応答して、電流信号ＩＶＬを生成 する。電流クランプ３３９は、電流信号ＩＶＬの最大レベルを制限し、該信号は 乗算器３０６の他の入力端に供給される。電流源３０９は乗算器３０６の出力に 応答して電流ICRECTを出力し、該電流はＣＲＥＣＴピンと、エラー増幅器３１２ の非反転入力端との両方に供給される。第３図に示したように、コンデンサ１９ ２及び抵抗１９５の並列回路網と、抵抗１９３及びコンデンサ１９４の直列結合 との並列接続がＣＲＥＣＴピンにおける交流の整流された電流を直流電圧に変換 する。 再び第４図を参照して、ＤＩＭピンの直流電圧は電圧クランプ回路３１５に供 給される。この電圧クランプ回路３１５はＤＩＭピンにおける電圧を０.３ボル トと３.０ボルトとの間に制限する。電圧クランプ回路３１５の出力は前記エラ ー増幅器３１２の反転入力端に供給される。エラー増幅器３１２の出力は、電流 源３４５を介して流れる電流ＩＤＩＦのレベルを制御する。電流比較器３４８は 上記電流ＩＤＩＦを基準電流ＩＭＩＮ及び電流ＩＭＯＤと比較し、最も大きな電 流信号を出力する。ＩＭＯＤ電流はスイッチコンデンサ積分器３２７により制御 される。電流比較器３４８により出力される電流は制御信号を構成し、該制御信 号はＣＣＯ３１８が発振する発振（スイッチング）周波数を決定する。ランプが 点弧する時、ＣＲＥＣＴピン電圧及びＩＤＩＦ電流は零である。比較器３４８の 出力端はＩＭＩＮ、ＩＤＩＦ及びＩＭＯＤの中から最大の電流レベルを選択する が、これはＩＭＯＤである。ＣＲＥＣＴピンの電圧がＤＩＭピンにおける電圧ま で上昇するにつれて、ＩＤＩＦ電流は増加する。ＩＤＩＦ電流がＩＭＯＤ電流を 越えると、比較器３４８の出力はＩＤＩＦ電流に等しくなる。 前記帰還ループはエラー増幅器３１２を中心としてＩＣ 109の内部及び外部に 多くの部品を含み、ＣＲＥＣＴピンにおける電圧をＤＩＭピンにおける電圧と等 しくさせる。ＤＩＭピンにおける電圧が０.３ボルト以下である場合は、０.３ボ ルトの直流電圧がエラー増幅器３１２の反転入力端に供給される。ＤＩＭピンに おける電圧が３.０ボルトを越えると、３.０ボルトがエラー増幅器３１２に供給 される。ＤＩＭピンに供給される電圧は０.３ボルト以上３.０ボルト以下の範囲 内になければならず、これによりランプ８５の最大光レベルと最小光レベルとの 間に１０：１なる所望の比を達成する。乗算器３０６への入力は電流クランプ３ ３９によりクランプされ、これにより乗算器３０６に流入する電流の適切な位取 りがなされている。 比較器３４８の出力に応答するＣＣＯ３１８の周波数は、半ブリッジインバー タ６０のスイッチング周波数を制御する。比較器３４８は、予備加熱及び点弧掃 引の間はＩＭＯＤ電流をＣＣＯ３１８に供給する。比較器３４８は定常状態動作 の間はＩＤＩＦ電流をＣＣＯ３１８に出力する。比較器３４８によりＩＭＩＮ電 流が出力された場合は、該ＩＭＩＮ電流に応答してＣＣＯ３１８は最小スイッチ ング周波数を制限する。この最小スイッチング周波数は、ＩＣ 109の外部でピン ＣＦ及びＲＲＥＦに各々接続されるコンデンサ１５９及び抵抗１５６にも基づく ものである。インバータ６０は、ＣＲＥＣＴピン電圧がＤＩＭピンにおける電圧 と同一になると、閉ループ動作に到達する。エラー増幅器３１２は比較器３４８ により出力されるＩＤＩＦ電流を調整し、これによりＣＲＥＣＴピン電圧をＤＩ Ｍピン電圧に略等しくなるように維持する。 共振インダクタ電流検知回路３６４は、ＲＩＮＤにおける信号により表される 共振器インダクタの電流を監視し、当該インバータ６０が容量動作モード内にあ るか又は該モードに近いかを決定する。インバータ６０は、巻線７５を介して流 れる電流がスイッチ１１２の両端間電圧よりも先行している場合に容量動作モー ドにある。近容量モードにおいては、巻線７５を介して流れる電流はスイッチ１ １２の両端間電圧に近いが、まだ先行してはいない。例えば、巻線７５とコンデ ンサ８０、８１及び８２に基づく共振周波数が約５０Ｈｚであったとすると、近 容量動作モードは、巻線７５を介して流れる電流がスイッチ１１２の両端間電圧 より遅れているが、該電圧の約１マイクロ秒内にある場合に存在する。 回路３６４は、スイッチ１００及び１１２の順方向導通又は本体ダイオード導 通（サブストレートからドレインへ）が生じたか否かも検出する。共振インダク タ電流検知回路３６４により発生された信号ＩＺＥＲＯb、即ちフリップフロッ プ３７０のＱ出力端において生成される信号ＩＺＥＲＯbは、スイッチ１００又 は１１２の何れかが順方向導通状態であるとハイ論理レベルであり、スイッチ１ ００又は１１２の本体ダイオードが導通するとロー論理レベルになる。この信号 ＩＺＥＲＯbはＣＣＯ３１８のＩＺＥＲＯbピンに供給される。信号ＩＺＥＲＯb がロー論理レベルの場合は、ＣＦピン３７９における波形は略一定なレベルにあ る。信号ＩＺＥＲＯbがハイ論理レベルであり、且つ、スイッチ１００が導通し ている場合は、ＣＦピンにおける電圧は上昇している。信号ＩＺＥＲＯbがハイ 論理でべルであり、且つ、スイツチ１１２が導通している場合は、ＣＦピンにお ける電圧は減少／低下している。 共振インダクタ電流検知回路３６４により発生される信号ＣＭ、即ちオアゲー ト３７３により生成される信号ＣＭは、インバータ６０のスイッチング周波数が 近容量動作モードにある場合に、ハイ論理レベルとなる。ハイ論理レベルの信号 ＣＭに基づき、スイッチコンデンサ積分器３２７は、電流源３２９の出力（即ち 、ＩＭＯＤ電流）を増加させる。ＩＭＯＤ電流の大きさの増加の結果、比較器３ ４８がＩＭＯＤ電流をＣＣＯ３１８に供給することになり、これによりインバー タ６０のスイッチング周波数が上昇する。近容量動作モードは共振インダクタ電 流検知回路３６４により、ＩＣ 109のピンＧ１及びＧ２において発生される各ゲ ート駆動パルスの立ち上がり縁の間でＲＩＮＤピンにおける電圧波形の符号（＋ 又は−）を監視することにより、検出される。ゲートパルスＧ１の立ち上がり縁 の間でのＲＩＮＤピンにおける電圧波形の符号が＋（正）であるか、又はゲート パルスＧ２のものが−（負）である場合は、インバータ６０は近容量動作モード にある。 ＮＡＮＤゲート３７６はCMPANIC信号を出力し、該信号はインバータ６０が容 量モードで動作している場合にハイ論理レベルとなる。一旦容量モードが検出さ れると、ＩＭＯＤ電流のレベルはスイッチコンデンサ積分器３２７の出力の急速 な上昇に応答して急激に上昇する。ＣＣＯ３１８は、ＩＭＯＤ信号、抵抗１５６ 及びコンデンサ１５９に基づいて、インバータ６０の最大スイッチング周波数へ の比較的瞬間的な上昇を制御する。容量モードは、ＩＣ 109のピンＧ１及びＧ２ において発生される各ゲート駆動パルスの立ち下がり縁の間でＲＩＮＤピンにお ける電圧波形の符号（＋、−）を監視することにより、検出される。ゲートパル スＧ１の立ち下がり縁の間でのＲＩＮＤピンにおける電圧波形の符号が−（負） であるか、又はゲートパルスＧ２のものが＋（正）である場合は、インバータ６ ０は容量動作モードにある。 回路３７９は、コンデンサ１６５（ピンＣＰと回路接地点との間に接続されて いる）の値に応じて、ランプ８５のフィラメントを予備加熱し及びインバータ６ ０を待機動作モードにする各時間を設定する。予備加熱サイクルの間は、２つの パルス（１秒幅を越える）がＣＰピンで発生される。予備加熱サイクル中のイン バータ６０のスイッチング周波数は、約８０ｋＨｚである。予備加熱サイクルの 終了時点で、信号ＩＧＮＳＴがハイ論理レベルを呈し、点弧始動、即ちスイッチ ング周波数の約８０ｋＨｚから例えば約６０ｋＨｚなる巻線７５とコンデンサ８ ０、８１及び８２との共振周波数付近で、それより高い周波数（無負荷共振周波 数）までの点弧掃引、を開始する。この点弧掃引は例えば１０ｋＨｚ／ミリ秒な る率であり得る。 ＩＣ 109は、ＲＩＮＤピンで検知される共振巻線７５を介して流れる電流の振 幅を調節する。ＲＩＮＤピンの電圧が０.４を越えると、比較器４４８により出 力される信号ＰＣがハイ論理レベルを呈し、スイッチコンデンサ積分器３２７の 出力によりＩＭＯＤ電流のレベルを調整させる。結果として、ＲＭＳスイッチン グ周波数が上昇し、これにより共振巻線７５を介して流れる電流の振幅が減少す る。ＲＩＮＤピンの電圧の大きさが０.４以下に低下すると、信号ＰＣがロー論 理レベルを呈し、スイッチコンデンサ積分器３２７の出力によりＩＭＯＤ電流の レベルをスイッチング周波数が低下するように調整させる。結果として、共振巻 線７５を介して流れる電流が増加する。かくして、共振巻線７５を介して流れる 電流の良好に調節された流れが達成され、これにより予備加熱の間でのランプ８ ５の各フィラメントの間の略一定な電圧が可能となる。他の例として、各フィラ メントに直列にコンデンサ（図示略）を含めることによっても、予備加熱の間で のフィラメントを経る略一定の電流の流れを達成することができる。 回路３７９は、予備加熱サイクルの経過後に起動される点弧タイマも含んでい る。一旦起動されると、１個のパルスがＣＰピンに発生される。もし該パルスの 後にインバータの容量動作モードか又はランプ８５の両端間の過電圧状態が検出 されると、ＩＣ 109は待機状態に入る。待機の間、ＣＣＯ３１８は、スイッチ１ １２及び１００を各々導通状態及び非導通状態に維持したまま発振を停止する。 この待機動作状態から抜けるには、ＩＣ 109への電源電圧（即ち、ピンＶＤＤへ 供給される電圧）は少なくともターンオフ閾値（例えば１０ボルト）又はそれ以 下に低下されねばならず、且つ、次いで少なくともターンオン閾値（例えば１２ ボルト）まで上昇されねばならない。 予備加熱タイマはシュミットトリガ（即ち履歴現象を伴う比較器）４００を含 み、該シュミットトリガはＣＰ波形のトリッピング点（tripping points）を設 定する。これらのトリッピング点は、シュミットトリガ４００の入力端に供給さ れて該シュミットトリガをオン又はオフにトリガする電圧を表している。導通状 態の場合、スイッチ４０３はコンデンサ１６５の放電経路を形成する。このスイ ッチ４０３は、シュミットトリガ４００により各パルスが発生される場合は何時 でも、且つ、各パルスの期間中、導通状態にされる。コンデンサ１６５は、ＣＰ ピンにおける電圧がシュミットトリガ４００により確立される上側トリッピング 点を越える時は何時でも放電する。この放電経路は、ＣＰピン、スイッチ４０３ 及び回路接地点を含む。一方、コンデンサ１６５は電流源３８８により充電され る。容量動作モードが検出されると、ＮＡＮＤゲート３７６におけるCMPANIC信 号の発生に反映されて、スイッチ３９２がオンされる。この場合、コンデンサ１ ６５は電流源３９１によっても充電される。容量動作モードが検出された場合、 コンデンサ１６５を充電する電流は１０倍も多い。この場合、ＣＰピンにおける 電圧は、容量動作モードでない場合に掛かる時間の１／１０の時間内にシュミッ トトリガ４００の上側トリッピング点に到達する。従って、ＣＰピンにおけるパ ルスは、容量動作モードが検出された場合は、容量動作モードが検出されない場 合よりも１０倍短い。結果として、ＩＣ 109は、スイッチング周波数の上昇が容 量動作モードを取り除かない場合は何時でも、比較的短い期間内に待機動作モー ドに入る。 予備加熱タイマは、カウンタ３９７を形成するＤ型フリップフロップも含んで いる。ＮＡＮＤゲート４０６の出力端は信号ＣＯＵＮＴ 8bを発生するが、該信 号は点弧期間の終了時点でロー論理レベルを呈する。ゲート４１２は、ランプ８ ５の両端間の過電圧最小閾状態（即ち、ＯＶＣＬＫ信号により表される状態）又 はインバータの容量動作モード（即ち、信号CMPANICにより表されるモード）が 検出される毎にハイ論理レベルを出力する。ゲート４１５の出力がハイ論理レベ ルを呈すると、スイッチ４０３はオンし、結果としてコンデンサ１６５が放電さ れる。 上述したように、予備加熱サイクルに続いて、ＶＬピンから流れる入力電流が 、電力調節及び調光制御のために、電流源３３６を介して乗算器３０６に供給さ れる。ＶＬピンからの入力電流は、電流源４１７、電流源４１８及び電流源４１ ９を各々介して、比較器４２１、４２４及び４２７の各非反転入力端子も給電す る。 比較器４２１は、ランプ電圧が過電圧最小閾値を越えたことの検出に応答して 、点弧タイマを起動する。過電圧最小閾値状態が該点弧タイマの経過に続いて存 在する場合は、ＩＣ 109は待機動作状態に入る。Ｄ型フリップフロップ４３０は 、ピンＧ２に発生されるゲートパルスの立ち下がり縁で比較器４２１の出力をク ロック入力する。Ｄ型フリップフロップ４３３と、ＡＮＤゲート４３６と、ＮＯ Ｒゲート４３９との論理組み合わせはスイッチ（ＮチャンネルMOSFET）４４０を 開成させ、これにより最初の点弧掃引の間に過電圧最小閾値が越えられた場合は 何時でもＩＣＲＥＣＴ信号を阻止する。フリップフロップ４３３は内部ノード３ ８５に結合されたＤ入力端子を有している。このフリップフロップ４３３のＤ入 力端子は、過電圧最小状態が検出された場合、予備加熱サイクルの終了時点でハ イ論理レベルを呈する。フリップフロップ４３３の出力端子は該フリップフロッ プのＤ入力端子の上記ハイ論理レベルに応答してロー論理レベルを呈し、この結 果、ゲート４３９の出力がロー論理レベルに切り替わる。かくして、スイッチ４ ４０は開き、これによりＩＣＲＥＣＴ信号がＣＲＥＣＴピンに到達するのが阻止 される。ＩＣＲＥＣＴ信号がＣＲＥＣＴピンに到達するのを阻止されると、コン デンサ１９２は抵抗１９５を介して放電する。外部オフセット１９９が使用され ていない場合は、完全な放電がなされる。第３図に示すようにオフセット１９９ が使用されている場合は、部分的な放電がなされる。何れの場合も、コンデンサ １９２の放電はＣＲＥＣＴピンの電圧を低下させ、帰還ループが閉じないことを 保証する。予備加熱サイクルの間は、内部ノード３８５におけるＩＧＮＳＴ信号 はロー論理レベルである。従って、予備加熱サイクルの間はＮＯＲゲート４３９ がスイッチ４４０をオフする。かくして、ＩＣＲＥＣＴ信号はエラー増幅器には 供給されず、又はＣＲＥＣＴピンから流出してコンデンサ１９２を充電すること もない。 予備加熱サイクルの完了の直後に続く点弧掃引が一旦開始されると、ＩＧＮＳ Ｔ信号がハイ論理レベルになる。かくして、スイッチ４４０はオンし、点弧掃引 の間は過電圧最小閾値（即ち、点弧の間にランプ８５に印加されるであろう最大 電圧の約１／２）が比較器４２１により検出されない限りオンにされたままとな る。点弧掃引の間では、スイッチング周波数は低下しつつあり、結果として、ラ ンプ８５の両端間電圧及び検知されるランプ電流が増加する。この場合、ＩＣＲ ＥＣＴ信号の大きさは増加し、該信号がコンデンサ１９２を充電するので、結果 として、ＣＲＥＣＴピンの電圧が上昇する。低調光レベルにおいては、ＣＲＥＣ Ｔピンにおける電圧はＤＩＭピンにおける電圧と等しくなり得る。他の介入なし では、これら２つの電圧の間の差を検出しないエラー増幅器３１２が、ランプ８ ５の点弧が成功する前に帰還ループを早まって閉じてしまうであろう。 帰還ループの上記早まった閉成を避けるために、点弧掃引の間では、比較器４ ２１により検出される過電圧最小閾値が存在する限りゲート４３９はスイッチ４ ４０をオフし、該スイッチ４４０をオフのままとする。このようにして、ＩＣＲ ＥＣＴ信号がＣＲＥＣＴピンに到達するのを阻止することにより、ＣＲＥＣＴピ ンの電圧は低下し、これにより、該電圧はＤＩＭピン電圧が深い調光レベルに設 定された場合でもＤＩＭピン電圧に等しくなるのを防止される。従って、点弧掃 引の間は帰還ループは閉じることはできず、これにより成功裏の点弧がなされる のを妨害する可能性もない。好ましくは、スイッチ４４０は点弧掃引の間で、ラ ンプ電圧が過電圧最小閾値に到達した際に開始しランプ８５が点弧するまで継続 する一度だけオフされるようにするとよい。スイッチ４４０がオフされている間 、コンデンサ１９２は抵抗１９５を介して十分に放電することができ、これによ り帰還ループが点弧掃引の間に早まって閉じることがないことが保証される。 従来のコンパクト蛍光ランプ駆動方法は、ランプ起動を成功させるために、ラ ンプに対し比較的高レベルの電力を好ましくない程長い期間（例えば、数秒まで ）にわたって供給していた。比較的低い輝度のレベルでランプを起動しようとす る場合は、比較的高いレベルの電力がランプに供給される好ましくないほど長い 期間が、結果として、点弧フラッシュと呼ばれる状況を引き起こす可能性がある 。このような状況下では、所望のものより潜在的に遙かに明るい瞬間的な光のフ ラツシュが発生する。 本発明によれば、点弧フラッシュは実質的に除去された（即ち、認められない 程最小化された）。この点弧フラッシュの実質的な除去は、比較的高いレベルの 電力がランプ８５に供給される好ましくない程長い期間を防止することにより達 成された。更に詳細には、ランプ８５には、ランプ点弧に続いて大きさが減少さ れる前に、約１ミリ秒以下の間だけ、比較的高いレベルの電力が供給される。こ のランプ電力の即座の低減は、過電圧状況を監視することにより、及び特にスイ ッチ４４０が再び閉じるのを許す前にランプ電圧が何時過電圧最小閾値（比較器 ４２１により決まる）以下に低下するかを監視することにより達成される。この 過電圧最小閾値以下へのランプ電力の低下は、ランプ８５の成功裏の点弧の直後 に発生する。言い換えると、点弧フラッシュが起こり得るようなかなりの調光レ ベルにおいては、点弧フラッシュは、先ずランプ電圧が何時過電圧最小閾値に到 達したか又は該閾値を越えたかを検出し、これに続いて、ランプ電圧が何時過電 圧最小閾値以下に低下したかを検出することにより避けることができる。 比較器４２４の出力は、ランプ電圧が過電圧最大閾値（例えば、過電圧最小閾 値の２倍）越える場合にハイ論理レベルを呈する。比較器４２４の出力が、近容 量モードの検出なしに、ハイ論理レベルになると、スイッチコンデンサ積分器３ ２７は、Ｄ型フリップフロップ４４５のＱ出力がハイ論理レベルを呈する｛即ち 、フリップフロップ４４５により出力される信号ＦＩ（周波数上昇；Frequency Increase）がハイ論理レベルになる｝ことに基づいて、ＣＣＯ３１８の発振周波 数、従ってスイッチング周波数を一定の率（例えば、１０ｋＨｚ／ミリ秒なる掃 引速度）で増加させる。従って、インバータ６０のスイッチング周期の時間間隔 は減少される。比較器４２４の出力がハイ論理レベルを呈し、且つ、近容量状態 が検出されると、スイッチコンデンサ積分器３２７は、ＮＡＮＤゲート４４２の 出力がハイ論理レベルを呈する｛即ち、ＮＡＮＤゲート４４２により出力される 信号ＦＳＴＥＰ（周波数ステップ；Frequency STEP）がハイ論理レベルを呈する ｝ことに基づいて、ＣＣＯ３１８の発振周波数、従ってスイッチング周波数を即 座（例えば、１０マイクロ秒以内）に最大値（例えば、１００ｋＨｚ）に上昇さ せる。インバータ６０のスイッチング周期は、かくして最大発振値であるＣＣＯ ３１８に応答して、最小時間間隔（例えば、１０マイクロ秒）まで減少する。 比較器４２７の出力は、ランプ電圧が過電圧恐慌閾値（即ち、過電圧最大閾値 以上）を越えるとハイ論理レベルを呈する。比較器４２７の出力がハイ論理レベ ルであると、スイッチコンデンサ積分器３２７は、ＮＡＮＤゲート４４２の出力 がハイ論理レベルを呈する｛即ち、ＮＡＮＤゲート４４２により出力される信号 ＦＳＴＥＰ（周波数ステップ；Frequency STEP）がハイ論理レベルを呈する｝こ とに基づいて、ＣＣＯ３１８のスイッチング周波数を最大値まで即座に上昇させ る。 ゲート駆動回路３２０は公知であり、米国特許第５３７３４３５号に一層詳細 に記載されている。米国特許第５３７３４３５号におけるゲート駆動回路の説明 は、本明細書に参考文献として加える。この場合、ＩＣ 109のピンＦＶＤＤ、Ｇ １、Ｓ１及びＧ２は、米国特許第５３７３４３５号の第１図に示されるノードＰ １、Ｐ２、Ｐ３及びＧＬに相当する。また、本明細書の第４図に示す信号Ｇ１Ｌ 及びＧ２Ｌは、米国特許第５３７３４３５号における上側ドライブＤＵがオンの 場合、端子ＩＮ_Lにおける信号、及びコントローラとレベルシフタとの間の信号 とに、各々、対応する。 電源調節器５９２は、約５ボルトの出力電圧を発生するバンドギャップ調節器 ５９５を含んでいる。調節器５９５は、広い範囲の温度及び電源電圧（ＶＤＤ） にわたって略独立している。ＬＳＯＵＴ（低電源出力；Low Supply OUT）信号と 呼ばれるシュミットトリガ（即ち、履歴現象を伴う比較器）５９８の出力は、電 源電圧の状況を識別する。ＶＤＤピンにおける入力電源電圧がターンオン閾値（ 例えば、１２ボルト）を越えると、ＬＳＯＵＴ信号はロー論理レベルとなる。Ｖ ＤＤピンにおける入力電源電圧がターンオフ閾値（例えば、１０ボルト）以下に 低下すると、ＬＳＯＵＴ信号はハイ論理レベルとなる。始動時の間、ＬＳＯＵＴ 信号はハイ論理レベルであり、これがSTOPOSC信号と呼ばれるラッチ６０１の出 力をハイ論理レベルに設定する。このハイ論理レベルを呈するSTOPOSC信号に応 答して、ＣＣＯ３１８は発振を停止し、ＣＦピンをバンドギャップ調節器５９５ の出力電圧と等しくさせる。 ＶＤＤピンにおける電源電圧がターンオン閾値を越え、結果として、ＬＳＯＵ Ｔ信号がロー論理レベルを呈すると、STOPOSC信号がロー論理レベルを呈する。 このロー論理レベルのSTOPOSC信号に応答して、ＣＣＯ３１８はインバータ６０ を、ＣＦピンに略台形の波形が印加されるように前述したようなスイッチング周 波数で発振するように、駆動する。ＶＤＤピン電圧がターンオフ閾値以下に低下 し、且つ、ピンＧ２におけるゲート駆動がハイ論理レベルを呈する場合は何時で も、ＣＣＯ３１８は発振を停止する。そして、スイッチ１００及び１１２は非導 通状態及び導通状態を各々維持する。 ＮＯＲゲート６０４の出力がハイ論理レベルを呈する場合は何時でも、ラッチ ６０１の出力はハイ論理レベルを呈し、結果として、ＣＣＯ３１８は発振を停止 し、待機動作状態を呈する。ＮＯＩＧＮ信号と呼ぶＮＯＲゲート６０４の出力は 、点弧期間の経過後にランプ８５の両端間に過電圧状態又はインバータの容量動 作モードが検出されると、ハイ論理レベルを呈する。ランプ８５が当該回路から 取り除かれた場合は、これら状況の何れかが生じる。過電圧状態は、ランプ８５ が点弧に失敗すると発生する。 第５図はシュミットトリガ５９８を示している。複数の抵抗７０１、７０４、 ７０７及び７１０がピンＶＤＤと回路接地点との間に直列に接続されて分圧器を 形成している。当該シュミットトリガの第１実施例におけるトランジスタ７１３ の導通状態は、信号ＩＧＮＳＴバーの論理レベルに基づいて制御される。このシ ュミットトリガの第１実施例は、スイッチ７１４の閉成により表される。シュミ ットトリガ５９８におけるスイッチ７１４の閉成は、スイッチ７１４を削除する と共に信号ＩＧＮＳＴバーをトランジスタ７１３のゲートに直接供給することと 同じ、又は好ましくはこのようにして達成される。 比較器７１９の反転入力端の電圧は、上記分圧器に依存し、この分圧器はピン ＶＤＤの電圧と信号ＩＧＮＳＴバーの論理レベルとに依存する。比較器７１９は 上記反転入力端の電圧とＶＲＥＧ５９５における電圧とを比較する。出力信号Ｌ ＳＯＵＴのハイ論理レベルとロー論理レベルとの間の履歴効果は、トランジスタ ７１６によりもたらされる。 ピンＶＤＤの電圧は予備加熱サイクルの間及びその後で変化する。信号ＩＧＮ ＳＴは予備加熱サイクル中ではハイ論理レベルを呈し、予備加熱サイクルに続い てはロー論理レベルを呈する。ＣＣＯ３１８が発振を停止するＶＤＤピン電圧｛ 以下、不足電圧ロックアウト（ＵＶＬＯ）レベルと称する｝は、信号ＩＮＧＳＴ バーの論理レベルに基づいて変化する。ＵＶＬＯレベルは、信号ＩＮＧＳＴバー がハイ論理レベルである場合（即ち、予備加熱中）は、該信号ＩＮＧＳＴバーが ロー論理レベルである場合（即ち、予備加熱後）と比較して、高い側の閾値にあ る。 本発明の他の実施例によれば、シュミットトリガ５９８は、信号ＩＧＮＳＴバ ーを最早トランジスタ７１３のゲートに供給しないようなもの（以下、他のシュ ミットトリガ実施例と呼ぶ）に変更される。この場合、ＵＶＬＯレベルは変化し ない。この他のシュミットトリガ実施例は、スイッチ７１４を開放することによ り表される。この他のシュミットトリガ実施例におけるスイッチ７１４の開放は 、トランジスタ７１３と、スイッチ７１４と、信号ＩＧＮＳＴバーへの接続とを 削除することと同一であり、且つ、好ましくはこのようにして達成される。 本発明は、シュミットトリガ５９８及び／又は補助電源を使用することにより 、ランプ８５のちらつき（flicker）を防止する。シュミットトリガ５９８及び ／又は補助電源は、ＶＤＤピンの電圧レベルがＩＣ 109を給電するに要する最小 閾値以下に低下することにより当該ＩＣ 109が瞬間的にオフされることを防止す る。ピンＶＤＤの電圧は、補助電源（即ち、二次巻線７８、抵抗１６２及びコン デンサ１６３）が主電源を補充する（ツェナーダイオード１２１がパルス状電圧 をコンデンサ１５７に供給することにより確立される）ようにして及び／又はＵ ＶＬＯ閾値を低下させることにより、ランプ８５がオンする際（即ち、予備加熱 の後）にもＵＶＬＯレベル以上に維持することができる。予備加熱の間及び次い で予備加熱の後に、ピンＶＤＤに印加される電圧及び／又はＵＶＬＯレベルを変 化させることにより、ランプ８５がオンされる際にも、ピンＶＤＤの電圧レベル をＵＶＬＯレベル以上に維持することができる。 従って、ＩＣ 109はＶＤＤピンを介して、ＩＣ 109を作動させるための少なく とも１つの変化する入力信号を有することになる。上記他のシュミットトリガ実 施例ではなく、シュミットトリガ５９８が使用される場合は、ＶＤＤピン電圧は 、動作モードに基づく別々の所定の非零電圧範囲により特徴付けられる。予備加 熱モードの間では、ＶＤＤピンの電圧は典型的には約１２ボルトの上限と約１０ ボルトの下限との間で変化する。予備加熱モード後（即ち、ランプのオン中又は オン後）では、ＶＤＤピンの電圧は典型的には約１２ボルトの上限と約９ボルト の下限との間で変化する。 シュミットトリガ５９８ではなく、前記他のシュミットトリガ実施例が使用さ れる場合は、ＶＤＤピン電圧は、予備加熱モード中及び予備加熱後の両方におい て同一の所定の非零電圧範囲により特徴付けられる。予備加熱モード中及び予備 加熱モード後の両方において、上記他のシュミットトリガ実施例におけるＶＤＤ ピンの電圧は、典型的には約１２ボルトの上限と約１０ボルトの下限との間で変 化する。 ここで、補助電源は上記シュミットトリガ５９８又は上記他のシュミットトリ ガ実施例と共に使用することができるものと理解されたい。同様に、シュミット トリガ５９８は補助電源無しでも使用することができる（即ち、補助電源は必要 ではない）。 ＶＬピンは、ランプ電力を調節し、ランプを過電圧状態から保護し、且つ、予 備加熱と通常の調節とを区別するための出力駆動を供給するために使用される。 ＶＬピンに対する入力は、ランプ電圧（例えば、ピーク又は整流された平均）に 比例する電流である。ＶＬピン電流は乗算器３０６に結合され、該乗算器は、ラ ンプ電流とランプ電圧との積を表し、且つ、前述したようにランプ電力を調節す るために使用される信号を発生する。ＶＬピン電流は、過電圧状態を検出するた めに比較器４２１、４２４及び４２７にも供給される。しかしながら、予備加熱 サイクル中では、全アーク放電がランプ８５内に未だ存在しないので、ランプ電 力を調節する必要はない。予備加熱サイクル中では、インバータ６０は、巻線７ ５とコンデンサ８０とからなる無負荷ＬＣタンク回路の共振周波数よりも大幅に 高い周波数で動作する。予備加熱サイクル中の上記大幅に高い周波数の結果、ラ ンプ８５の両端間電圧は比較的低くなり、これによりコンパクト蛍光ランプ１０ 又はランプ８５内の部品が損傷することがなくなる。 予備加熱サイクル中では、ＰチャンネルMOSFET ３３１はオンし、Ｎチャンネ ルMOSFET ３３２はオフするので、ＶＬピンはＶＤＤピント同一の電圧電位とな る。従って、ＶＬピンは予備加熱中はハイ論理レベルであり、それ以外（例えば 、点弧中及び定常状態）ではロー論理レベルである。ＶＬピンにおける上記の２ つの異なる論理レベルは、インバータ６０が予備加熱動作モードにあるか又は非 予備加熱動作モードにあるかを識別する。 インバータ６０は、巻線７５を介して流れる電流がスイッチ１１２の両端間電 圧に対して位相的に先行している場合に容量動作モードにある。近容量モードで は、巻線７５を介して流れる電流はスイッチ１１２の両端間電圧より後方に僅か に遅れるが、該電圧の所定時間間隔（例えば、典型定期には約１マイクロ秒）内 にある。言い換えると、巻線７５を介して流れる電流はスイッチ１１２の両端間 電圧より後方に所定の位相差内で遅れる。 インバータ６０のスイッチング周波数を、容量動作モードに入ることから遠ざ けるように、及び既に容量動作モード内であるなら該容量動作モードから可能な 限り速やかに遠ざけるように移動させるために、ランプ電流はインバータスイッ チング周期の１／２サイクル毎に２つのゲート電圧の異なるものと比較され、位 相差を決定する。これと対照的に、従来の容量モード保護方法は、容量動作モー ドと近容量動作モードとを区別せず、従って、このようなモードが検出された場 合は補償し過ぎ又は補償不足となった。 例えば、ランプ８５が負荷７０から取り除かれると、容量モード状態に非常に 急速に入ってしまう可能性がある。一旦容量モードに入るとスイッチングトラン ジスタ（例えば、スイッチ１００及び１１２）の損傷が急速に生じる可能性があ り、上記従来の保護方法ではしばしば防止することができない。 本発明によれば、近容量モード状態は、ピンＧ１及びＧ２に発生される各ゲー トパルス駆動の立ち上がり縁の間にＲＩＮＤピンの電圧波形の符号を監視するこ とにより決定される。一旦、近容量動作モードと過電圧最大閾値の両方が検出さ れると、ＣＣＯ３１８は最大値まで即座（例えば、１０マイクロ秒内）に上昇す る。 容量モード状態は、ピンＧ１及びＧ２の各々に発生される各ゲートパルス駆動 の立ち下がり縁の間にＲＩＮＤピンの電圧波形の符号を監視することにより決定 される。一旦、容量動作モードが検出されると、ＣＣＯ３１８は最大値まで即座 （例えば、１０マイクロ秒内）に上昇し、これにより、インバータ６０が誘導モ ード内で、即ちスイッチ１１２の両端間に該スイッチの非導通状態の間に発生す る電圧が巻線７５を介して流れる電流より位相が先行するようにして、動作して いることを保証する。最大発振（スイッチング）周波数は、無負荷共振周波数よ りも十分に高くなくてはならない。典型的には、ＣＣＯ３１８の最大周波数（即 ち、スイッチング周期の最小時間間隔）は、インバータ６０の初期動作周波数（ 例えば、１００ｋＨｚ）と等しいように設定される。 今や容易に理解できるように、本発明は、ランプのターンオン中主電源電圧の 一時的な低下により生じるランプフリッカを回避する集積回路ドライバを持つ蛍 光ランプのバラストを提供する。蛍光ランプのバラストドライバ内のフリッカ防 止機構が、ランプ電極の予備加熱中及び予備加熱後の動作状態を識別する。集積 回路ドライバを給電するための電圧をその最少閾値以上に維持することにより、 該ドライバはランプのターンオン中一時的にシャットオフすることがない。 このように、前述した目的及び上記説明から明らかとなった目的が効果的に達 成されることが分かるであろう。また、上記方法及び構成においては本発明の趣 旨及び範囲から逸脱することなく変更が可能であるから、上記記載に含まれ及び 添付図面に示される全ての事項は例示的なものであり何ら制限を課すものではな いと解釈すべきである。 また、以下に記載する請求項は、ここに記載した発明の包括的な及び特定的な 特徴の全てを含むことを意図しており、本発明の請求の範囲の全ての記載は、文 言として、これらを含むものである。

Claims (1)

1. 【特許請求の範囲】 １．少なくとも第１の動作モード及び第２の動作モードを持つ１以上のランプに 給電するバラストであって、 制御信号に応答する少なくとも一つのスイッチ（Ｇ１、Ｇ２）を持つインバー タであって、前記ランプの負荷に印加される変化する電圧を生成するインバータ （６０）と、 前記制御信号を生成するドライバであって、該ドライバを作動させるための少 なくとも一つの変化する入力信号（ＶＤＤ）を持つドライバ（６５）と、 前記変化する入力信号が所定の閾値レベル以下に低下する場合に前記ドライバ を動作不能にする停止回路と、を有するようなバラストにおいて、 前記バラストは更に、該バラストの動作モードが前記第１の動作モードから前 記第２の動作モードに変化する場合前記所定の閾値レベルの値を変化する回路を 有することを特徴とするバラスト ２．請求項１に記載のバラストにおいて、 前記閾値レベルは、前記第１の動作モード中よりも前記第２の動作モード中の 方が低いことを特徴とするバラスト。 ３．請求項１又は２に記載のバラストにおいて、 前記第１の動作モード中、前記バラストは前記１以上のランプを予備加熱し、 前記第２の動作モード中、前記バラストは前記１以上のランプをターンオンする ことを特徴とするバラスト。 ４．請求項１乃至３の１以上の項に記載のバラストにおいて、 前記ドライバは集積回路（ＩＣ１０９）を含み、前記少なくとも一つの変化す る入力信号は該集積回路に給電することを特徴とするバラスト。 ５．請求項１乃至４の１以上の項に記載のバラストにおいて、 前記ドライバは、協働して前記少なくとも一つの変化する入力信号を生成する 第１の電源（１２１）及び補助電源（７８、１６２、１６３）を含むことを特徴 とするバラスト。 ６．請求項５に記載のバラストにおいて、 前記補助電源は、前記第２の動作モード中のみ前記少なくとも一つの変化する 入力信号を生成するために前記第１の電源を補充することを特徴とするバラスト 。 ７．請求項５又は６に記載のバラストにおいて、 前記ドライバは更に共振タンク回路（７５、８０、８１、８２）と一次巻線（ ７５）及び三つの付加的な巻線（７６、７７、７８）を持つトランスＴとを含み 、該一次巻線（７５）は前記共振タンク回路の一部として働き、前記三つの付加 的な巻線の一つ（７８）は前記補助電源内に含まれることを特徴とするバラスト 。 ８．請求項１乃至７の１以上の項に記載のバラストにおいて、 前記閾値レベルの値を変化する前記回路はシュミットトリガ（５９８）を含む ことを特徴とするバラスト。