JP2007116069A - Method for forming metal silicate film and method for manufacturing semiconductor device - Google Patents

Method for forming metal silicate film and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2007116069A
JP2007116069A JP2005308931A JP2005308931A JP2007116069A JP 2007116069 A JP2007116069 A JP 2007116069A JP 2005308931 A JP2005308931 A JP 2005308931A JP 2005308931 A JP2005308931 A JP 2005308931A JP 2007116069 A JP2007116069 A JP 2007116069A
Authority
JP
Japan
Prior art keywords
silicate film
metal silicate
film
forming
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005308931A
Other languages
Japanese (ja)
Other versions
JP5106769B2 (en
Inventor
Shintaro Aoyama
真太郎 青山
Takeshi Takahashi
高橋  毅
Koji Shimomura
晃司 下村
Yoshiteru Ariga
美輝 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005308931A priority Critical patent/JP5106769B2/en
Priority to PCT/JP2006/318865 priority patent/WO2007049415A1/en
Priority to TW095139226A priority patent/TW200729299A/en
Publication of JP2007116069A publication Critical patent/JP2007116069A/en
Application granted granted Critical
Publication of JP5106769B2 publication Critical patent/JP5106769B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming a high dielectric film that is flattened on the surface of a silicon substrate. <P>SOLUTION: The method for forming the silicate film repeatedly performs a first process and a second process. A metal silicate film is formed onto the silicon substrate 40 by organic metal CVD process. The first process supplies a first gaseous raw material comprising an organic metal compound containing a metal element consisting of the metal silicate film 43, and a second gaseous raw material consisting of the organic silicon compound. The second process decomposes the first gaseous raw material and the second gaseous raw material on the surface of the silicon substrate 40, to form the metal silicate film 43. The metal silicate film 43 is formed in film thickness of 0.5 nm or more and 2 nm or less by repeating. It is preferable that the first raw material is tetratertiarybutoxyhafnium and the second raw material is TEOS. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は一般に成膜技術に係り、特に金属シリケート膜の形成方法およびかかる金属シリケート膜を使った半導体装置の製造方法に関する。   The present invention generally relates to a film forming technique, and more particularly, to a method for forming a metal silicate film and a method for manufacturing a semiconductor device using such a metal silicate film.

微細化技術の進歩に伴い、今日ではゲート長が0.1μmを切るような超微細化・超高速半導体装置の製造が可能になっている。   With the advancement of miniaturization technology, it is now possible to manufacture ultra-miniaturized and ultra-high-speed semiconductor devices with a gate length of less than 0.1 μm.

このような超微細化・超高速半導体装置では、ゲート長の縮小に伴い、ゲート酸化膜の膜厚もスケーリング則に従って減少させる必要があるが、ゲート長が0.1μmを切るような半導体装置では、ゲート酸化膜の膜厚も従来の熱酸化膜を使った場合、1nm、あるいはそれ以下に設定する必要がある。しかし、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。   In such ultra-miniaturized / ultra-high-speed semiconductor devices, the gate oxide film thickness needs to be reduced according to the scaling law as the gate length is reduced. However, in a semiconductor device in which the gate length is less than 0.1 μm. When the conventional thermal oxide film is used, the thickness of the gate oxide film needs to be set to 1 nm or less. However, in such a very thin gate insulating film, the tunnel current increases, and as a result, the problem that the gate leakage current increases cannot be avoided.

このような事情で従来、比誘電率が熱酸化膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもSiO2膜に換算した場合の膜厚が小さいTa25やAl23,ZrO2,HfO2、さらにはZrSiO4あるいはHfSiO4のような高誘電体(いわゆるhigh-K誘電体)材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が0.1μm以下と、非常に短い超高速半導体装置においても5nm程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。 Under such circumstances, Ta 2 O 5 or Al having a relative dielectric constant much larger than that of a thermal oxide film and having a small film thickness when converted to a SiO 2 film even if the actual film thickness is large. It has been proposed to apply a high dielectric (so-called high-K dielectric) material such as 2 O 3 , ZrO 2 , HfO 2 , ZrSiO 4 or HfSiO 4 to the gate insulating film. By using such a high dielectric material, it is possible to use a gate insulating film having a physical film thickness of about 5 nm even in a very short ultrahigh-speed semiconductor device having a gate length of 0.1 μm or less. Gate leakage current can be suppressed.

特に、シリコン基板表面に直接に高誘電体膜を形成した場合には、シリコン基板と高誘電体膜との間でSi原子と金属原子の大規模な相互拡散が生じるため、高誘電体膜は、シリコン基板表面に形成された、非常に薄いシリコン酸化膜を介して形成されるのが一般的である。   In particular, when a high dielectric film is formed directly on the silicon substrate surface, large interdiffusion of Si atoms and metal atoms occurs between the silicon substrate and the high dielectric film. Generally, it is formed through a very thin silicon oxide film formed on the surface of the silicon substrate.

一方、このように非常に微細化された半導体装置において、ゲート絶縁膜を、high-K材料よりなる高誘電体膜により形成した場合、前記高誘電体膜を平坦なシリコン酸化膜上に形成した場合であっても、ゲート絶縁膜の表面粗さは増大してしまい、凹凸の振幅が例えば1nmに達してしまう場合があるのが見出された。   On the other hand, in such a highly miniaturized semiconductor device, when the gate insulating film is formed of a high dielectric film made of a high-K material, the high dielectric film is formed on a flat silicon oxide film. Even in this case, it has been found that the surface roughness of the gate insulating film increases and the amplitude of the unevenness may reach, for example, 1 nm.

このように凹凸の激しいゲート絶縁膜上にポリシリコンなどによりゲート電極を形成すると、膜厚が薄い部分において局所的なリーク電流が、トンネル電流あるいはその他のリーク電流の形で生じ、その結果、ゲート絶縁膜全体でも、リーク電流が増大してしまう。   When the gate electrode is formed of polysilicon or the like on the gate insulating film having such a rough surface, a local leakage current is generated in the form of a tunnel current or other leakage current in the thin portion, and as a result, the gate Even in the entire insulating film, the leakage current increases.

このようにゲート長が0.1μm以下の超微細化・超高速トランジスタでは、高誘電体膜を使った場合でも、ゲート絶縁膜の厚さはせいぜい数nmであり、特性が安定した消費電力の少ない半導体装置を作製しようとすると、高誘電体ゲート絶縁膜表面のモフォロジー制御は非常に重要な課題となる。   As described above, in the ultra-miniaturized and ultra-high-speed transistor having a gate length of 0.1 μm or less, even when a high dielectric film is used, the thickness of the gate insulating film is at most several nanometers, and the power consumption has stable characteristics. In order to manufacture a small number of semiconductor devices, the morphology control of the surface of the high dielectric gate insulating film becomes a very important issue.

膜の表面粗さ(ラフネス)を改善する有効な方法として、成膜を1原子層あるいは分子層ずつ行う、原子層堆積方法(いわゆるALD法)が知られている。このALD法によれば、極めて平滑な膜を形成することができる。   As an effective method for improving the surface roughness (roughness) of a film, an atomic layer deposition method (so-called ALD method) in which film formation is performed by one atomic layer or molecular layer is known. According to this ALD method, an extremely smooth film can be formed.

しかし、ALD法では、複数の原料を、その分解温度以下で基板表面に吸着させるため、未分解物や反応生成物が膜中に残留しやすく、良好な膜質を得るのは困難である。また、ALD法により、実用的な、例えば2〜4nmの膜厚に成膜を行おうとすると、非常に長時間の処理が必要で、半導体装置の製造において重要な生産性が犠牲にされてしまう。   However, in the ALD method, a plurality of raw materials are adsorbed on the substrate surface below the decomposition temperature, so that undecomposed products and reaction products are likely to remain in the film, and it is difficult to obtain good film quality. In addition, if an ALD method is used to form a film having a practical thickness of, for example, 2 to 4 nm, a very long processing time is required, and important productivity is sacrificed in the manufacture of a semiconductor device. .

このような事情で、CVD法による成膜により、表面粗さを熱酸化膜並みに改善できる技術が要望されている。   Under such circumstances, there is a demand for a technique capable of improving the surface roughness to the level of a thermal oxide film by film formation by a CVD method.

本発明は上記の課題を、
請求項1に記載したように、
シリコン基板上への金属シリケート膜形成方法であって、
前記シリコン基板表面に、前記金属シリケート膜を構成する金属元素を含む有機金属化合物よりなる第1の気相原料と有機シリコン化合物よりなる第2の気相原料を供給し、前記シリコン基板上に金属シリケート膜を形成する第1の工程と、
前記第1の気相原料の供給を遮断し、前記金属シリケート膜の形成を中断する第2の工程と、を繰り返してなり、
前記第1の工程では、前記シリコン基板の温度を前記第1の気相原料の分解温度以上に保持し、前記金属シリケート膜を、少なくとも1分子層に相当する膜厚で形成されることを特徴とする金属シリケート膜形成方法により、または
請求項2に記載したように、
前記第2の工程では、前記シリコン基板の温度が、前記第2の気相原料の分解温度以下に保持されることを特徴とする請求項1記載の金属シリケート膜形成方法により、または
請求項3に記載したように、
前記第1の原料は、HTB(テトラターシャリブトキシハフニウム)であることを特徴とする請求項1または2記載の金属シリケート膜形成方法により、または
請求項4に記載したように、
前記第2の原料は、TEOS(テトラエトキシシラン)であることを特徴とする請求項3記載の金属シリケート膜形成方法により、または
請求項5に記載したように、
前記第1の工程は、前記シリコン基板温度を300℃以上に保持して実行されることを特徴とする請求項3または4記載の金属シリケート膜形成方法により、または
請求項6に記載したように、
前記第1の工程は、前記金属シリケート膜が、0.5〜2nmの膜厚で形成されるように実行されることを特徴とする請求項4記載の金属シリケート膜形成方法により、または
請求項7に記載したように、
前記第2の工程は、前記シリコン基板に酸素ガスを供給しながら実行されることを特徴とする請求項1記載の金属シリケート膜形成方法により、または
請求項8に記載したように、
前記第2の工程では、前記シリコン基板にオゾンガスを供給しながら実行されることを特徴とする請求項7記載の金属シリケート膜形成方法により、または
請求項9に記載したように、
請求項1〜8のいずれかよりなる金属シリケート膜形成方法を含むことを特徴とする半導体装置の製造方法により、または
請求項10に記載したように、
実行されるとき、汎用コンピュータに成膜装置を制御させるソフトウェアを記録したコンピュータ可読記録媒体であって、
前記ソフトウェアは前記成膜装置に、請求項1〜8の金属シリケート膜形成方法を実行させることを特徴とするコンピュータ可読記録媒体により、解決する。
The present invention solves the above problems.
As described in claim 1,
A method for forming a metal silicate film on a silicon substrate,
A first vapor phase material composed of an organometallic compound containing a metal element constituting the metal silicate film and a second vapor phase material composed of an organic silicon compound are supplied to the silicon substrate surface, and the metal is deposited on the silicon substrate. A first step of forming a silicate film;
Repeating the second step of interrupting the supply of the first vapor phase raw material and interrupting the formation of the metal silicate film,
In the first step, the temperature of the silicon substrate is kept equal to or higher than the decomposition temperature of the first vapor phase raw material, and the metal silicate film is formed with a film thickness corresponding to at least one molecular layer. According to the method for forming a metal silicate film, or as described in claim 2,
The method of forming a metal silicate film according to claim 1, wherein in the second step, the temperature of the silicon substrate is maintained at a temperature equal to or lower than a decomposition temperature of the second vapor phase raw material. As described in
The metal silicate film forming method according to claim 1 or 2, wherein the first raw material is HTB (tetratertiarybutoxyhafnium), or as described in claim 4.
The metal silicate film forming method according to claim 3, wherein the second raw material is TEOS (tetraethoxysilane), or as described in claim 5,
7. The metal silicate film forming method according to claim 3, wherein the first step is performed while maintaining the silicon substrate temperature at 300 ° C. or higher, or as described in claim 6. ,
5. The metal silicate film forming method according to claim 4, wherein the first step is performed such that the metal silicate film is formed to a thickness of 0.5 to 2 nm. As described in Section 7,
The metal silicate film forming method according to claim 1, wherein the second step is performed while supplying oxygen gas to the silicon substrate, or as described in claim 8.
The metal silicate film forming method according to claim 7, wherein the second step is performed while supplying ozone gas to the silicon substrate, or as described in claim 9.
A method for manufacturing a semiconductor device comprising a method for forming a metal silicate film according to any one of claims 1 to 8, or as described in claim 10.
A computer-readable recording medium that records software that, when executed, causes a general-purpose computer to control a film forming apparatus,
The software is solved by a computer-readable recording medium that causes the film forming apparatus to execute the metal silicate film forming method according to claim 1.

本発明によれば、シリコン基板表面に金属シリケート膜を、複数回のプロセスにより、かつ各々のプロセスでは、0.5nm以上、2nm以下の膜厚となるように形成することにより、金属シリケート膜の表面粗さを、前記シリコン基板と金属シリケート膜との間に介在する酸化シリコン膜の表面粗さと同等にまで抑制でき、金属シリケート膜表面に、酸化シリコン膜と同等の、極めて小さな表面粗さを実現することができる。そこで、このような平坦な金属シリケート膜上にゲート電極を形成することにより、トランジスタのゲートリーク電流を効果的に抑制することが可能になる。またこのような金属シリケート膜は、480±50℃の基板温度で形成されるため、ALD法で形成される金属シリケート膜に対して膜質が優れている特徴を有し、ゲートリーク電流がさらに抑制される。   According to the present invention, the metal silicate film is formed on the surface of the silicon substrate by a plurality of processes and in each process so as to have a film thickness of 0.5 nm or more and 2 nm or less. The surface roughness can be suppressed to the same level as that of the silicon oxide film interposed between the silicon substrate and the metal silicate film, and the surface of the metal silicate film has an extremely small surface roughness equivalent to that of the silicon oxide film. Can be realized. Therefore, by forming a gate electrode on such a flat metal silicate film, it becomes possible to effectively suppress the gate leakage current of the transistor. In addition, since such a metal silicate film is formed at a substrate temperature of 480 ± 50 ° C., it has a characteristic that the film quality is superior to that of a metal silicate film formed by the ALD method, and further suppresses gate leakage current. Is done.

また、このように金属シリケート膜の形成を複数の工程に分割し、工程と工程の間の成膜中断工程において、形成されている金属シリケート膜表面に酸素ガスあるいはオゾンガスを供給することにより、次工程での平坦な膜形成が保証される。   Further, the formation of the metal silicate film is divided into a plurality of processes, and in the film formation interruption process between the processes, oxygen gas or ozone gas is supplied to the surface of the formed metal silicate film, thereby Flat film formation in the process is guaranteed.

[第1の実施形態]
図1は、本発明で使われるMOCVD装置20の構成を示す。
[First Embodiment]
FIG. 1 shows the configuration of an MOCVD apparatus 20 used in the present invention.

図1を参照するに、前記MOCVD装置20はポンプ21により排気される処理容器22を備え、前記処理容器22中には被処理基板Wを保持する保持台22Aが設けられている。   Referring to FIG. 1, the MOCVD apparatus 20 includes a processing container 22 that is evacuated by a pump 21, and a holding table 22 </ b> A that holds a substrate W to be processed is provided in the processing container 22.

また前記処理容器22中には前記被処理基板Wに対向するようにシャワーヘッド22Sが設けられ、前記シャワーヘッド22Sには、酸素ガスを供給するライン22aが図示を省略したMFC(質量流量コントローラ)およびバルブV1を介して接続されている。   Further, a shower head 22S is provided in the processing container 22 so as to face the substrate W to be processed, and a line 22a for supplying oxygen gas is not shown in the shower head 22S. And is connected via a valve V1.

前記MOCVD装置20は、HTBなど有機金属化合物原料を保持する容器23Bを備えており、前記容器23B中の有機金属化合物原料は、Heガスなどの圧送ガスにより、流体流量コントローラ22dを経由して気化器22eに供給され、前記気化器22eでArなどのキャリアガスの介助により気化された有機金属化合物原料ガスが、バルブV3を介してシャワーヘッド22Sに供給される。   The MOCVD apparatus 20 includes a container 23B for holding an organometallic compound material such as HTB, and the organometallic compound material in the container 23B is vaporized via a fluid flow rate controller 22d by a pumping gas such as He gas. The organometallic compound raw material gas supplied to the vaporizer 22e and vaporized with the aid of a carrier gas such as Ar in the vaporizer 22e is supplied to the shower head 22S via the valve V3.

さらに前記MOCVD装置20には、TEOSなどの有機シリコン化合物原料を保持する加熱容器23Aを備えており、前記加熱容器23Aで蒸発した前記有機シリコン化合物原料ガスが、MFC22bおよびバルブV2を介してシャワーヘッド22Sに供給される。   Further, the MOCVD apparatus 20 is provided with a heating vessel 23A for holding an organic silicon compound material such as TEOS, and the organic silicon compound material gas evaporated in the heating vessel 23A is supplied to the shower head through the MFC 22b and the valve V2. 22S.

前記シャワーヘッド22S内において前記酸素ガス、有機シリコン化合物原料ガスおよび有機金属化合物原料ガスはそれぞれの経路を通り、前記シャワーヘッド22Sのうち前記シリコン基板Wに対向する面に形成された開口部22sより、前記処理容器22内のプロセス空間に放出される。   In the shower head 22S, the oxygen gas, the organic silicon compound source gas, and the organometallic compound source gas pass through their respective paths, and through an opening 22s formed on the surface of the shower head 22S that faces the silicon substrate W. , And discharged into the process space in the processing vessel 22.

図2は、図1のMOCVD装置20によりシリコン基板上に様々な膜厚で形成されたハフニウムシリケート(HfSiO4)膜の表面粗さと膜厚との関係を、図3は、同じ実験における、形成されたハフニウムシリケート膜中のHf濃度と成膜時間との関係を示す。図2において、表面粗さは原子間力顕微鏡により、膜厚はエリプソメトリにより測定しており、前記ハフニウムシリケート膜とシリコン基板との間に形成されたシリコン酸化膜の膜厚を含めて表示している。また図3において膜中のHf濃度はXRFにより測定している。 FIG. 2 shows the relationship between the surface roughness and film thickness of a hafnium silicate (HfSiO 4 ) film formed on the silicon substrate by the MOCVD apparatus 20 of FIG. 1 in various film thicknesses, and FIG. The relationship between Hf density | concentration in the made hafnium silicate film | membrane and film-forming time is shown. In FIG. 2, the surface roughness is measured by an atomic force microscope, and the film thickness is measured by ellipsometry, and is displayed including the film thickness of the silicon oxide film formed between the hafnium silicate film and the silicon substrate. ing. In FIG. 3, the Hf concentration in the film is measured by XRF.

図2を参照するに、ハフニウムシリケート膜はシリコン基板上に膜厚が0.5nmのSiO2膜を介して形成されている。また、前記ハフニウムシリケート膜の成膜は、40Paのプロセス圧の下、480±50℃の温度で、HTBを0.2sccmの流量で、またTEOSを0.2sccmの流量で供給しながら行っている。 Referring to FIG. 2, the hafnium silicate film is formed on a silicon substrate via a SiO 2 film having a thickness of 0.5 nm. The hafnium silicate film is formed under a process pressure of 40 Pa at a temperature of 480 ± 50 ° C. while supplying HTB at a flow rate of 0.2 sccm and TEOS at a flow rate of 0.2 sccm. .

図2を参照するに、成膜が開始されて(0sec)直後から、ハフニウムシリケート膜の膜厚が約0.3nmに達する(5sec:成膜開始後5秒後)までは、急激な表面粗さの増大が生じており、これは、図4(A)に示すように、成膜開始直後には、シリコン基板40を覆うシリコン酸化膜41上において、ハフニウムシリケート42の島状成長が生じていることを示している。なお、成膜開始時(0sec)における表面粗さ値の0.18nmは、前記シリコン酸化膜41の表面粗さに対応している。   Referring to FIG. 2, from the time when film formation is started (0 sec) until the film thickness of the hafnium silicate film reaches about 0.3 nm (5 sec: 5 seconds after film formation starts), the surface roughness is abrupt. As shown in FIG. 4A, the island-shaped growth of hafnium silicate 42 occurs on the silicon oxide film 41 covering the silicon substrate 40 immediately after the start of film formation. It shows that. The surface roughness value of 0.18 nm at the start of film formation (0 sec) corresponds to the surface roughness of the silicon oxide film 41.

一方、成膜開始とともに、前記ハフニウムシリケートの島42は図4(B)に示すように成長し、これに伴って前記表面粗さも急増するが、前記島の膜厚が約0.3nmに達した時点(5sec)を超えて、成膜をさらに継続すると、表面粗さが急減し、成膜開始後10秒後(10sec)、前記ハフニウムシリケートの島42の膜厚が0.5nmに達すると、前記膜42の表面粗さは、当初の0.18nmの値に戻ることが発見された。   On the other hand, with the start of film formation, the hafnium silicate island 42 grows as shown in FIG. 4B, and the surface roughness rapidly increases with this, but the film thickness of the island reaches about 0.3 nm. If the film formation is further continued beyond the time point (5 sec), the surface roughness decreases rapidly, and after 10 seconds (10 sec) after the start of film formation, when the film thickness of the hafnium silicate island 42 reaches 0.5 nm. It was discovered that the surface roughness of the film 42 returned to the original value of 0.18 nm.

これは、図4(C)に示すように、図4(B)の状態のハフニウムシリケートの島42が崩壊し、平坦なハフニウムシリケート膜43に変化する現象が生じていることを意味する。なお、前記膜厚は、エリプソメトリによる光学的測定値であり、前記島を平均に均した場合の膜厚に相当する。   This means that, as shown in FIG. 4C, the hafnium silicate island 42 in the state of FIG. 4B has collapsed and a phenomenon of changing to a flat hafnium silicate film 43 occurs. The film thickness is an optical measurement value by ellipsometry, and corresponds to the film thickness when the islands are averaged.

この状態はしばらく継続し、前記平坦なハフニウムシリケート膜43の膜厚が約2nmを超えると、再び膜43の表面粗さが増大し始めるが、これは、ハフニウムシリケート膜43中における粒成長の発生を示しているものと解釈される。   This state continues for a while, and when the thickness of the flat hafnium silicate film 43 exceeds about 2 nm, the surface roughness of the film 43 begins to increase again. This is due to the occurrence of grain growth in the hafnium silicate film 43. Is interpreted as indicating.

図2の結果は、ハフニウムシリケート膜の正味の膜厚が0.5nmを超えた時点で、下地のシリコン酸化膜41の表面粗さと同等の表面粗さが実現されることを示している。これは、ハフニウムシリケート膜の0.3〜0.5nmの膜厚範囲において、島42の表面張力(表面自由エネルギ)と島42を構成する分子の熱エネルギのバランスが崩れ、平坦な膜構造43の方が安定になることを示唆している。   The result of FIG. 2 shows that the surface roughness equivalent to the surface roughness of the underlying silicon oxide film 41 is realized when the net film thickness of the hafnium silicate film exceeds 0.5 nm. This is because the balance between the surface tension (surface free energy) of the island 42 and the thermal energy of the molecules constituting the island 42 is lost in the film thickness range of 0.3 to 0.5 nm of the hafnium silicate film, and the flat film structure 43 Suggests that is more stable.

図3は、このようにして形成された成膜時間が0秒(残留ガスの吸着量ゼロ)、5秒、10秒の試料について、ICPMS(誘導結合プラズマ質量分析)によりHf濃度を測定した結果を示す。ただし、成膜時間が5秒および10秒の試料は、図2の5secおよび10secの試料に、それぞれ対応している。   FIG. 3 shows the result of measuring the Hf concentration by ICPMS (inductively coupled plasma mass spectrometry) for a sample having a film formation time of 0 seconds (zero residual gas adsorption amount), 5 seconds, and 10 seconds. Indicates. However, the samples with a film formation time of 5 seconds and 10 seconds correspond to the 5 sec and 10 sec samples in FIG. 2, respectively.

ICPMS測定では、シリコン基板表面の平均的なHf濃度が検出されるが、図3の関係から、成膜時間とともに、前記シリコン酸化膜41上のハフニウム濃度は直線的に増大しており、ハフニウムシリケート膜が原料供給とともに成長していることが示されている。特に10秒間成膜を行った試料、すなわち図4(C)の構造に対応する試料では、Hf濃度が5×1014cm−3に達している。このHf濃度値は、HfSiO4の1分子層のHf濃度に相当し、従って、図4(C)の構造においては、実際に1分子層の厚さのハフニウムシリケート膜が前記膜43として得られているものと考えられる。 In the ICPMS measurement, the average Hf concentration on the surface of the silicon substrate is detected. From the relationship shown in FIG. 3, the hafnium concentration on the silicon oxide film 41 increases linearly with the deposition time, and hafnium silicate. It is shown that the film is growing with the feed. In particular, in a sample formed for 10 seconds, that is, a sample corresponding to the structure of FIG. 4C, the Hf concentration reaches 5 × 10 14 cm −3 . This Hf concentration value corresponds to the Hf concentration of one molecular layer of HfSiO 4. Therefore, in the structure of FIG. 4C, a hafnium silicate film having a thickness of one molecular layer is actually obtained as the film 43. It is thought that.

そこで、本実施例では、所望の膜厚の平坦なハフニウムシリケート膜を得るため、図4(A)〜(C)の工程を、間に成長中断を挟みながら繰り返す成膜方法を提案する。   Therefore, in this embodiment, in order to obtain a flat hafnium silicate film having a desired film thickness, a film forming method is proposed in which the steps of FIGS. 4A to 4C are repeated with a growth interruption interposed therebetween.

図5は、本発明の第1実施例による、ハフニウムシリケート膜の成膜方法を示すフローチャートである。   FIG. 5 is a flowchart showing a method of forming a hafnium silicate film according to the first embodiment of the present invention.

図5を参照するに、ステップ1において前記図1のMOCVD装置20を使い、シャワーヘッド22SよりHTBおよびTEOS原料を供給することにより、平坦なハフニウムシリケート膜43を、シリコン基板40上のシリコン酸化膜41上に、0.5nm以上、2nm以下の膜厚で成膜する。   Referring to FIG. 5, in step 1, the flat hafnium silicate film 43 is formed on the silicon substrate 40 by supplying HTB and TEOS materials from the showerhead 22S using the MOCVD apparatus 20 of FIG. A film having a thickness of 0.5 nm or more and 2 nm or less is formed on 41.

次にステップ2において、前記HTBおよびTEOS原料の供給を停止し、前記ハフニウムシリケート膜43の、さらなる成長を停止する。   Next, in step 2, the supply of the HTB and TEOS raw materials is stopped, and further growth of the hafnium silicate film 43 is stopped.

さらにステップ1に戻り、ステップ1および2を繰り返すことにより、前記シリコン基板40上に、平坦なハフニウムシリケート膜43を、所望の膜厚に到達するまで、繰り返し形成する。   Further, returning to Step 1, by repeating Steps 1 and 2, a flat hafnium silicate film 43 is repeatedly formed on the silicon substrate 40 until a desired film thickness is reached.

このように、本実施例では平坦なハフニウムシリケート膜43を繰り返し形成することにより、表面粗さの小さい、平坦なハフニウムシリケート膜を、所望の厚さに形成することが可能となる。   As described above, in this embodiment, by repeatedly forming the flat hafnium silicate film 43, it is possible to form a flat hafnium silicate film having a small surface roughness to a desired thickness.

なお本実施例では基板温度を480℃に設定したが、HTBは250〜300℃で分解するため、CVD法で成膜を実現するには、300℃以上であればよい。   In this embodiment, the substrate temperature is set to 480 ° C. However, since HTB is decomposed at 250 to 300 ° C., it may be 300 ° C. or higher in order to realize film formation by the CVD method.

また本実施例では、前記ステップ2においてHTBと同時にTEOSの供給も停止しているが、基板の温度がTEOSの分解温度以下であれば、TEOSの供給を継続しても、実質的に膜の成長は止まる。   In this embodiment, the supply of TEOS is stopped at the same time as the HTB in the step 2. However, if the substrate temperature is equal to or lower than the decomposition temperature of TEOS, even if the supply of TEOS is continued, the film is substantially removed. Growth stops.

本実施例では、ステップ2においてN2ガスまたは不活性ガスを前記処理容器22に供給しているが、酸素ガスを供給してもよい。酸素ガスを供給することで、ステップ1で形成されたハフニウムシリケート膜43の表面に残留する未分解のTEOSを酸化し、前記ハフニウムシリケート膜43の表面をSiO2過剰の状態にすることができる。 In this embodiment, N 2 gas or inert gas is supplied to the processing container 22 in Step 2, but oxygen gas may be supplied. By supplying oxygen gas, the undecomposed TEOS remaining on the surface of the hafnium silicate film 43 formed in Step 1 can be oxidized, and the surface of the hafnium silicate film 43 can be brought into an excess SiO 2 state.

さらに、酸素ガスの代わりに、または酸素ガスに加えて、より酸化力の強いオゾンガスを供給し、前記ハフニウムシリケート膜43の表面をよりSiO2過剰の状態にすることができる。   Further, ozone gas having a stronger oxidizing power can be supplied instead of oxygen gas or in addition to oxygen gas, so that the surface of the hafnium silicate film 43 can be made to be in an excessive SiO 2 state.

このように、形成される各々のステップのハフニウムシリケート膜の表面を酸化処理することにより、その上にさらにハフニウムシリケート膜の成膜を行った場合、先の図4(A)〜(C)のメカニズムによる平坦な膜の形成を、より確実に実行することが可能となる。   As described above, when the surface of the hafnium silicate film formed in each step is oxidized to form a hafnium silicate film thereon, the steps shown in FIGS. 4 (A) to (C) are performed. Formation of a flat film by the mechanism can be more reliably performed.

なお、同様なメカニズムによる金属シリケート膜の平坦化は、ハフニウムシリケート膜に限定されるものではなく、ジルコニウムシリケート膜など、他の金属シリケート膜、さらには酸化ハフニウムや酸化ジルコニウムなど、いわゆるhigh-K誘電体膜として使われる金属酸化膜においても生じると考えられる。

[第2の実施形態]
図7は、本発明の第2の実施形態による半導体装置60の構成を示す。
The flattening of the metal silicate film by the same mechanism is not limited to the hafnium silicate film, but other metal silicate films such as a zirconium silicate film, and also so-called high-K dielectric such as hafnium oxide and zirconium oxide. It is considered that this also occurs in metal oxide films used as body films.

[Second Embodiment]
FIG. 7 shows a configuration of a semiconductor device 60 according to the second embodiment of the present invention.

図7を参照するに、半導体装置60はシリコン基板61上に素子分離構造61Iにより画成された素子領域61A中に形成されており、前記シリコン基板61中のチャネル領域に対応してゲート電極63が、シリコン酸化膜62oxおよびハフニウムシリケート膜62hkの積層構造を有するゲート絶縁膜63を介して形成されており、前記シリコン基板61中には、前記ゲート電極63の両側に、ソースおよびドレインエクステンション領域61a,61bが形成されている。   Referring to FIG. 7, the semiconductor device 60 is formed in a device region 61 </ b> A defined by a device isolation structure 61 </ b> I on a silicon substrate 61, and a gate electrode 63 corresponding to the channel region in the silicon substrate 61. Is formed through a gate insulating film 63 having a stacked structure of a silicon oxide film 62ox and a hafnium silicate film 62hk. In the silicon substrate 61, source and drain extension regions 61a are formed on both sides of the gate electrode 63. , 61b are formed.

さらに前記ゲート電極63の両側壁面上には、側壁絶縁膜63A,63Bがそれぞれ形成されており、前記シリコン基板61中には、前記側壁絶縁膜63A,63Bのそれぞれ外側に、ソースおよびドレイン拡散領域61cおよび61dが形成されている。   Further, sidewall insulating films 63A and 63B are formed on both side wall surfaces of the gate electrode 63, respectively, and source and drain diffusion regions are formed outside the sidewall insulating films 63A and 63B in the silicon substrate 61, respectively. 61c and 61d are formed.

かかる構成において、前記ハフニウムシリケート膜62hkを、先の図5のプロセスにより形成することにより、平坦なhigh-Kゲート絶縁膜62が得られ、ゲート絶縁膜の局所的な膜厚減少によるゲートリーク電流が効果的に抑制される。

[第3の実施形態]
図8は、図1あるいは図6のMOCVD装置20を制御して、図5に示す本発明の成膜処理を実行させる制御装置80の構成を示す。
In this configuration, the hafnium silicate film 62hk is formed by the process shown in FIG. 5 to obtain a flat high-K gate insulating film 62, and a gate leakage current due to a local film thickness reduction of the gate insulating film. Is effectively suppressed.

[Third Embodiment]
FIG. 8 shows a configuration of a control device 80 that controls the MOCVD apparatus 20 shown in FIG. 1 or 6 to execute the film forming process of the present invention shown in FIG.

前記制御装置80は汎用コンピュータであり、システムバス81と、これに協働するCPU82、メモリ83、グラフィックカード84、ハードディスクや光ディスクなどのディスクドライブ85、キーボードやポインティングデバイスへの入出力インターフェース86、インターフェースカード87などを有し、前記インターフェースカード87を介して、前記MOCVD装置20を制御する。   The control device 80 is a general-purpose computer, and includes a system bus 81, a CPU 82, a memory 83, a graphic card 84, a disk drive 85 such as a hard disk and an optical disk, an input / output interface 86 for a keyboard and pointing device, and an interface. The MOCVD apparatus 20 is controlled via the interface card 87.

前記ディスクドライブ85は、図5のフローチャートに対応する制御プログラムコードを保持しており、コンピュータ80が起動されると、前記制御プログラムコードはCPU82により読み出され、前記メモリ83およびディスクドライブ85中のハードディスク上に展開される。   The disk drive 85 holds a control program code corresponding to the flowchart of FIG. 5. When the computer 80 is started, the control program code is read by the CPU 82 and stored in the memory 83 and the disk drive 85. Expanded on the hard disk.

このような制御プログラムは、磁気ディスクや光ディスクなどの情報記録媒体上に記録されており、前記入出力インターフェース86を介して前記ディスクドライブ85中のハードディスク上に書き込まれる。   Such a control program is recorded on an information recording medium such as a magnetic disk or an optical disk, and is written on a hard disk in the disk drive 85 via the input / output interface 86.

また前記コンピュータ80はネットワークインターフェース88によりネットワーク89に接続されており、前記制御プログラムを、ネットワークから前記ハードディスク装置85中に書き込むことも可能である。   The computer 80 is connected to the network 89 via a network interface 88, and the control program can be written into the hard disk device 85 from the network.

以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲内において様々な変形・変更が可能である。   Although the present invention has been described with reference to the preferred embodiments, the present invention is not limited to the above-described embodiments, and various modifications and changes can be made within the scope of the claims.

本発明で使われるMOCVD装置の構成を示す図である。It is a figure which shows the structure of the MOCVD apparatus used by this invention. 本発明の原理を説明する図である。It is a figure explaining the principle of this invention. 本発明の原理を説明する別の図である。It is another figure explaining the principle of this invention. (A)〜(C)は、本発明の第1の実施形態による成膜方法を説明する図である。(A)-(C) is a figure explaining the film-forming method by the 1st Embodiment of this invention. 本発明の第1の実施形態を説明するフローチャートである。It is a flowchart explaining the 1st Embodiment of this invention. 本発明の第2の実施形態による半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device by the 2nd Embodiment of this invention. 本発明の第3の実施形態によるコンピュータの構成を示す図である。It is a figure which shows the structure of the computer by the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

20 MOCVD装置
21 排気系
22 処理容器
22A 基板保持台
22a 酸素ガスライン
22b,22d MFC
22c 原料ガスライン
22e 気化器
22S シャワーヘッド
22U 紫外光源
22s 開口部
23A,23B 原料容器
40 シリコン基板
41 界面シリコン酸化膜
42,43 ハフニウムシリケート膜
60 半導体装置
61 シリコン基板
61A 素子領域
61I 素子分離領域
61a ソースエクステンション領域
61b ドレインエクステンション領域
61c ソース領域
61d ドレイン領域
62 ゲート絶縁膜
62ox 界面酸化膜
62hk ハフニウムシリケート膜
63 ゲート電極
63A ソース領域
63B ドレイン領域
80 コンピュータ
20 MOCVD equipment 21 Exhaust system 22 Processing vessel 22A Substrate holder 22a Oxygen gas line 22b, 22d MFC
22c raw material gas line 22e vaporizer 22S shower head 22U ultraviolet light source 22s opening 23A, 23B raw material container 40 silicon substrate 41 interface silicon oxide film 42, 43 hafnium silicate film 60 semiconductor device 61 silicon substrate 61A element region 61I element isolation region 61a source Extension region 61b Drain extension region 61c Source region 61d Drain region 62 Gate insulating film 62ox Interfacial oxide film 62hk Hafnium silicate film 63 Gate electrode 63A Source region 63B Drain region 80 Computer

Claims (10)

シリコン基板上への金属シリケート膜形成方法であって、
前記シリコン基板表面に、前記金属シリケート膜を構成する金属元素を含む有機金属化合物よりなる第1の気相原料と有機シリコン化合物よりなる第2の気相原料を供給し、前記シリコン基板上に金属シリケート膜を形成する第1の工程と、
前記第1の気相原料の供給を遮断し、前記金属シリケート膜の形成を中断する第2の工程と、を繰り返してなり、
前記第1の工程では、前記シリコン基板の温度を前記第1の気相原料の分解温度以上に保持し、前記金属シリケート膜を、少なくとも1分子層に相当する膜厚で形成されることを特徴とする金属シリケート膜形成方法。
A method for forming a metal silicate film on a silicon substrate,
A first vapor phase material composed of an organometallic compound containing a metal element constituting the metal silicate film and a second vapor phase material composed of an organic silicon compound are supplied to the silicon substrate surface, and the metal is deposited on the silicon substrate. A first step of forming a silicate film;
Repeating the second step of interrupting the supply of the first vapor phase raw material and interrupting the formation of the metal silicate film,
In the first step, the temperature of the silicon substrate is kept equal to or higher than the decomposition temperature of the first vapor phase raw material, and the metal silicate film is formed with a film thickness corresponding to at least one molecular layer. A method for forming a metal silicate film.
前記第2の工程では、前記シリコン基板の温度が、前記第2の気相原料の分解温度以下に保持されることを特徴とする請求項1記載の金属シリケート膜形成方法。   2. The method of forming a metal silicate film according to claim 1, wherein, in the second step, the temperature of the silicon substrate is maintained at a temperature equal to or lower than a decomposition temperature of the second vapor phase raw material. 前記第1の原料は、HTB(テトラターシャリブトキシハフニウム)であることを特徴とする請求項1または2記載の金属シリケート膜形成方法。   3. The method of forming a metal silicate film according to claim 1, wherein the first raw material is HTB (tetratertiary oxyhafnium). 前記第2の原料は、TEOS(テトラエトキシシラン)であることを特徴とする請求項3記載の金属シリケート膜形成方法。   4. The method of forming a metal silicate film according to claim 3, wherein the second raw material is TEOS (tetraethoxysilane). 前記第1の工程は、前記シリコン基板温度を300℃以上に保持して実行されることを特徴とする請求項3または4記載の金属シリケート膜形成方法。   5. The method of forming a metal silicate film according to claim 3, wherein the first step is performed while maintaining the silicon substrate temperature at 300 ° C. or higher. 前記第1の工程は、前記金属シリケート膜が、0.5〜2nmの膜厚で形成されるように実行されることを特徴とする請求項4記載の金属シリケート膜形成方法。   5. The method of forming a metal silicate film according to claim 4, wherein the first step is performed such that the metal silicate film is formed with a thickness of 0.5 to 2 nm. 前記第2の工程は、前記シリコン基板に酸素ガスを供給しながら実行されることを特徴とする請求項1記載の金属シリケート膜形成方法。   2. The method of forming a metal silicate film according to claim 1, wherein the second step is performed while supplying oxygen gas to the silicon substrate. 前記第2の工程では、前記シリコン基板にオゾンガスを供給しながら実行されることを特徴とする請求項7記載の金属シリケート膜形成方法。   8. The method of forming a metal silicate film according to claim 7, wherein the second step is performed while supplying ozone gas to the silicon substrate. 請求項1〜8のいずれかよりなる金属シリケート膜形成方法を含むことを特徴とする半導体装置の製造方法。   A method for manufacturing a semiconductor device, comprising a method for forming a metal silicate film according to claim 1. 実行されるとき、汎用コンピュータに成膜装置を制御させるソフトウェアを記録したコンピュータ可読記録媒体であって、
前記ソフトウェアは前記成膜装置に、請求項1〜8の金属シリケート膜形成方法を実行させることを特徴とするコンピュータ可読記録媒体。
A computer-readable recording medium that records software that, when executed, causes a general-purpose computer to control a film forming apparatus,
A computer-readable recording medium, wherein the software causes the film forming apparatus to execute the metal silicate film forming method according to claim 1.
JP2005308931A 2005-10-24 2005-10-24 Metal silicate film forming method, semiconductor device manufacturing method, and computer-readable recording medium Expired - Fee Related JP5106769B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005308931A JP5106769B2 (en) 2005-10-24 2005-10-24 Metal silicate film forming method, semiconductor device manufacturing method, and computer-readable recording medium
PCT/JP2006/318865 WO2007049415A1 (en) 2005-10-24 2006-09-22 Method of forming metal silicate film and process for producing semiconductor device
TW095139226A TW200729299A (en) 2005-10-24 2006-10-24 Method of forming a metal silicate film and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005308931A JP5106769B2 (en) 2005-10-24 2005-10-24 Metal silicate film forming method, semiconductor device manufacturing method, and computer-readable recording medium

Publications (2)

Publication Number Publication Date
JP2007116069A true JP2007116069A (en) 2007-05-10
JP5106769B2 JP5106769B2 (en) 2012-12-26

Family

ID=37967537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308931A Expired - Fee Related JP5106769B2 (en) 2005-10-24 2005-10-24 Metal silicate film forming method, semiconductor device manufacturing method, and computer-readable recording medium

Country Status (3)

Country Link
JP (1) JP5106769B2 (en)
TW (1) TW200729299A (en)
WO (1) WO2007049415A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104025A (en) * 2002-09-12 2004-04-02 Fujitsu Ltd Method for forming film
JP2004281479A (en) * 2003-03-13 2004-10-07 Rikogaku Shinkokai Thin film forming method
JP2005079223A (en) * 2003-08-29 2005-03-24 Toshiba Corp Semiconductor device and its manufacturing method
JP2005235987A (en) * 2004-02-19 2005-09-02 Toshiba Corp Semiconductor memory and method of manufacturing the same
JP2005294421A (en) * 2004-03-31 2005-10-20 Tokyo Electron Ltd Film formation method and film formation device, and method for forming gate insulating film
JP2006128333A (en) * 2004-10-28 2006-05-18 Sony Corp Capacitor, its manufacturing method and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104025A (en) * 2002-09-12 2004-04-02 Fujitsu Ltd Method for forming film
JP2004281479A (en) * 2003-03-13 2004-10-07 Rikogaku Shinkokai Thin film forming method
JP2005079223A (en) * 2003-08-29 2005-03-24 Toshiba Corp Semiconductor device and its manufacturing method
JP2005235987A (en) * 2004-02-19 2005-09-02 Toshiba Corp Semiconductor memory and method of manufacturing the same
JP2005294421A (en) * 2004-03-31 2005-10-20 Tokyo Electron Ltd Film formation method and film formation device, and method for forming gate insulating film
JP2006128333A (en) * 2004-10-28 2006-05-18 Sony Corp Capacitor, its manufacturing method and semiconductor device

Also Published As

Publication number Publication date
TW200729299A (en) 2007-08-01
JP5106769B2 (en) 2012-12-26
WO2007049415A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
KR100819318B1 (en) Manufacturing method of semiconductor apparatus
US7999334B2 (en) Hafnium tantalum titanium oxide films
US8084808B2 (en) Zirconium silicon oxide films
JP4293359B2 (en) Atomic layer deposition method of oxide film
US8399365B2 (en) Methods of forming titanium silicon oxide
US7572695B2 (en) Hafnium titanium oxide films
JP3912990B2 (en) Integrated circuit structure and manufacturing method thereof
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
JP2007519225A (en) Atomic layer deposition of hafnium-based high-k dielectrics
JP2004260168A (en) Atomic layer deposition of nanolaminate film
JP2009170439A (en) Formation method of gate insulation film
JP4090346B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2004022991A (en) Manufacturing method of semiconductor device
JP2004193409A (en) Method for forming insulation film
JP5106769B2 (en) Metal silicate film forming method, semiconductor device manufacturing method, and computer-readable recording medium
KR20080064259A (en) Thin film deposition method comprising improved metal precursor feeding and purging step
WO2009119148A1 (en) Film forming method and semiconductor device manufacturing method
JP5177660B2 (en) Insulating film formation method
WO2022187299A1 (en) Treatments to improve device performance
JP4562751B2 (en) Formation method of insulating film
JP2007300027A (en) Method for processing substrate, computer-readable recording medium, substrate processing apparatus, and substrate processing system
JP2006147896A (en) Forming method of thin film and manufacturing method of semiconductor device
US20070054503A1 (en) Film forming method and fabrication process of semiconductor device
US20210193468A1 (en) Treatments To Improve Device Performance
JP4220991B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees