JP2007105236A - Capsule type endoscope device - Google Patents
Capsule type endoscope device Download PDFInfo
- Publication number
- JP2007105236A JP2007105236A JP2005298923A JP2005298923A JP2007105236A JP 2007105236 A JP2007105236 A JP 2007105236A JP 2005298923 A JP2005298923 A JP 2005298923A JP 2005298923 A JP2005298923 A JP 2005298923A JP 2007105236 A JP2007105236 A JP 2007105236A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- ring
- source
- shaped gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002775 capsule Substances 0.000 title claims abstract description 36
- 238000012546 transfer Methods 0.000 claims description 49
- 238000003384 imaging method Methods 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 7
- 241001465754 Metazoa Species 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000005096 rolling process Methods 0.000 abstract description 6
- 210000000056 organ Anatomy 0.000 abstract description 5
- 210000001835 viscera Anatomy 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 13
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000001727 in vivo Methods 0.000 description 4
- 230000035508 accumulation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 241000167880 Hirundinidae Species 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011503 in vivo imaging Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Endoscopes (AREA)
Abstract
Description
本発明はカプセル型内視鏡装置に係り、特に撮像素子にグローバルシャッタ型のCMOSエリアセンサを用いて、人間、動物等の生物の体内管腔を撮影する飲み込み型のカプセル型内視鏡装置に関する。 The present invention relates to a capsule endoscope apparatus, and more particularly to a swallowable capsule endoscope apparatus that uses a global shutter type CMOS area sensor as an image pickup device to photograph a body lumen of a human being, an animal, or the like. .
人間、動物等の生物の体内管腔を撮影するための内視鏡には、体内撮影用カメラが先端配置してある細い挿入部を患者体内に挿入するチューブ型の内視鏡(例えば、特許文献1参照)と、カメラ系が小さなカプセル内部に全て納まったカプセル型内視鏡(例えば、特許文献2参照)とがある。カプセル型内視鏡では体内で独立して駆動せねばならない、小さな内蔵電池を積む方法がある(例えば、特許文献3参照)。 An endoscope for photographing the body lumen of a living organism such as a human being or an animal is a tube-type endoscope (for example, a patent) that inserts a thin insertion portion having a camera for photographing inside the body into the patient's body. And a capsule endoscope in which the camera system is entirely contained in a small capsule (for example, see Patent Document 2). In a capsule endoscope, there is a method of loading small internal batteries that must be driven independently in the body (for example, see Patent Document 3).
一方、固体撮像素子としてCCD(Charge Coupled Device:電荷結合素子)型撮像素子(以下、単にCCDという)やCMOS(Complementary Metal-Oxide Semiconductor)型撮像素子(以下、CMOSセンサという)が知られているが、CMOSセンサは、CCDに比べて低電圧駆動が可能であり、多画素化と高速読出し化の要求に対応することが容易であり、前記の特許文献2でも撮像素子として用いられている。近年、微細化とプロセス技術の向上により、このCMOSセンサの画質が向上したことから低消費電力で、かつ、高精細な映像が得られる撮像デバイスとして注目されている。
On the other hand, a CCD (Charge Coupled Device) type imaging device (hereinafter simply referred to as a CCD) and a CMOS (Complementary Metal-Oxide Semiconductor) type imaging device (hereinafter referred to as a CMOS sensor) are known as solid-state imaging devices. However, the CMOS sensor can be driven at a lower voltage than the CCD, and can easily meet the demands for a large number of pixels and a high-speed reading, and is also used as an image sensor in the above-mentioned
図6は従来のCMOSセンサを使ったカプセル型内視鏡装置の一例の構成図を示す。上記のCMOSセンサを使った従来のカプセル型内視鏡装置は、図6(A)に示す体外装置と同図(B)に示す体内装置とからなる。図6(A)に示す体外装置は、対外アンテナ110、画像処理装置111及び出力装置112からなる。図6(B)に示す体内装置は、全体を患者が飲み込み、体の内部を観察するカプセル型内視鏡101であり、CMOSセンサ102、回路部103、電源104、アンテナ105、発光装置106、遮光層107、対物レンズ108が、楕円球体の透明部材109内に収納された構造である。
FIG. 6 shows a configuration diagram of an example of a capsule endoscope apparatus using a conventional CMOS sensor. A conventional capsule endoscope apparatus using the above CMOS sensor includes an extracorporeal apparatus shown in FIG. 6A and an in-vivo apparatus shown in FIG. The extracorporeal device shown in FIG. 6A includes an
発光装置106は蛍光管又は発光ダイオード(LED)などで構成されており、暗い体内を撮影できるよう明るく照らす。発光装置106で照らされた体内の映像を示す光は、透明部材109、対物レンズ108を通してCMOSセンサ102に入射し、ここで光電変換されて電気信号(撮像信号)となる。CMOSセンサ102からの電気信号(撮像信号)は、回路部103で所定の演算処理や画像圧縮処理等が施された後、カプセル内アンテナ105を用いて図6(A)に示す対外装置の対外アンテナ110へ送信される。
The light emitting device 106 includes a fluorescent tube or a light emitting diode (LED), and illuminates brightly so that a dark body can be photographed. The light showing the in-vivo image illuminated by the light emitting device 106 enters the
体外アンテナ110で受信された撮像信号は、画像処理装置111で所定の画像処理が施された後、出力装置112へ送られて表示等されることにより、外部の人間が患者等の体内を画像として見ることができる。なお、図6(B)では、CMOSセンサ102と回路部103とは別々に記載されているが、ここでは概念的に分けたものであり、CMOSセンサ102と回路部103とがワンチップになっているものも存在する。また、カプセル型内視鏡は体内で独立して駆動できなければならないので、電源104は電池が用いられている。
The imaging signal received by the
ここで、CMOSセンサ102について更に詳しく説明すると、これは従来から知られているローリングシャッタ型CMOSセンサである(例えば、特許文献4参照)。図7は上記の従来のCMOSセンサの一例の等価回路図を示す。同図に示すCMOSセンサは、簡単のため、単位画素1が横方向2画素、縦方向2画素の2×2画素の配置とされている。単位画素1は、被写体像を光電変換するフォトダイオード(PD)2と、信号電荷の増幅用MOS型電界効果トランジスタ(以下、MOSFET)3と、電荷転送用MOSFET4と、リセット用MOSFET5と、選択用MOSFET7とよりなり、電源ライン6がMOSFET3、5のドレインに接続され、増幅用MOSFET3のソースが選択用MOSFET7のドレインに接続されている。
Here, the
増幅用MOSFET3のゲート電極はフローティングディフュージョン(FD)になっており、フォトダイオード2の電荷が電荷転送用MOSFET4のドレイン−ソースを介して増幅用MOSFET3のゲート電極(FD)に転送される。また、増幅用MOSFET3のゲート電極(FD)の電位は、リセット用MOSFET5によりリセットされる。
The gate electrode of the amplification MOSFET 3 is in a floating diffusion (FD), and the charge of the
選択用MOSFET7がオン状態になると、増幅用MOSFET3のソースを選択用MOSFET7のドレイン・ソースを通して画素出力ライン8に導通させる。画素出力ライン8は定電流供給用MOSFET9のドレインに接続されている。定電流供給用MOSFET9は、増幅用MOSFET3のソースフォロア回路の負荷として作用する。定電流供給用MOSFET9は、ゲート電位供給ライン13のゲート電位により制御される。
When the
また、リセット用制御ライン10、電荷転送用制御ライン11、画素選択用制御ライン12は、それぞれリセット用MOSFET5、電荷転送用MOSFET4、選択用MOSFET7の各ゲート電極に接続されており、その電位はそれぞれパルス供給端子15、14、16から、MOSFET19、20、21のドレイン・ソースをそれぞれ通して供給される。
The reset control line 10, the charge transfer control line 11, and the pixel
垂直シフトレジスタ17は、行順次走査のために2×2画素の行を選択する回路で、その垂直シフトレジスタ出力線18−1、18−2が、各行のMOSFET19、20、21のゲート電極に接続されており、パルス供給端子15、14、16の端子に供給されたパルスがどの行の画素を制御するかを決定する。
The
また、読み出しブロック22は、リセット信号出力を保持する容量23、光信号出力を保持する容量24、どちらの容量に保持するかを選択するスイッチ用MOSFET25及び26、水平出力線27、28に接続されたスイッチ用MOSFET29、30からなる。スイッチ用MOSFET25、26は端子37、38からそのゲート電極に供給されるパルスによりスイッチング制御される。
The
水平シフトレジスタ34は、2×2画素のうち、どの列の画素の保持信号を水平出力線27、28に出力するかをスイッチ用MOSFET29、30のゲートに接続された水平シフトレジスタ出力線35−1、35−2への出力電位で決定する。また、水平出力線27、28をリセットするための電位を端子33から供給し、リセットのタイミングは端子36から供給するパルスでスイッチ用MOSFET31、32をスイッチング制御して行う。水平出力線27、28は差動アンプ39の入力端子に接続されている。差動アンプ39はリセット信号出力と光信号出力の差をとり、その差信号をアンプ出力端子40からセンサ外に出力する。
The horizontal shift register 34 is a horizontal shift register output line 35-connected to the gates of the
次に、図7に示す従来のCMOSセンサの動作について図8のタイミングチャートを併せ参照して説明する。なお、図7中のMOSFETはすべてN型とし、よって、MOSFETはそのゲート電位がハイレベル(High)でオン、ローレベル(Low)でオフとなる。 Next, the operation of the conventional CMOS sensor shown in FIG. 7 will be described with reference to the timing chart of FIG. Note that all the MOSFETs in FIG. 7 are N-type, and therefore, the MOSFET is turned on when the gate potential is high (High) and turned off when the gate is low (Low).
まず、垂直シフトレジスタ出力線18−1の電位が図8(D)に示すように時刻t1でHighとなり、これにより1行目の画素1が選択される。続いて、パルス供給端子16の入力パルスが図8(C)に示すように時刻t2(>t1)でHighになり、これにより1行目の画素1の選択用MOSFET7がオン状態になるため、1行目の画素1の増幅用MOSFET3のソースが選択用MOSFET7のドレイン・ソースと画素出力ライン8を通して定電流供給用MOSFET9につながり、ソースフォロア回路を形成する。
First, as shown in FIG. 8D, the potential of the vertical shift register output line 18-1 becomes High at time t1, thereby selecting the
この状態で、最初にパルス供給端子15に図8(B)に示すように一定時間Highのパルスが供給され、1行目の画素1のリセット用MOSFET5のドレイン・ソースを通して増幅用MOSFET3のゲート電極(FD)がリセットされる。その後の時刻t3(>t2)で、パルス供給端子37の入力パルスが図8(I)に示すようにHighになり、スイッチ用MOSFET25をオン状態とし、容量23に1行目の画素1のソースフォロワ回路から出力されたリセット信号出力が保持される。
In this state, first, a high-level pulse is supplied to the
次に、パルス供給端子14に時刻t4(>t3)で図8(A)に示すようにHighパルスが印加されると、1行目の画素1内の電荷転送用MOSFET4がオンし、1行目の画素1内のフォトダイオード2に蓄積されている電荷が電荷転送用MOSFET4のドレイン・ソースを介して増幅用MOSFET3のゲート電極(FD)に転送される。その後の時刻t5(>t4)で、パルス供給端子38に図8(J)に示すようにHighパルスが印加されると、容量24に1行目の画素1のソースフォロワ回路から出力された光信号出力が保持される。続いて、パルス供給端子16の入力パルスが図8(C)に示すように、時刻t6(>t5)でLowになるため、1行目の画素1内の選択用MOSFET7がオフになり、1行目の画素1からの出力はなくなる。
Next, when a high pulse is applied to the
端子36の入力信号はこの間図8(H)に示すようにHighであり、水平出力ライン27、28はリセット状態になっている。しかし、上記の時刻t6で端子36の入力信号が図8(H)に示すようにLowになり、この状態で水平シフトレジスタ出力線35−1に図8(F)に示すHighパルスを印加すると、1列目のスイッチ用MOSFET29、30がそれぞれオンとされるため、1列目の容量23、24の各信号が1列目のスイッチ用MOSFET29、30を通して水平出力ライン27、28にそれぞれ出力されて差動アンプ39に供給される。差動アンプ39は1列目の容量23、24の各信号、すなわち、リセット信号出力と光信号出力との差をとり、増幅用MOSFET3のしきい値ばらつきに起因したノイズを除去した光信号を出力端子40より出力する。
During this time, the input signal at the terminal 36 is High as shown in FIG. 8H, and the
次に、端子36に図8(H)に示す時刻t7(>t6)でHighパルスを印加すると、水平出力ライン27、28が再びリセットされ、その後水平シフトレジスタ出力線35−2に、図8(G)に示すように時刻t8(>t7)でHighパルスが印加され、2列目のスイッチ用MOSFET29、30がそれぞれオンとされるため、2列目の容量23、24の各信号が2列目のスイッチ用MOSFET29、30を通して水平出力ライン27、28にそれぞれ出力されて差動アンプ39に供給され、2列目の信号が1列目と同様に差動アンプ39から出力端子40に出力される。
Next, when a High pulse is applied to the terminal 36 at time t7 (> t6) shown in FIG. 8H, the
その後、図8(D)に示す時刻t9(>t8)で垂直シフトレジスタ出力線18−1の電位がLowとなり、1行目の処理が終わる。次に時刻t10(>t9)で図8(E)に示すように、垂直シフトレジスタ出力線18−2の電位がHighになり、以下1行目と同様な処理が行われ、全画素の読み出しが終了する。 After that, at time t9 (> t8) shown in FIG. 8D, the potential of the vertical shift register output line 18-1 becomes Low, and the processing for the first row is completed. Next, at time t10 (> t9), as shown in FIG. 8E, the potential of the vertical shift register output line 18-2 becomes High, and processing similar to that in the first row is performed to read out all pixels. Ends.
従って、このCMOSセンサの場合、1行目と2行目のフォトダイオード2で光電変換しているタイミングが異なる。このような撮像方式をローリングシャッタ、あるいはフォーカルプレーンと呼ぶ。
Therefore, in the case of this CMOS sensor, the timing of photoelectric conversion by the
このようなローリングシャッタ型CMOSセンサ102を撮像素子として用いた従来のカプセル型内視鏡装置では、簡単のため2行4列の画素P11〜P24の図9(A)に示す概念図と共に説明すると、或る1行の画素P11〜P14を左方向から右方向へ順番に読み出しを行い(実線矢印I)、1行読み終わると次の行の先頭に戻り(破線矢印II)、続いて次の行を再び左から右方向へ読む(実線矢印III)という動作を繰り返す。従って、画素各々が選択されたときに初めて露光される処理になるので、画素すべて読み終わった時点で各々の画素で信号の取得時間が一致しない。CMOSセンサの全ての画素を読み終わった時点で1枚の絵を読んだことになる。
In a conventional capsule endoscope apparatus using such a rolling shutter
例えば、図9(B)に示すように画面左から右方向へ動く長方形150を撮影した場合、従来のローリングシャッタ型CMOSセンサ102を用いて撮影すると、撮影した画像は各行で撮影時刻が異なるために、上述のように画素を読んでいる間に撮影したい長方形が動いてしまうと、図9(C)に示すように、長方形150の移動により歪んで平行四辺形の像151となって撮影される。
For example, as shown in FIG. 9B, when a
従って、体内でカプセル型内視鏡が激しく動き回った場合、又は体内の非常に動きの速い臓器等の動きを撮影した場合、上述の図9(C)で生じた読み出し方式に依存した画像の歪が生じてしまう。このため、従来のカプセル型内視鏡装置では高速に動く物体、撮像素子自身が動く場合を撮像することが難しかった。 Therefore, when the capsule endoscope moves violently in the body, or when the movement of an extremely fast moving organ or the like is photographed in the body, image distortion depending on the readout method generated in FIG. 9C described above. Will occur. For this reason, it has been difficult for conventional capsule endoscope apparatuses to capture an image of an object that moves at high speed, or a case where the image sensor itself moves.
本発明は以上の点に鑑みなされたもので、体内でカプセル型内視鏡が激しく動き回った場合、又は体内の非常に動きの速い臓器等の動きを撮影した場合でも、撮影した画像が歪まないカプセル型内視鏡装置を提供することを目的とする。 The present invention has been made in view of the above points, and the captured image is not distorted even when the capsule endoscope moves violently in the body or when the movement of an extremely fast moving organ or the like is imaged. An object of the present invention is to provide a capsule endoscope apparatus.
上記の目的を達成するために、本発明のカプセル型内視鏡装置は、人間、動物等の生物の体内管腔を照明する照明手段と、照明手段により照明された部位を画像として読み取る撮像素子と、部位を撮像素子の撮像面に結像させる対物光学系と、撮像素子から出力された撮像信号を対外へ送信する送信手段とが透明部材内に内蔵された飲み込み式のカプセル型内視鏡を有すると共に、送信手段により送信された撮像信号を受信する受信手段と、受信手段により受信された撮像信号を映像信号として処理する信号処理手段と、信号処理手段からの映像信号を出力する出力手段とをカプセル型内視鏡の外部の体外装置として有するカプセル型内視鏡装置において、撮像素子としてグローバルシャッタ型CMOSセンサを用いることを特徴とする。この発明では、撮像素子としてグローバルシャッタ型CMOSセンサを用いたため、移動する被写体でも同一時刻で撮像した画像を表示できる。 In order to achieve the above object, a capsule endoscope apparatus of the present invention includes an illuminating unit that illuminates a body lumen of a living organism such as a human being or an animal, and an imaging element that reads a portion illuminated by the illuminating unit as an image. A swallowable capsule endoscope in which an objective optical system that forms an image on the imaging surface of the imaging device and a transmission unit that transmits an imaging signal output from the imaging device to the outside are incorporated in a transparent member And receiving means for receiving the imaging signal transmitted by the transmitting means, signal processing means for processing the imaging signal received by the receiving means as a video signal, and output means for outputting the video signal from the signal processing means In a capsule endoscope apparatus having an external device outside the capsule endoscope, a global shutter type CMOS sensor is used as an imaging element. In the present invention, since the global shutter type CMOS sensor is used as the image sensor, an image captured at the same time can be displayed even on a moving subject.
また、上記の目的を達成するため、本発明は、上記のグローバルシャッタ型CMOSセンサを、基板上のリング状ゲート電極と、リング状ゲート電極の中央開口部に対応する基板の位置に設けられたソース領域と、ソース領域を取り囲み、かつ、リング状ゲート電極の外周に達しないように基板に設けられたソース近傍領域とからなる信号出力用トランジスタと、光を電荷に変換して蓄積するフォトダイオード と、フォトダイオードに蓄積された電荷をソース近傍領域へ転送する電荷転送手段とを含む画素が複数2次元配列された構造であり、各画素内の転送手段は、フォトダイオードに蓄積された電荷を、同じ画素内の対応するソース近傍領域へ全画素一斉に転送し、信号出力用トランジスタは、入力された電荷の量をしきい値の変化として出力することを特徴とする。 In order to achieve the above object, according to the present invention, the global shutter type CMOS sensor is provided at a position of the substrate corresponding to the ring-shaped gate electrode on the substrate and the central opening of the ring-shaped gate electrode. A signal output transistor comprising a source region and a source vicinity region provided on the substrate so as to surround the source region and not reach the outer periphery of the ring-shaped gate electrode, and a photodiode for converting light into electric charge and storing it And a plurality of charge transfer means for transferring the charge accumulated in the photodiode to the source vicinity region. The transfer means in each pixel transfers the charge accumulated in the photodiode. All the pixels are transferred to the corresponding source neighborhood area in the same pixel at the same time, and the signal output transistor uses the amount of input charge as the change in threshold value. Output.
また、上記の目的を達成するため、本発明は、上記のグローバルシャッタ型CMOSセンサを、グローバルシャッタ型CMOSセンサは、第1の導電型の基板上に、リング状ゲート電極(45)を持つ光信号出力用トランジスタとフォトダイオードとを含む画素が複数2次元配列された固体撮像素子であって、
画素の各々は、基板の表面に設けられた第2の導電型のウェル領域と、ウェル領域中に設けられた第1の導電型のフォトダイオードの光電変換領域と、光電変換領域以外のウェル領域上に絶縁膜を挟んで設けられたリング状ゲート電極と、絶縁膜上のリング状ゲート電極と光電変換領域の間の、ウェル領域上に絶縁膜を挟んで設けられた転送ゲート電極と、ウェル領域の表面のうち、リング状ゲート電極と転送ゲート電極に対応する領域を除いた部分の少なくとも一部に設けられた、ウェル領域と電気的に一体化した高濃度の第2の導電型のドレイン領域と、リング状ゲート電極の中心開口部に対応するウェル領域中の位置に設けられた第2の導電型のソース領域と、ソース領域を取り囲み、かつ、ドレイン領域まで達しないようにウェル領域中に設けられた第1の導電型のソース近傍領域とを有することを特徴とする。
In order to achieve the above object, the present invention provides a global shutter type CMOS sensor, wherein the global shutter type CMOS sensor is a light having a ring-shaped gate electrode (45) on a first conductivity type substrate. A solid-state imaging device in which a plurality of pixels including a signal output transistor and a photodiode are two-dimensionally arranged,
Each of the pixels includes a second conductivity type well region provided on the surface of the substrate, a photoelectric conversion region of the first conductivity type photodiode provided in the well region, and a well region other than the photoelectric conversion region. A ring-shaped gate electrode provided with an insulating film on the top, a transfer gate electrode provided with an insulating film on the well region between the ring-shaped gate electrode on the insulating film and the photoelectric conversion region, and a well High-concentration second conductivity type drain that is electrically integrated with the well region and is provided in at least a part of the surface of the region excluding the region corresponding to the ring-shaped gate electrode and the transfer gate electrode A source region of a second conductivity type provided at a position in the well region corresponding to the central opening of the ring-shaped gate electrode, and a well region surrounding the source region and not reaching the drain region. And having a first conductivity type source region near provided in.
本発明によれば、グローバルシャッタ型CMOSセンサを用いたことにより、移動する被写体でも同一時刻で撮像した画像を表示できるため、体内でカプセル型内視鏡が激しく動き回った場合、または体内の非常に動きの速い臓器等の動きを撮影した状態で撮影しても、読み出し方式に依存する画像の変形や歪みなどを引き起こさず、正確な体内撮影ができる。 According to the present invention, since a global shutter type CMOS sensor is used, an image captured at the same time can be displayed even on a moving subject. Therefore, when the capsule endoscope moves violently in the body, Even in the state where the movement of a fast-moving organ or the like is imaged, accurate in-vivo imaging can be performed without causing image deformation or distortion depending on the readout method.
次に、本発明の一実施の形態について図面と共に説明する。図1は本発明になるカプセル型内視鏡装置の一実施の形態の構成図を示す。同図中、図6と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態のカプセル型内視鏡装置は、図1(A)に示す体外装置と同図(B)に示す体内装置とからなり、図1(A)に示す体外装置は、対外アンテナ110、画像処理装置111及び出力装置112からなり、従来の体外装置と同一構成である。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration diagram of an embodiment of a capsule endoscope apparatus according to the present invention. In the figure, the same components as those in FIG. 6 are denoted by the same reference numerals, and the description thereof is omitted. The capsule endoscope apparatus according to the present embodiment includes an extracorporeal apparatus shown in FIG. 1A and an in-vivo apparatus shown in FIG. 1B. The extracorporeal apparatus shown in FIG. The
本実施の形態のカプセル内視鏡装置は、図1(B)に示す体内装置である、全体を患者が飲み込み、体の内部を観察するカプセル型内視鏡201が、CMOSセンサとしてグローバルシャッタ型CMOSセンサ202を、楕円球体の透明部材109内に収納した構造である点に特徴がある。
A capsule endoscope apparatus according to the present embodiment is an in-vivo apparatus shown in FIG. 1B. A capsule endoscope 201 that swallows the entire patient and observes the inside of the body is a global shutter type as a CMOS sensor. This is characterized in that the
これにより、発光装置106から出射された光が透明部材109を透過して体内で反射され、その反射光が透明部材109、対物レンズ108を通してグローバルシャッタ型CMOSセンサ202に入射し、ここでその全画素にて一斉に光電変換された後、光電変換して得られた信号が各画素より順次に読み出されて回路部103に入力され、以下、従来と同様にして回路部103から出力された映像信号がアンテナ105から対外アンテナ110へ送信される。
As a result, the light emitted from the light emitting device 106 passes through the
次に、グローバルシャッタ型CMOSセンサ202の構成について、更に詳細に説明する。図2はグローバルシャッタ型CMOSセンサ202の一実施の形態の構成図を示し、同図(A)は平面図、同図(B)は同図(A)のX−X’線に沿う縦断面図を示す。図2(A)、(B)に示すように、本実施の形態のCMOSセンサ202は、p+型基板41上にp−型エピタキシャル層42を成長し、このエピタキシャル層42の表面にnウェル43がある。nウェル43上にはゲート酸化膜44を挟んで第1のゲート電極である平面形状がリング状のゲート電極45が形成されている。
Next, the configuration of the global shutter
リング状ゲート電極45の中心部に対応したnウェル43の表面にはn+型のソース領域46が形成されており、そのソース領域46に隣接してソース近傍p型領域47が形成され、更にソース領域46とソース近傍p型領域47の外側の離間した位置にはn+型のドレイン領域48が形成されている。更に、ドレイン領域48の下のnウェル43中には埋め込みのp−型領域49がある。この埋め込みのp−型領域49とnウェル43は、図2(A)に示す埋め込みフォトダイオード50を構成している。
An n + -
埋め込みフォトダイオード50とリング状ゲート電極45との間には、第2のゲート電極である転送ゲート電極51がある。ドレイン領域48、リング状ゲート電極45、ソース領域46、転送ゲート電極51には、それぞれメタル配線であるドレイン電極配線52、リング状ゲート電極配線53、ソース電極配線(出力線)54、転送ゲート電極配線55が接続されている。また、上記の各構成の上方には、図2(B)に示すように遮光膜56が形成されており、その遮光膜56の埋め込みフォトダイオード50に対応した位置には開口部57が穿設されている。この遮光膜56は金属、あるいは有機膜等で形成される。光は、開口部57を通して埋め込みフォトダイオード50に達して光電変換される。
Between the embedded photodiode 50 and the ring-shaped gate electrode 45, there is a
次に、CMOSセンサの画素構造と撮像素子全体の構造について、電気回路で表現した図3と共に説明する。同図において、まず、画素はm行n列に画素敷き詰め領域61に配置されている。図3ではこれらm行n列の画素のうち、s行t列の一画素62を代表として等価回路で表現している。この画素62は、リング状ゲートMOSFET63と、フォトダイオード64と、転送ゲートMOSFET65とからなり、リング状ゲートMOSFET63のドレインがフォトダイオード64のn側端子とドレイン電極配線66(図2の52に相当)に接続され、転送ゲートMOSFET65のソースがフォトダイオード64のp側端子に接続され、ドレインがリング状ゲートMOSFET63のバックゲートに接続されている。
Next, the pixel structure of the CMOS sensor and the structure of the entire image sensor will be described with reference to FIG. In the figure, first, pixels are arranged in a pixel spread area 61 in m rows and n columns. In FIG. 3, one pixel 62 of s rows and t columns among these m rows and n columns pixels is represented by an equivalent circuit. The pixel 62 includes a ring-shaped gate MOSFET 63, a
なお、上記のリング状ゲートMOSFET63は、図2(B)ではリング状ゲート電極45直下のソース近傍p型領域47をゲート領域とし、n+型のソース領域46及びn+型のドレイン領域48を有するnチャネルMOSFETである。また、上記の転送ゲートMOSFET65は、図2(B)では転送ゲート電極51直下のnウェル43をゲート領域、フォトダイオード50の埋め込みのp−型領域49をソース領域、ソース近傍p型領域47をドレインとするpチャネルMOSFETである。
In FIG. 2B, the ring-shaped gate MOSFET 63 has a p-
図3において、m行n列の各画素から1フレーム分の信号を読み出すために、まず読み出しを始める合図を出すフレームスタート信号を発生させる回路67がある。このフレームスタート信号は撮像素子の外から与えられてもよい。このフレームスタート信号は垂直シフトレジスタ68に供給される。垂直シフトレジスタ68は、m行n列の各画素のうちの何行目の画素を読み出すかの信号を出力する。
In FIG. 3, in order to read a signal for one frame from each pixel of m rows and n columns, there is a
各行の画素はリング状ゲート電極、転送ゲート電極、ドレイン電極の電位を制御する制御回路に接続されており、これらの制御回路は垂直レジスタ68の出力信号が供給される。例えば、s行目の各画素のリング状ゲート電極は、リング状ゲート電極配線69(図2の53に相当)を介してリング状ゲート電位制御回路70に接続され、各画素の転送ゲート電極は、転送ゲート電極配線71(図2の55に相当)を介して転送ゲート電位制御回路72に接続され、各画素のドレイン電極は、ドレイン電極配線66(図2の52に相当)を介してドレイン電位制御回路73に接続されている。上記の各制御回路70、72、73には垂直シフトレジスタ68の出力信号が供給される。
The pixels in each row are connected to a control circuit that controls the potentials of the ring-shaped gate electrode, transfer gate electrode, and drain electrode, and these control circuits are supplied with the output signal of the
なお、リング状ゲート電極は、行毎に制御するので横方向に配線するが、転送ゲート電極は全画素で一斉に制御するので、配線方向は問わず、縦方向でもよい。ここでは横方向に配線するものとして表現する。ドレイン電位制御回路73は、全画素一斉に制御するが、行毎に制御する可能性もあるので、フレームスタート信号と垂直レジスタ68の両方と接続して表現している。
Since the ring-shaped gate electrode is controlled for each row, wiring is performed in the horizontal direction. However, since the transfer gate electrode is controlled simultaneously for all pixels, the wiring direction is not limited and the vertical direction may be used. Here, it is expressed as wiring in the horizontal direction. The drain potential control circuit 73 controls all the pixels at the same time, but may be controlled for each row. Therefore, the drain potential control circuit 73 is represented by being connected to both the frame start signal and the
画素62のリング状ゲートMOSFET63のソース電極は、ソース電極配線74(図2の54に相当)を介して2分岐され、一方はスイッチSW1を介してソース電極電位を制御するソース電位制御回路75に接続され、他方はスイッチSW2を介して信号読み出し回路76に接続されている。信号を読み出すときにはスイッチSW1をオフ、スイッチSW2をオンにし、ソース電位を制御する時にはスイッチSW1をオン、スイッチSW2をオフにする。信号は縦方向に出すので、ソース電極の配線方向は縦にする。
The source electrode of the ring-shaped gate MOSFET 63 of the pixel 62 is branched into two via a source electrode wiring 74 (corresponding to 54 in FIG. 2), one of which is supplied to a source
信号読み出し回路76は次のように構成されている。画素62の出力はリング状ゲートMOSFET63のソースから行われ、出力線74には負荷、例えば電流源77が繋がっている。従って、ソースフォロア回路となっている。電流源77にはキャパシタC1とキャパシタC2の各一端がスイッチsc1とスイッチsc2を介して繋がっている。他端が接地されているキャパシタC1、C2の各一端は、また差動アンプ78の反転入力端子と非反転入力端子に繋がっており、両キャパシタC1及びC2の電位差を差動アンプ78から出力するようになっている。
The
このような信号読み出し回路76はCDS回路(相関二重サンプリング回路)と呼ばれ、ここに描かれた方式以外にも種々の回路が提案されており、この回路に限るわけではない。信号読み出し回路76から出力された信号は、出力スイッチswtを介して出力される。同じ列にある出力スイッチswtは、水平シフトレジスタ79から出力される信号によりスイッチング制御される。
Such a
次に、図3に示すCMOSセンサの駆動方法について、図4のタイミングチャートと共に説明する。まず、図4(1)に示す期間では、埋め込みのフォトダイオード(図2(A)の50、図3の64等)に光が入射し、光電変換効果により電子・ホール対が発生し、フォトダイオードの埋め込みp−型領域49にホールが蓄積される。このとき転送ゲート電極51の電位はドレイン電位Vddと同じになっており、転送ゲートMOSFET65はオフ状態である。これらの蓄積は、前フレームの読み出し操作が行われている時に同時に実行されている。
Next, a method for driving the CMOS sensor shown in FIG. 3 will be described with reference to the timing chart of FIG. First, in the period shown in FIG. 4A, light is incident on the embedded photodiode (50 in FIG. 2A, 64 in FIG. 3, etc.), and an electron / hole pair is generated due to the photoelectric conversion effect. Holes accumulate in the buried p - type region 49 of the diode. At this time, the potential of the
続く図4(2)に示す期間では、前フレームの読み出しが終了すると、同図(A)に示すように新しいフレームスタート信号が発信されて、次のフレームの読み出しが始まる。最初に行うのは全画素一斉にフォトダイオード(図2(A)の50、図3の64等)からリング状ゲート電極(図2の45)のソース近傍p型領域(図2の47)にホールを転送することである。そのため、図4(B)に示すように転送ゲート電位制御回路72から出力される転送ゲート制御信号がVddからLow2に下がり、転送ゲート電極(図2の41)の電位がLow2となり、転送ゲートMOSFET65がオン状態になる。
In the subsequent period shown in FIG. 4 (2), when the reading of the previous frame is completed, a new frame start signal is transmitted as shown in FIG. First, all the pixels are performed simultaneously from the photodiode (50 in FIG. 2A, 64 in FIG. 3) to the p-type region (47 in FIG. 2) near the source of the ring-shaped gate electrode (45 in FIG. 2). It is to transfer the hole. Therefore, as shown in FIG. 4B, the transfer gate control signal output from the transfer gate
このとき、リング状ゲート電位制御回路70により制御されるリング状ゲート電極配線69の電位は、図4(C)に示すように、LowからLow1になるが、Low2の方がLow1よりも大きい。Low1はLowと同じでもよい。最も簡便にはLow1=Low=0(V)に設定する。
At this time, the potential of the ring-shaped gate electrode wiring 69 controlled by the ring-shaped gate
一方、ソース電位制御回路75からスイッチSW1を介してソース電極配線74からリング状ゲートMOSFET63のソースに供給されるソース電位をはじめとする、全画素のソース電位は図4(D)に示すように電位S1に設定される。S1>Low1であり、これにより、リング状ゲートMOSFET63がオフのままであり、電流が流れないようにする。この結果、全画素のフォトダイオードに蓄積された電荷(ホール)が、対応する画素のリング状ゲート電極の下に一斉に転送される。
On the other hand, the source potential of all the pixels including the source potential supplied from the source
図2(B)に示すリング状ゲート電極45の下の領域で、ソース近傍p型領域47が最もポテンシャルが低いので、フォトダイオードに蓄積されていたホールはソース近傍p型領域47に達し、そこに蓄積される。ホールが蓄積される結果、ソース近傍p型領域47の電位が上昇する。
In the region below the ring-shaped gate electrode 45 shown in FIG. 2 (B), the p-
続いて、図4(3)に示す期間では、同図(B)に示すように転送ゲート電極が再びVddになり、転送ゲートMOSFET65がオフになる。これにより、フォトダイオード(図2(A)の50、図3の64等)では再び光電変換効果により電子・ホール対が発生し、フォトダイオードの埋め込みp−型領域49にホールが蓄積され始める。この蓄積動作は次の電荷転送時まで続けられる。
Subsequently, in the period shown in FIG. 4 (3), as shown in FIG. 4 (B), the transfer gate electrode becomes Vdd again, and the
一方、読み出し操作は行単位で順番に行われるので、1行目〜(s−1)行目を読み出す期間(3)では、リング状ゲート電極の電位は図4(C)に示すようにLowの状態で、ソース近傍p型領域47にホールを蓄積したまま待機状態となる。ソース電位は他の行からの信号読み出しが行われている間、その画素からの信号の値により、様々な値をとり得る。また、リング状ゲート電極電位は行毎に様々な値をとり得るが、s行目ではLowに設定され、リング状ゲートMOSFET63がオフ状態である。
On the other hand, since the read operation is performed in units of rows, the potential of the ring-shaped gate electrode is low as shown in FIG. 4C in the period (3) in which the first to (s−1) th rows are read. In this state, a standby state is entered with holes accumulated in the p-
続く図4(4)〜(6)に示す期間では、画素の信号読み出しが行われる。s行目t列目の画素62について代表してこの信号読み出し動作について説明するに、まず、ソース近傍p型領域47にホールを蓄積した状態で、図4(E)に示す垂直シフトレジスタ68の出力信号が、同図(H)に示すようにローレベルである期間(4)において、リング状ゲート電位制御回路70からリング状ゲート電極配線69に出力される制御信号により、リング状ゲート電極45の電位を図4(K)に示すように、LowからVg1に上げる。
In the subsequent period shown in FIGS. 4 (4) to (6), pixel signal readout is performed. This signal readout operation will be described representatively for the pixel 62 in the s-th row and the t-th column. First, in the state where holes are accumulated in the p-
ここで、上記の電位Vg1は、前述した各電位Low、Low1、Vddとの間に
Low≦Low1≦Vg1≦Vdd (ただし、Low<Vdd)
なる不等式が成立する電位である。また、上記の期間(4)ではスイッチSW1が図4(I)に示すようにオフ、スイッチSW2が同図(J)に示すようにオン、スイッチsc1が同図(M)に示すようにオン、スイッチsc2が同図(N)に示すようにオフとされる。
Here, the potential Vg1 is between the potentials Low, Low1, and Vdd described above.
Low ≦ Low1 ≦ Vg1 ≦ Vdd (where Low <Vdd)
Is an electric potential that holds the inequality. In the period (4), the switch SW1 is turned off as shown in FIG. 4I, the switch SW2 is turned on as shown in FIG. 4J, and the switch sc1 is turned on as shown in FIG. The switch sc2 is turned off as shown in FIG.
この結果、リング状ゲートMOSFET63のソースに接続されたソースフォロア回路が働き、リング状ゲートMOSFET63のソース電位は、図4(L)に示すように期間(4)ではS2(=Vg1−Vth1)となる。ここで、Vth1とはバックゲート(ソース近傍p型領域47)にホールがある状態での、リング状ゲートMOSFET63のしきい値電圧である。このソース電位S2がオンとされているスイッチsc1を通してキャパシタC1に記憶される。
As a result, the source follower circuit connected to the source of the ring-shaped gate MOSFET 63 works, and the source potential of the ring-shaped gate MOSFET 63 is S2 (= Vg1-Vth1) in the period (4) as shown in FIG. Become. Here, Vth1 is a threshold voltage of the ring-shaped gate MOSFET 63 in a state in which there is a hole in the back gate (p-
続く図4(5)に示す期間では、リング状ゲート電位制御回路70からリング状ゲート電極配線69に出力される制御信号により、リング状ゲート電極45の電位を図4(K)に示すようにHigh1に上げると同時に、同図(I)、(J)に示すようにスイッチSW1をオン、スイッチSW2をオフとすると共に、ソース電位制御回路75から出力されるソース電位を同図(L)に示すようにHighsに上げる。ここで、High1、Highs>Low1である。
In the subsequent period shown in FIG. 4 (5), the potential of the ring-shaped gate electrode 45 is set as shown in FIG. 4 (K) by the control signal output from the ring-shaped gate
上記の電位High1及びHighsの値は同じであっても異なっていてもよいが、設計の簡単のためにはHigh1、Highs≦Vddが望ましい。簡便な設定では、High1=Highs=Vddとする。また、リング状ゲートMOSFET63がオンして電流が流れないような電位設定にすることが望ましい。この結果、ソース近傍p型領域47のポテンシャルが上昇し、nウェル43のバリアを越えてホールがエピタキシャル層42に排出される(リセット)。
The values of the potentials High1 and Highs may be the same or different, but High1 and Highs ≦ Vdd are desirable for simplicity of design. In a simple setting, High1 = Highs = Vdd. Further, it is desirable to set the potential so that the ring-shaped gate MOSFET 63 is turned on and no current flows. As a result, the potential of the p-
続く図4(6)に示す期間では、再び前記期間(4)と同じ信号読み出し状態にする。ただし、期間(4)とは異なり、図4(M)、(N)に示すように、スイッチsc1はオフ、スイッチsc2はオンとする。リング状ゲート電極は図4(K)に示すように期間(4)と同じVg1とする。しかし、この期間(6)では直前の期間(5)でホールが基板に排出されていて、ソース近傍p型領域47にはホールが存在しないので、リング状ゲートMOSFET63のソース電位は、図4(L)に示すように期間(6)ではS0(=Vg1−Vth0)となる。ここでVth0は、バックゲート(ソース近傍p型領域47)にホールがない状態でのリング状ゲートMOSFET63のしきい値電圧である。
In the subsequent period shown in FIG. 4 (6), the same signal readout state as in the period (4) is set again. However, unlike the period (4), as shown in FIGS. 4M and 4N, the switch sc1 is turned off and the switch sc2 is turned on. The ring-shaped gate electrode is set to Vg1 which is the same as that in the period (4) as shown in FIG. However, in this period (6), holes are discharged to the substrate in the immediately preceding period (5), and no holes are present in the p-
このソース電位S0はオンとされたスイッチsc2を介してキャパシタC2に記憶される。差動アンプ78はキャパシタC1とC2の電位差を出力する。すなわち、差動アンプ78は(Vth0−Vth1)を出力する。この出力値(Vth0−Vth1)は、ホール電荷によるしきい値変化分である。その後、水平シフトレジスタ79から出力される図4(F)に示すパルスのうち、同図(O)に示すt列目の出力パルスに基づき、図3の出力スイッチswtがオンとされ、このswtのオン期間に図4(P)にハッチングにより模式的に示すように、差動アンプ78からのホール電荷によるしきい値変化分が画素62の出力信号Voutとしてセンサ外へ出力される。
The source potential S0 is stored in the capacitor C2 through the switch sc2 that is turned on. The differential amplifier 78 outputs the potential difference between the capacitors C1 and C2. That is, the differential amplifier 78 outputs (Vth0−Vth1). This output value (Vth0-Vth1) is a change in threshold value due to hole charge. Thereafter, among the pulses shown in FIG. 4F output from the
続いて、図4に(7)で示す期間では、再びリング状ゲート電極45の電位を図4(B)に示すようにLowにし、ソース近傍p型領域47にはホールがない状態で、全ての行の信号処理が終了するまで(s+1行〜n行の画素の読み出しが終了するまで)待機する。これらの読み出し期間中、フォトダイオード64では光電変換効果によるホールの蓄積が進行している。その後、前記期間(1)に戻って、ホールの転送から繰り返す。これにより、各画素から図4(G)に示す出力信号が読み出される。すべての画素から信号を読み出すと、再び次のフレームが開始される。
Subsequently, in the period indicated by (7) in FIG. 4, the potential of the ring-shaped gate electrode 45 is set to low again as shown in FIG. It waits until the signal processing of the next row is completed (until the readout of pixels of the s + 1 row to the nth row is completed). During these readout periods, the
上記の図2(A)、(B)に示す構成の固体撮像素子は、リング状のゲート電極45を持つリング状ゲートMOSFET63が増幅用MOSFETであり、図3に示したように各画素内に増幅用MOSFETを持つという意味で、CMOSセンサの一種である。そして、このCMOSセンサは、フォトダイオードに蓄積された電荷(ホール)が、対応する画素のリング状ゲート電極の下のソース近傍p型領域47に一斉に転送されるようにすることで、グローバルシャッタを実現している。
2A and 2B, the ring-shaped gate MOSFET 63 having the ring-shaped gate electrode 45 is an amplifying MOSFET, and as shown in FIG. It is a kind of CMOS sensor in the sense that it has an amplifying MOSFET. In this CMOS sensor, the charge (hole) accumulated in the photodiode is transferred to the p-
なお、図4の期間(5)のリセット時のソース電極配線74の電位供給は、ソース電位制御回路75から供給する以外の次の方法もある。すなわち、上記期間(5)でスイッチSW1、SW2をともにオフとして、ソース電極配線74をフローティングにする。ここでリング状ゲート電極配線69の電位をHigh1とすると、リング状ゲートMOSFET63がオン状態となり、ソース電極にドレインから電流が供給され、ソース電極電位が上昇する。この結果、ソース近傍p型領域47のポテンシャルが持ち上げられ、nウェル43のバリアを越えて、ホールがp型エピタキシャル層42に排出される(リセット)。ホールが完全に排出されたときのソース電極電位は、High1−Vth0になる。この方法では、ソース電位制御回路75のうち、Highsを供給するトランジスタを削減することができ、その結果、チップ面積を減らすことができる。
Note that the potential supply of the
なお、図3の画素62の回路構成は簡略化して示してある。画素62の回路は、厳密には、転送ゲートMOSFET65のソースとリング状ゲートMOSFET63のバックゲートとの間に、リング状ゲート電極配線69と転送ゲート電極配線71の各電位に連動したスイッチが設けられる構成である。このスイッチは、リング状ゲート電極配線69の電位Low1と、転送ゲート電極配線71の電位Low2との間に、Low1≦Low2の関係があるときはオン状態になり、Low1>Low2の関係があるときにはオフ状態になる。
Note that the circuit configuration of the pixel 62 in FIG. 3 is simplified. Strictly speaking, the circuit of the pixel 62 is provided with a switch linked to each potential of the ring-shaped gate electrode wiring 69 and the transfer gate electrode wiring 71 between the source of the
このスイッチを設けることにより、リング状ゲート電極45(電位Low1)の下の基板電位が、転送ゲート電極61(電位Low2)の下の基板電位よりも高くなっていて、リング状ゲート電極45(電位Low1)の下の基板電位がバリアとして働き、ホールがソース近傍p型領域47に達することができないという現象を回路的に表現できる。しかしながら、転送時は上記のLow1≦Low2の条件は、電位制御回路70、72等により常に満たされているので、図3ではこのスイッチを省略して図示している。
By providing this switch, the substrate potential under the ring-shaped gate electrode 45 (potential Low1) is higher than the substrate potential under the transfer gate electrode 61 (potential Low2), and the ring-shaped gate electrode 45 (potential). The phenomenon that the substrate potential under Low 1) functions as a barrier and the holes cannot reach the p-
次に、上記の構成及び動作をするグローバルシャッタ型CMOSセンサ202を用いた、本実施の形態のカプセル内視鏡装置の動作について説明する。この実施の形態のグローバルシャッタ型CMOSセンサ202は、体内で反射され、その反射光が図1の透明部材109、対物レンズ108を通してグローバルシャッタ型CMOSセンサ202に入射し、図2〜図4と共に説明したように、露光は各ライン毎にタイミングがずれることなく同一の1フレーム期間で行われる。これは図4の期間(1)に当たる。
Next, the operation of the capsule endoscope apparatus of the present embodiment using the global shutter
一定期間の露光後、グローバルシャッタ型CMOSセンサ202内の転送ゲート(図3の転送ゲートMOSFET65等)により、全画素の電荷が一斉に各画素の所定領域(図3のリング状ゲートMOSFET63のバックゲート(図2(B)のソース近傍p型領域47))に転送される。これは図4の期間(2)に当たる。その後、読み出し回路により、読み出し期間内で、順次各画素からの信号が読み出される。これは図4の期間(3)〜(7)に当たる。
After exposure for a certain period, the charges of all the pixels are simultaneously transferred to a predetermined region of each pixel (the back gate of the ring-shaped gate MOSFET 63 in FIG. 3) by the transfer gate (transfer
これにより、図5(A)に示すように画面中、例えば左から右方向に移動する被写体(体内の部位)150を撮像した場合でも、撮像画像は同一時刻で露光した画像であるので、同図(B)に160で示すような撮像画像が得られ、被写体150の画像と異なる画像歪みは発生しない。従って、本実施の形態によれば、体内でカプセル型内視鏡が激しく動き回った場合、又は体内の非常に動きの速い臓器等の動きを撮影した場合でも、撮影した画像は歪みや変形なく正確な画像が得られる。 As a result, as shown in FIG. 5A, even when a subject (part in the body) 150 that moves from left to right is imaged on the screen, for example, the captured image is an image exposed at the same time. A captured image as indicated by 160 in FIG. (B) is obtained, and image distortion different from the image of the subject 150 does not occur. Therefore, according to the present embodiment, even when the capsule endoscope moves vigorously in the body, or even when the movement of an extremely fast moving organ or the like is photographed in the body, the photographed image is accurate without distortion or deformation. Images can be obtained.
43 nウェル
45 リング状ゲート電極
46 n+型ソース領域
47 ソース近傍p型領域
48 n+型ドレイン領域
49 埋め込みp−型領域
50、64 フォトダイオード
51 転送ゲート電極
52、66 ドレイン電極配線
53、69 リング状ゲート電極配線
54、74 ソース電極配線(出力線)
55、71 転送ゲート電極配線
61 画素敷き詰め領域
62 画素
63 リング状ゲートMOSFET
65 転送ゲートMOSFET
103 回路部
104 電源
105 アンテナ
106 発光装置
107 遮光層
108 対物レンズ
109 透明部材
110 対外アンテナ
111 画像処理装置
112 出力装置
201 カプセル型内視鏡(体内装置)
202 グローバルシャッタ型CMOSセンサ
43 n well 45 ring-shaped gate electrode 46 n +
55, 71 Transfer gate electrode wiring 61 Pixel covering area 62 Pixel 63 Ring-shaped gate MOSFET
65 Transfer gate MOSFET
DESCRIPTION OF
202 Global shutter type CMOS sensor
Claims (3)
前記送信手段により送信された撮像信号を受信する受信手段と、前記受信手段により受信された前記撮像信号を映像信号として処理する信号処理手段と、前記信号処理手段からの前記映像信号を出力する出力手段とを前記カプセル型内視鏡の外部の体外装置として有するカプセル型内視鏡装置において、
前記撮像素子としてグローバルシャッタ型CMOSセンサを用いることを特徴とするカプセル型内視鏡装置。 Illuminating means for illuminating a body lumen of a living organism such as a human being or an animal, an imaging element for reading a part illuminated by the illuminating means as an image, and an objective optical system for forming an image on the imaging surface of the imaging element The transmission means for transmitting the imaging signal output from the imaging element to the outside has a swallowable capsule endoscope built in the transparent member,
A receiving means for receiving the imaging signal transmitted by the transmitting means, a signal processing means for processing the imaging signal received by the receiving means as a video signal, and an output for outputting the video signal from the signal processing means In a capsule endoscope apparatus having a means as an extracorporeal device outside the capsule endoscope,
A capsule endoscope apparatus using a global shutter type CMOS sensor as the image sensor.
基板上のリング状ゲート電極と、前記リング状ゲート電極の中央開口部に対応する前記基板の位置に設けられたソース領域と、前記ソース領域を取り囲み、かつ、前記リング状ゲート電極の外周に達しないように前記基板に設けられたソース近傍領域とからなる信号出力用トランジスタと、
光を電荷に変換して蓄積するフォトダイオードと、
前記フォトダイオードに蓄積された前記電荷を前記ソース近傍領域へ転送する電荷転送手段とを含む画素が複数2次元配列された構造であり、
各画素内の前記転送手段は、前記フォトダイオードに蓄積された前記電荷を、同じ画素内の対応する前記ソース近傍領域へ全画素一斉に転送し、前記信号出力用トランジスタは、入力された電荷の量をしきい値の変化として出力することを特徴とする請求項1記載のカプセル型内視鏡装置。 The global shutter CMOS sensor is
A ring-shaped gate electrode on the substrate; a source region provided at a position of the substrate corresponding to a central opening of the ring-shaped gate electrode; and surrounding the source region and reaching an outer periphery of the ring-shaped gate electrode A signal output transistor comprising a source vicinity region provided on the substrate so as not to
A photodiode that converts light into charge and stores it;
A plurality of two-dimensionally arranged pixels including charge transfer means for transferring the charge accumulated in the photodiode to the source vicinity region;
The transfer means in each pixel transfers all the charges accumulated in the photodiode to the corresponding source vicinity region in the same pixel all at once, and the signal output transistor 2. The capsule endoscope apparatus according to claim 1, wherein the quantity is output as a change in threshold value.
前記画素の各々は、
前記基板の表面に設けられた第2の導電型のウェル領域と、
前記ウェル領域中に設けられた第1の導電型の前記フォトダイオードの光電変換領域と、
前記光電変換領域以外の前記ウェル領域上に絶縁膜を挟んで設けられた前記リング状ゲート電極と、
前記絶縁膜上の前記リング状ゲート電極と前記光電変換領域の間の、前記ウェル領域上に前記絶縁膜を挟んで設けられた転送ゲート電極と、
前記ウェル領域の表面のうち、前記リング状ゲート電極と前記転送ゲート電極に対応する領域を除いた部分の少なくとも一部に設けられた、前記ウェル領域と電気的に一体化した高濃度の第2の導電型のドレイン領域と、
前記リング状ゲート電極の中心開口部に対応する前記ウェル領域中の位置に設けられた第2の導電型のソース領域と、
前記ソース領域を取り囲み、かつ、前記ドレイン領域まで達しないように前記ウェル領域中に設けられた第1の導電型のソース近傍領域と
を有することを特徴とする請求項1記載のカプセル型内視鏡装置。
The global shutter type CMOS sensor is a solid-state imaging device in which a plurality of pixels including an optical signal output transistor having a ring-shaped gate electrode and a photodiode are two-dimensionally arranged on a first conductive type substrate,
Each of the pixels
A well region of a second conductivity type provided on the surface of the substrate;
A photoelectric conversion region of the photodiode of the first conductivity type provided in the well region;
The ring-shaped gate electrode provided on the well region other than the photoelectric conversion region with an insulating film interposed therebetween;
Between the ring-shaped gate electrode on the insulating film and the photoelectric conversion region, a transfer gate electrode provided on the well region with the insulating film interposed therebetween,
A high concentration second electrically integrated with the well region provided in at least a part of the surface of the well region excluding the region corresponding to the ring-shaped gate electrode and the transfer gate electrode. A drain region of a conductivity type of
A source region of a second conductivity type provided at a position in the well region corresponding to the central opening of the ring-shaped gate electrode;
2. A capsule-type endoscope according to claim 1, further comprising: a first-conductivity-type source vicinity region provided in the well region so as to surround the source region and not to reach the drain region. Mirror device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298923A JP2007105236A (en) | 2005-10-13 | 2005-10-13 | Capsule type endoscope device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298923A JP2007105236A (en) | 2005-10-13 | 2005-10-13 | Capsule type endoscope device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007105236A true JP2007105236A (en) | 2007-04-26 |
Family
ID=38031564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298923A Pending JP2007105236A (en) | 2005-10-13 | 2005-10-13 | Capsule type endoscope device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007105236A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090149705A1 (en) * | 2007-12-05 | 2009-06-11 | Hoya Corporation | Imaging-device driving unit, electronic endoscope, and endoscope system |
JP2013090036A (en) * | 2011-10-14 | 2013-05-13 | Olympus Corp | Imaging device and endoscopic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134729A (en) * | 2000-10-26 | 2002-05-10 | Innotech Corp | Solid-state image pickup device and method for driving the same |
US20050167707A1 (en) * | 2004-01-29 | 2005-08-04 | Victor Company Of Japan, Limited | Solid state image sensing device and manufacturing and driving methods thereof |
JP2005270462A (en) * | 2004-03-25 | 2005-10-06 | Olympus Corp | Capsule type medical apparatus and capsule type medical apparatus system |
-
2005
- 2005-10-13 JP JP2005298923A patent/JP2007105236A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134729A (en) * | 2000-10-26 | 2002-05-10 | Innotech Corp | Solid-state image pickup device and method for driving the same |
US20050167707A1 (en) * | 2004-01-29 | 2005-08-04 | Victor Company Of Japan, Limited | Solid state image sensing device and manufacturing and driving methods thereof |
JP2005270462A (en) * | 2004-03-25 | 2005-10-06 | Olympus Corp | Capsule type medical apparatus and capsule type medical apparatus system |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090149705A1 (en) * | 2007-12-05 | 2009-06-11 | Hoya Corporation | Imaging-device driving unit, electronic endoscope, and endoscope system |
US8517920B2 (en) * | 2007-12-05 | 2013-08-27 | Hoya Corporation | Imaging-device driving unit, electronic endoscope, and endoscope system |
JP2013090036A (en) * | 2011-10-14 | 2013-05-13 | Olympus Corp | Imaging device and endoscopic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11552115B2 (en) | Imaging device including photoelectric converters and capacitive element | |
EP3799421A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US10811447B2 (en) | Solid-state imaging device, driving method, and electronic equipment | |
US11375145B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
CN108447878B (en) | Imaging device and electronic apparatus | |
US11050966B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP4655898B2 (en) | Solid-state imaging device | |
KR101679867B1 (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
US20230156369A1 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
US20130027596A1 (en) | Color imaging using time-multiplexed light sources and monochrome image sensors with multi-storage-node pixels | |
JP2007150008A (en) | Solid state imaging apparatus | |
CN112201666B (en) | Solid-state imaging device and electronic apparatus | |
JP2016143850A (en) | Solid-state imaging device and electronic apparatus | |
KR20070106622A (en) | Solid-state image pickup device and method for driving the same | |
JP2007105236A (en) | Capsule type endoscope device | |
KR20200134209A (en) | Imaging devices and electronic devices | |
JP4640102B2 (en) | Omni-directional camera | |
JP4687383B2 (en) | Optical system integrated imaging module and portable terminal using the same | |
JP4631661B2 (en) | Solid-state image sensor | |
JP5135772B2 (en) | Solid-state imaging device | |
JP2004104116A (en) | Imaging apparatus | |
JP4618170B2 (en) | Solid-state imaging device | |
US11425319B2 (en) | Solid-state imaging device and imaging system | |
US20230042900A1 (en) | Smart and compact image capture devices for in vivo imaging | |
JP4367397B2 (en) | Image reading apparatus and image reading method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |