JP2007104797A - Pulse power supply device - Google Patents

Pulse power supply device Download PDF

Info

Publication number
JP2007104797A
JP2007104797A JP2005290615A JP2005290615A JP2007104797A JP 2007104797 A JP2007104797 A JP 2007104797A JP 2005290615 A JP2005290615 A JP 2005290615A JP 2005290615 A JP2005290615 A JP 2005290615A JP 2007104797 A JP2007104797 A JP 2007104797A
Authority
JP
Japan
Prior art keywords
capacitor
switch
current
circuit
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005290615A
Other languages
Japanese (ja)
Inventor
Takehisa Koganezawa
竹久 小金澤
Toshihiro Osada
俊宏 長田
Eiji Sasamoto
栄二 笹本
Masao Azuma
征男 東
Naoki Shirai
尚樹 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2005290615A priority Critical patent/JP2007104797A/en
Publication of JP2007104797A publication Critical patent/JP2007104797A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the burden on a circuit element and the size and cost of equipment. <P>SOLUTION: A pulse power supply device is so constructed that the following is implemented: an initial stage capacitor C0 is initially charged by a charger 2; energy is transferred from the capacitor C0 to a capacitor C1 by controlling turn-on of a switch S1; and a compressed narrow-pulse current is obtained from the capacitor C1 by a saturable reactor SI2 that is saturated with the voltage of the capacitor C1 charged through the energy transfer and is supplied to a load 4. The pulse power supply device includes an energy regeneration circuit. When the capacitor C0 is charged in polarity opposite the initial charging polarity by a kickback current that is not absorbed by the load and is reflected to the capacitor C0, the energy regeneration circuit charges the capacitor C0 in polarity reversed to its initial charging polarity to regenerate kickback energy. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電力用半導体スイッチを用いたパルス発生回路と磁気パルス圧縮回路を組み合わせて狭幅で大電流パルスを高い繰り返しで発生するパルス電源装置に係り、特にエキシマレーザ装置やグロー放電を利用した薄膜形成装置等の放電負荷に対してパルス電流を供給する回路に関する。   The present invention relates to a pulse power supply device that combines a pulse generation circuit using a power semiconductor switch and a magnetic pulse compression circuit to generate a large current pulse with a narrow width and high repetition, and particularly uses an excimer laser device or glow discharge. The present invention relates to a circuit for supplying a pulse current to a discharge load such as a thin film forming apparatus.

この種のパルス電源装置の構成を図12および図13に示す(例えば、特許文献1、特許文献2参照)。   The configuration of this type of pulse power supply device is shown in FIGS. 12 and 13 (see, for example, Patent Document 1 and Patent Document 2).

図12において、パルス発生回路1は、コンデンサC0を充電器2から可飽和リアクトル可飽和リアクトルSI0を通して初期充電し、この後に半導体スイッチSWをターンオンさせて振動電流I0によりコンデンサC0の充電電圧を反転させ、可飽和リアクトルSI1が飽和動作したときにコンデンサC0からダイオードD1及び可飽和リアクトルSI1を通して昇圧・磁気パルス圧縮回路3にパルス電流I1を供給し、このパルス電流I1を昇圧・磁気パルス圧縮回路3によって昇圧および磁気パルス圧縮して負荷装置4のピーキングコンデンサCpを高圧充電し、この充電電圧で電極(レーザヘッドなど)に高圧大電流のパルス電流を発生させる。 12, the pulse generating circuit 1 is to initially charge the capacitor C0 through the saturable reactor saturable reactor SI0 from the charger 2, reversing the charging voltage of the capacitor C0 by oscillating current I 0 by turning the semiconductor switch SW after this When the saturable reactor SI1 is saturated, the pulse current I 1 is supplied from the capacitor C0 to the step-up / magnetic pulse compression circuit 3 through the diode D1 and the saturable reactor SI1, and the pulse current I 1 is step-up / magnetic pulse compressed. The circuit 3 boosts and compresses the magnetic pulse to charge the peaking capacitor Cp of the load device 4 with a high voltage, and generates a high voltage and large pulse current on the electrode (laser head or the like) with this charging voltage.

負荷装置4における放電において、そのエネルギの全てが消費されることなく、一部のエネルギが昇圧・磁気パルス圧縮回路側にキックバック電流として戻る。このキックバック電流は昇圧・磁気パルス圧縮回路3を通して電流I1と同じ極性でコンデンサC0の充電電流として戻り、コンデンサC0をその初期充電極性と同じ極性で充電することでキックバックエネルギーの回生を得る。 In the discharge in the load device 4, a part of the energy is returned to the boosting / magnetic pulse compression circuit side as a kickback current without consuming all of the energy. This kickback current returns as the charging current of the capacitor C0 in the same polarity as the current I 1 through the booster-magnetic pulse compression circuit 3 to obtain the regeneration of kickback energy by charging a capacitor C0 in the same polarity as the initial charging polarity .

なお、図12では昇圧・磁気パルス圧縮回路3として説明するが、昇圧回路(絶縁の昇圧トランス)が省略される構成もある。ただし、この時はピーキングコンデンサCpの下側が接地電位となる。   In FIG. 12, the boosting / magnetic pulse compression circuit 3 will be described. However, there is a configuration in which the boosting circuit (insulating boosting transformer) is omitted. However, at this time, the lower side of the peaking capacitor Cp becomes the ground potential.

図13の構成は、パルス発生回路2がLC反転充電回路に構成され、この回路がガス放電のために必要な高電圧(HV)の半分だけを提供する高電圧電源装置1と接続される。LC反転充電回路の第1コンデンサC1は直接的に直流電圧源と並列に配設されていて、その第2コンデンサC2が同時の充電後、第1コンデンサC1を反転再充電するための可飽和・電荷反転インダクタLviを介し、トリガリングされるスイッチS1を用いた第1コンデンサC1の反転再充電に寄与し、放電のために必要な完全な高電圧がコンデンサバンク(C1−C2)内に得る。予備電離ユニット5は、予備電源電圧源から負荷装置4に予備電離に必要な電圧を印加する。トリガユニット6は、負荷装置4へのパルス電流供給周期でスイッチS1をオン制御する。
特開平11−262278号公報 特開2005−185092号公報
In the configuration of FIG. 13, the pulse generation circuit 2 is configured as an LC inversion charging circuit, and this circuit is connected to the high voltage power supply device 1 that provides only half of the high voltage (HV) required for gas discharge. The first capacitor C1 of the LC inversion charging circuit is directly arranged in parallel with the DC voltage source. After the second capacitor C2 is charged at the same time, the first capacitor C1 is saturable to reversely recharge the first capacitor C1. Via the charge reversal inductor Lvi, it contributes to the reversal recharge of the first capacitor C1 using the triggered switch S1, and the complete high voltage required for the discharge is obtained in the capacitor bank (C1-C2). The preliminary ionization unit 5 applies a voltage necessary for preliminary ionization from the standby power supply voltage source to the load device 4. The trigger unit 6 turns on the switch S <b> 1 in the pulse current supply cycle to the load device 4.
Japanese Patent Laid-Open No. 11-262278 JP 2005-185092 A

従来のパルス電源装置では、以下の問題があった。   The conventional pulse power supply device has the following problems.

(1)図12の構成では、図14の(a)に等価回路構成で示すように、スイッチSWのターンオンによりコンデンサC0の電圧を逆極性に充電するため、スイッチSWがターンオンしたときの電流ピークipeak、電流パルス幅Wpが大きくなり、図14の(b)に等価回路構成で示す一般的なコンデンサからコンデンサへのエネルギ移行回路と比較して電流ピークipeak、電流パルス幅Wp共に√2倍になり、スイッチSWの電力損失が大きくなる。 (1) In the configuration of FIG. 12, as shown in the equivalent circuit configuration of FIG. 14 (a), the voltage of the capacitor C0 is charged in reverse polarity by turning on the switch SW, so that the current peak when the switch SW is turned on i peak and current pulse width W p are increased, and both current peak i peak and current pulse width W p are compared to the general capacitor-to-capacitor energy transfer circuit shown in FIG. √2 times, and the power loss of the switch SW increases.

また、電流パルス幅が大きくなることで後段の磁気パルス圧縮回路3の可飽和リアクトルのVT積(電圧時間積)が√2倍必要になり、装置が大型、高価になる。   Further, since the current pulse width is increased, the VT product (voltage time product) of the saturable reactor of the subsequent magnetic pulse compression circuit 3 is required to be √2 times, and the apparatus becomes large and expensive.

なお、可飽和リアクトルSI0は、スイッチSWがターンオンする際のスイッチング損失を軽減する磁気アシスト機能をもつが、スイッチSWがターンオンした後の電流ピークipeak、電流パルス幅Wpを下げるものではない。 Incidentally, saturable reactor SI0 is with magnetic assist function to reduce the switching loss when the switch SW is turned on, a current peak i peak after the switch SW is turned on, does not reduce the current pulse width W p.

(2)図13の構成では、一般的なコンデンサからコンデンサへのエネルギ移行回路と比較して、スイッチS1の責務は電流ピークが1/√2となるが、電流パルス幅が√2倍となり、スイッチS1の損失はあまり変わらない。しかも、コンデンサC1,C2の総静電容量は4倍のものを必要として大型になること、およびスイッチS1により電圧が逆極性にされる側のコンデンサC1の電流責務が大きいため(一般的なコンデンサからコンデンサへのエネルギ移行回路の場合、「充電→放電」に対して「充電→極性反転→放電」となるため)、装置が大型、高価になる。   (2) In the configuration of FIG. 13, compared to a general capacitor-to-capacitor energy transfer circuit, the switch S1 is responsible for a current peak of 1 / √2, but a current pulse width of √2 times, The loss of switch S1 does not change much. Moreover, the total capacitance of the capacitors C1 and C2 needs to be four times that of the capacitors C1 and C2, and the capacitor C1 on the side whose voltage is reversed by the switch S1 has a large current duty (general capacitors). In the case of an energy transfer circuit from a capacitor to a capacitor, “charging → polarity inversion → discharging” with respect to “charging → discharging”), the apparatus becomes large and expensive.

また、図12または図13において、絶縁トランスを使用せずに負荷に負極性の電圧を印加する場合、スイッチSWまたはS1の制御電源あるいはパルス発生回路1と磁気パルス圧縮回路3をフローティング(絶縁)にする必要があり、その回路構成が複雑になる。逆に、絶縁トランスを介挿させた回路構成とすると、装置の大型化、コストアップになる。   12 or 13, when a negative voltage is applied to the load without using an insulating transformer, the control power source of the switch SW or S1 or the pulse generation circuit 1 and the magnetic pulse compression circuit 3 are floated (insulated). The circuit configuration becomes complicated. On the contrary, if the circuit configuration includes an insulating transformer, the size and cost of the device will increase.

本発明の目的は、上記の課題を解決したパルス電源装置を提供することにある。   The objective of this invention is providing the pulse power supply device which solved said subject.

前記の課題を解決するための本発明は、以下の構成を特徴とする。   The present invention for solving the above-described problems is characterized by the following configuration.

(1)一定の繰り返し周期で高電圧・狭パルス電流を得て負荷に供給するパルス電源装置であって、
充電器によって初期充電される初段コンデンサC0と、可飽和リアクトルSI1およびコンデンサC1を直列接続し、この直列回路に並列接続したスイッチS1のターンオン制御で前記コンデンサC0からコンデンサC1へのエネルギ移行を行うエネルギ移行回路と、
前記エネルギ移行で充電された前記コンデンサC1の電圧で飽和する可飽和リアクトルSI2によって該コンデンサC1から圧縮した狭パルス電流を得る磁気パルス圧縮回路とを備えたことを特徴とする。
(1) A pulse power supply device that obtains a high voltage / narrow pulse current and supplies it to a load at a constant repetition cycle,
Energy for performing energy transfer from the capacitor C0 to the capacitor C1 by the turn-on control of the switch S1 connected in series with the first stage capacitor C0 initially charged by the charger, the saturable reactor SI1, and the capacitor C1. A transition circuit;
And a magnetic pulse compression circuit for obtaining a narrow pulse current compressed from the capacitor C1 by a saturable reactor SI2 saturated with the voltage of the capacitor C1 charged by the energy transfer.

(2)前記負荷で吸収されずに前記コンデンサC0へ反射されたキックバック電流によって、該コンデンサC0が初期充電極性とは逆極性に充電されたときに、該コンデンサC0を初期の充電極性に反転充電させてキックバックエネルギを回生するエネルギ回生回路を備えたことを特徴とする。   (2) When the capacitor C0 is charged with the opposite polarity to the initial charge polarity by the kickback current reflected to the capacitor C0 without being absorbed by the load, the capacitor C0 is inverted to the initial charge polarity. An energy regeneration circuit for regenerating kickback energy by charging is provided.

(3)前記エネルギ回生回路は、
前記コンデンサC0と並列に、LC共振用リアクトルL1と、該コンデンサC0の逆充電状態で導通する方向のダイオードD2を直列接続した構成、
前記コンデンサC0と可飽和リアクトルSI1との接続点から前記スイッチS1に並列に可飽和リアクトルを設けた構成、
前記コンデンサC0と可飽和リアクトルSI1との接続点から前記スイッチS1に並列にダイオードD3とリアクトルL2の直列回路を設けた構成、
前記コンデンサC0と可飽和リアクトルSI1との接続点から前記スイッチS1に並列にスイッチS2とリアクトルL2の直列回路を設けた構成、
のいずれか1つの構成としたことを特徴とする。
(3) The energy regeneration circuit includes:
A configuration in which an LC resonance reactor L1 and a diode D2 in a direction of conducting in a reverse charged state of the capacitor C0 are connected in series with the capacitor C0;
A configuration in which a saturable reactor is provided in parallel to the switch S1 from a connection point between the capacitor C0 and the saturable reactor SI1;
A configuration in which a series circuit of a diode D3 and a reactor L2 is provided in parallel to the switch S1 from a connection point between the capacitor C0 and the saturable reactor SI1;
A configuration in which a series circuit of a switch S2 and a reactor L2 is provided in parallel to the switch S1 from a connection point between the capacitor C0 and the saturable reactor SI1;
It is characterized by having set it as any one of these.

(4)前記スイッチS1をターンオン制御し、この後に該コンデンサC0がキックバック電流で初期充電極性とは逆極性に充電された後、該コンデンサC0が初期の充電極性に反転充電されたタイミングで該スイッチをターンオフ制御または前スイッチS1とスイッチS2をターンオフ制御する制御回路を備えたことを特徴とする。   (4) The switch S1 is turned on, and after that, the capacitor C0 is charged with a reverse polarity to the initial charge polarity by a kickback current, and then the capacitor C0 is inverted and charged to the initial charge polarity. It is characterized by comprising a control circuit for turning off the switch or for turning off the front switch S1 and the switch S2.

(5)前記磁気パルス圧縮回路は2段以上で構成したことを特徴とする。   (5) The magnetic pulse compression circuit is composed of two or more stages.

(6)前記スイッチS1は、複数のスイッチの直列接続で高耐圧回路に構成、または複数のスイッチの並列接続で大電流容量に構成したことを特徴とする。   (6) The switch S1 is configured as a high-voltage circuit by connecting a plurality of switches in series, or configured to have a large current capacity by connecting a plurality of switches in parallel.

以上のとおり、本発明によれば、コンデンサーコンデンサのエネルギ移行回路で構成されるため、コンデンサの電圧責務軽減、スイッチS1の電流責務軽減、電流パルス幅が短くなリ、後段の磁気パルス圧縮回路の可飽和リアクトルのVT積を小さくできる。   As described above, according to the present invention, since it is constituted by the capacitor-capacitor energy transfer circuit, the voltage duty of the capacitor is reduced, the current duty of the switch S1 is reduced, the current pulse width is shortened, and the magnetic pulse compression circuit of the subsequent stage is reduced. The VT product of the saturable reactor can be reduced.

また、トランスを使用することなく、負荷に負極性の電圧を供給できる。   Further, a negative voltage can be supplied to the load without using a transformer.

また、負荷、充電器の一端がアースに接続され、スイッチS1の一端(ソース)がアースに接続され、スイッチS1のオン・オフ制御回路の電源がアース電位となり、これらの間の絶縁を不要にして回路構成が簡単になる。   In addition, one end of the load and charger is connected to the ground, one end (source) of the switch S1 is connected to the ground, and the power source of the on / off control circuit of the switch S1 becomes the ground potential, eliminating the need for insulation between them. This simplifies the circuit configuration.

また、負荷に吸収されずに反射されたエネルギを初段コンデンサC0に蓄積し、次充電時に再利用するエネルギ回生もできる。   In addition, energy that is reflected without being absorbed by the load is accumulated in the first stage capacitor C0, and energy regeneration that can be reused during the next charging can also be performed.

(実施形態1)
図1は、本実施形態を示す主回路構成図である。初段コンデンサC0と可飽和リアクトルSI1およびコンデンサC1を直列接続し、この直列回路に並列にスイッチS1と逆並列ダイオードD1の直列回路を接続してエネルギ移行回路を構成する。充電器2の出力端はエネルギ移行回路の入力段(スイッチS1の両端)に接続される。コンデンサC1は可飽和リアクトルSI2とによって1段の磁気パルス圧縮回路を構成し、負荷4に高圧・狭パルス電流を供給する。可飽和リアクトルSI0は、負荷4に並列に設け、負荷4に印加される高電圧の極性に対して高インダクタンスとなる方向にリセットされる。
(Embodiment 1)
FIG. 1 is a main circuit configuration diagram showing the present embodiment. An initial stage capacitor C0, a saturable reactor SI1, and a capacitor C1 are connected in series, and a series circuit of a switch S1 and an antiparallel diode D1 is connected in parallel to the series circuit to constitute an energy transfer circuit. The output terminal of the charger 2 is connected to the input stage of the energy transfer circuit (both ends of the switch S1). The capacitor C1 forms a one-stage magnetic pulse compression circuit with the saturable reactor SI2 and supplies a high voltage / narrow pulse current to the load 4. The saturable reactor SI0 is provided in parallel with the load 4 and is reset in a direction of high inductance with respect to the polarity of the high voltage applied to the load 4.

以上の主回路構成になるパルス電源装置の動作を説明する。まず、充電器2は、負荷4に供給するパルス電流の繰返し周期で高電圧出力を発生し、コンデンサC0を初期充電する。この充電器2の出力によるコンデンサC0の充電電流は、充電器→C0→SI1→SI2→SI0のループで流す。このとき、全ての可飽和リアクトル(SI0〜SI2)は、充電電流に対して低インダクタンスとなる方向に飽和(リセット)させておく。このリセットは、可飽和リアクトルに設けた制御巻線に外部電源から直流リセット電流を供給する方法、またはコンデンサC0の充電電流自体を利用する方法でもよい。   The operation of the pulse power supply device having the above main circuit configuration will be described. First, the charger 2 generates a high voltage output at the repetition period of the pulse current supplied to the load 4 and initially charges the capacitor C0. The charging current of the capacitor C0 due to the output of the charger 2 flows in a loop of charger → C0 → SI1 → SI2 → SI0. At this time, all the saturable reactors (SI0 to SI2) are saturated (reset) in a direction where the inductance becomes low with respect to the charging current. This reset may be a method of supplying a DC reset current from an external power source to a control winding provided in the saturable reactor, or a method of using the charging current itself of the capacitor C0.

次に、スイッチS1をターンオン制御し、C0→S1→C1→SI1のループで電流を流し、コンデンサC0からコンデンサC1へ電荷を移す(エネルギを移行する)。このとき、スイッチS1のターンオン直後は、可飽和リアクトルSI1が非飽和(高インダクタンス)であるため、これが飽和するまで移行電流が流れ出さず、スイッチS1をゼロ電流ターンオンさせてそのスイッチング損失を低減する。また、可飽和リアクトルSI2は、コンデンサC1の負極性の電圧に対して高インダクタンスであるため、負荷4に電圧が印加されることはない。   Next, the switch S1 is turned on, current is passed through the loop of C0 → S1 → C1 → SI1, and the charge is transferred from the capacitor C0 to the capacitor C1 (energy is transferred). At this time, immediately after the switch S1 is turned on, the saturable reactor SI1 is not saturated (high inductance). Therefore, no transition current flows until the saturable reactor SI1 is saturated, and the switch S1 is turned on to reduce the switching loss. . Further, since the saturable reactor SI2 has a high inductance with respect to the negative voltage of the capacitor C1, no voltage is applied to the load 4.

次に、コンデンサC0からコンデンサC1へのエネルギ移行が完了するタイミングで、該コンデンサC1の電圧によって可飽和リアクトルSI2を飽和させ、コンデンサC1から圧縮した狭パルス電流を負荷4側に印加し、C1→負荷→SI2のループで負荷4に狭パルス電流を供給する。このとき、可飽和リアクトルSI0は高インダクタンスであるため、コンデンサC1からの電流のほぼ全てが負荷4に流れる。また、負荷4に吸収されなかったエネルギはコンデンサC1の正極性の電圧としてコンデンサC1に現れる。このコンデンサC1の正極性の電圧はC1→SI1→C0→S1のループでキックバック電流として流れ、コンデンサC0の逆充電電荷として戻る。   Next, at the timing when the energy transfer from the capacitor C0 to the capacitor C1 is completed, the saturable reactor SI2 is saturated by the voltage of the capacitor C1, and a compressed narrow pulse current is applied to the load 4 side from the capacitor C1. A narrow pulse current is supplied to the load 4 in a loop of load → SI2. At this time, since the saturable reactor SI0 has a high inductance, almost all of the current from the capacitor C1 flows to the load 4. The energy that is not absorbed by the load 4 appears in the capacitor C1 as a positive voltage of the capacitor C1. The positive voltage of the capacitor C1 flows as a kickback current in a loop of C1, SI1, C0, and S1, and returns as a reverse charge of the capacitor C0.

したがって、本実施形態によれば、電圧極性反転を伴わないコンデンサからコンデンサへのエネルギ移行回路になり、従来の構成に比べて電流ピークipeak、電流パルス幅Wpが共に小さくなり、スイッチS1の電流および電力責務が軽減され、さらにコンデンサC0、C1の電圧責務軽減および必要とする容量が小さくなる。また、電流パルス幅Wpが狭くなることから、後段の磁気パルス圧縮回路の可飽和リアクトルSI2に必要なVT積を小さくしてその小型化を図ることができる。 Therefore, according to this embodiment, the capacitor-to-capacitor energy transfer circuit without voltage polarity reversal is obtained, and both the current peak i peak and the current pulse width W p are smaller than in the conventional configuration, and the switch S1 Current and power duties are reduced, and voltage duties and required capacity of capacitors C0 and C1 are reduced. Further, it is possible to from the current pulse width W p becomes narrow, the miniaturization by reducing the VT product required saturable reactor SI2 of the magnetic pulse compression circuit in the subsequent stage.

また、絶縁トランスを不要にして負荷に負極性の電圧を供給でき、しかもスイッチS1の制御電源あるいは磁気パルス圧縮回路のフローティング(絶縁)を不要にした回路構成にできる。すなわち、スイッチS1の一端(ソース)がアースに接続され、スイッチS1駆動用の信号回路の電源がアース電位となり、装置間の絶縁が不要となる。   Further, it is possible to supply a negative voltage to the load without using an insulating transformer, and to make a circuit configuration that does not require the control power supply of the switch S1 or the floating (insulation) of the magnetic pulse compression circuit. That is, one end (source) of the switch S1 is connected to the ground, the power source of the signal circuit for driving the switch S1 becomes the ground potential, and insulation between devices becomes unnecessary.

なお、本実施形態は、磁気パルス圧縮回路を1段とする場合を示すが、磁気パルス圧縮効果を高めるために2段以上の磁気パルス圧縮回路とすることができる。図2は、コンデンサC1〜C3と可飽和リアクトルSI2〜SI4による3段の磁気パルス圧縮回路とする場合を示し、磁気パルス圧縮効果を高めながら同様の作用効果を得ることができる。   Although the present embodiment shows a case where the magnetic pulse compression circuit is one stage, it can be a two-stage or more magnetic pulse compression circuit in order to enhance the magnetic pulse compression effect. FIG. 2 shows a case where a three-stage magnetic pulse compression circuit is formed by capacitors C1 to C3 and saturable reactors SI2 to SI4, and similar effects can be obtained while enhancing the magnetic pulse compression effect.

また、本実施形態はスイッチS1を1個の半導体スイッチで構成する場合を示すが、より高電圧が要求される場合、またはスイッチの耐電圧が不足する場合はスイッチS1を直列に接続した構成とすることができる。図3は、スイッチS1a〜S1cを3直列にした構成を示す。さらに、より大電流を制御する場合、またはスイッチの制御電流容量が不足する場合は各スイッチS1a〜S1cを複数スイッチを並列接続した構成とすることができる。   In addition, this embodiment shows a case where the switch S1 is configured by one semiconductor switch. However, when a higher voltage is required, or when the withstand voltage of the switch is insufficient, the switch S1 is connected in series. can do. FIG. 3 shows a configuration in which three switches S1a to S1c are connected in series. Further, when a larger current is controlled or when the control current capacity of the switch is insufficient, each of the switches S1a to S1c can be configured by connecting a plurality of switches in parallel.

(実施形態2)
実施形態1では、負荷4で吸収されずに、コンデンサC0へ反射されたキックバック電流は、該コンデンサC0を初期充電極性とは逆極性に充電することになり、このキックバックされたエネルギの再利用または消費させる処理機能がない。この場合、充電器2による充電エネルギが余分に必要となるし、反射エネルギが再び負荷4へ放出されることで、負荷4の性能劣化、放電電極の劣化などを起こすおそれがある。
(Embodiment 2)
In the first embodiment, the kickback current reflected to the capacitor C0 without being absorbed by the load 4 charges the capacitor C0 with a polarity opposite to the initial charge polarity, and this kickback energy is restored. There are no processing functions to use or consume. In this case, extra charging energy by the charger 2 is required, and the reflected energy is released to the load 4 again, which may cause deterioration in performance of the load 4 and deterioration of the discharge electrode.

本実施形態では、コンデンサC0へ反射されたキックバック電流を次回のパルス発生のための該コンデンサC0の充電電力として再利用(回生)可能とするものである。   In this embodiment, the kickback current reflected to the capacitor C0 can be reused (regenerated) as the charging power of the capacitor C0 for the next pulse generation.

図4は、本実施形態を示す主回路構成図と制御回路図である。同図の主回路が図1と異なる部分は、初段コンデンサC0に並列に、キックバック電流回生回路7を設けた点にある。このキックバック電流回生回路7は、LC共振用リアクトルL1とサージ吸収用抵抗R1の並列回路に、逆流阻止用ダイオードD2を直列接続した構成とし、ダイオードD2の接続極性はコンデンサC0の逆充電状態で導通する方向とする。   FIG. 4 is a main circuit configuration diagram and a control circuit diagram showing this embodiment. The main circuit of FIG. 6 differs from FIG. 1 in that a kickback current regeneration circuit 7 is provided in parallel with the first stage capacitor C0. The kickback current regeneration circuit 7 has a configuration in which a backflow prevention diode D2 is connected in series to a parallel circuit of an LC resonance reactor L1 and a surge absorbing resistor R1, and the polarity of the connection of the diode D2 is in the reverse charge state of the capacitor C0. The direction to conduct.

以上の主回路構成において、負荷4に吸収されなかったエネルギがコンデンサC1の正極性の電圧としてコンデンサC1に残り、この電圧がコンデンサC0へエネルギ移行し、コンデンサC0の充電電圧が負極性(図の右側が+)になる。このとき、C0→D1→L1のループでコンデンサC0に半周期のLC振動電流が流れ、コンデンサC0の電圧が反転し(コンデンサC0の電圧は正極性:図の左側が+)、キックバックされたエネルギがコンデンサC0に回生される。この回生期間では、可飽和リアクトルSI1は非飽和(高インダクタンス)であるため回生回路7にしか電流は流れない。また、スイッチS1はオフしているため、コンデンサC0にはキックバックエネルギが蓄積されたままとなり、充電器2からの次回の充電時にこのエネルギが再利用されることとなり電源装置としての電力変換効率が改善される。   In the above main circuit configuration, the energy that has not been absorbed by the load 4 remains in the capacitor C1 as the positive voltage of the capacitor C1, this energy is transferred to the capacitor C0, and the charging voltage of the capacitor C0 has a negative polarity (in the figure). The right side becomes +). At this time, a half cycle LC oscillation current flows in the capacitor C0 in the loop of C0 → D1 → L1, the voltage of the capacitor C0 is inverted (the voltage of the capacitor C0 is positive: the left side in the figure is +) and kicked back. Energy is regenerated in the capacitor C0. In this regeneration period, the saturable reactor SI1 is not saturated (high inductance), so that current flows only through the regeneration circuit 7. Further, since the switch S1 is turned off, the kickback energy remains accumulated in the capacitor C0, and this energy is reused at the next charging from the charger 2, and the power conversion efficiency as the power supply device. Is improved.

上記の回生動作を可能にするためのスイッチS1の制御回路は、ロジック回路8と電流検出器(CT)9と電流エッジ検出回路10とタイマ付きロジック回路11で構成される。ロジック回路8は、スイッチS1のターンオン信号が印加されたときにそれをターンオンさせ、ターンオフ信号が与えられたタイミングでスイッチS1をターンオフさせる。電流検出器9はスイッチS1の部分でコンデンサC0の電流を検出し、この検出電流の立上がりタイミングを電流エッジ検出回路10で検出し、この電流エッジ検出から一定の時間遅れを持たせてロジック回路11がターンオフ信号を発生する。   The control circuit of the switch S1 for enabling the above regenerative operation includes a logic circuit 8, a current detector (CT) 9, a current edge detection circuit 10, and a logic circuit 11 with a timer. When the turn-on signal of the switch S1 is applied, the logic circuit 8 turns it on, and turns off the switch S1 at the timing when the turn-off signal is given. The current detector 9 detects the current of the capacitor C0 at the switch S1, detects the rising timing of this detected current with the current edge detection circuit 10, and gives a certain time delay from this current edge detection to the logic circuit 11 Generates a turn-off signal.

図5は、制御回路のタイムチャートを示す。ターンオン信号によりスイッチS1がオンし(t1)、初期充電されていたコンデンサC0にエネルギ移行の電流が流れ始め、コンデンサC0の電圧も低下し始める。このときの電流が一定レベルに達したことを電流エッジ検出回路10により検出し(t2)、さらに一定レベル以下に達したことを検出する(t3)。エネルギ移行と磁気パルス圧縮がなされて負荷4にパルス電流が供給された後、負荷4からのキックバック電流がコンデンサC0に流れ始め、この電流が一定レベルに達したことを電流エッジ検出回路10で検出され(t4)、さらに一定レベル以下に達したことが検出される(t5)。上記のキックバック電流が零になるまで(t6)、コンデンサC0の電圧が逆極性に充電され続け、この後に回生回路7により回生が始まり、ダイオードD2に回生電流が流れ始め(t7)、コンデンサC0の電圧が初期充電電圧極性に反転し、回生電流も零になる(t8)。この回生動作において、スイッチS1は時刻t6〜t8の間にターンオフさせればよい。そこで、ロジック回路11は、2回目の立下りエッジ検出タイミング(t5)から一定時間遅れてターンオフ信号を発生し、ロジック回路8がスイッチS1をターンオフさせる。   FIG. 5 shows a time chart of the control circuit. The switch S1 is turned on by the turn-on signal (t1), an energy transfer current starts to flow through the initially charged capacitor C0, and the voltage of the capacitor C0 also starts to decrease. The current edge detection circuit 10 detects that the current at this time has reached a certain level (t2), and further detects that the current has reached a certain level or less (t3). After the energy transfer and the magnetic pulse compression are performed and the pulse current is supplied to the load 4, the kickback current from the load 4 starts to flow into the capacitor C0, and the current edge detection circuit 10 indicates that this current has reached a certain level. It is detected (t4), and it is further detected that the level has reached a certain level (t5). Until the kickback current becomes zero (t6), the voltage of the capacitor C0 continues to be charged with a reverse polarity, and thereafter, regeneration starts by the regenerative circuit 7 and regenerative current starts to flow through the diode D2 (t7). Is reversed to the initial charge voltage polarity, and the regenerative current is also zero (t8). In this regenerative operation, the switch S1 may be turned off between times t6 and t8. Therefore, the logic circuit 11 generates a turn-off signal with a certain delay from the second falling edge detection timing (t5), and the logic circuit 8 turns off the switch S1.

以上のように、本実施形態では、負荷で吸収されなかったエネルギがコンデンサC0に蓄積されたときに、回生動作によって、次回のパルス発生時に再利用する。これにより、装置の電力変換効率を高めると共に、負荷に不要なパルス電圧が供給されなくなり、負荷の性能劣化、放電電極の劣化などの問題が解決される。   As described above, in this embodiment, when energy that has not been absorbed by the load is accumulated in the capacitor C0, it is reused at the next pulse generation by the regenerative operation. As a result, the power conversion efficiency of the apparatus is increased and unnecessary pulse voltage is not supplied to the load, and problems such as load performance deterioration and discharge electrode deterioration are solved.

(実施形態3)
本実施形態は、実施形態2とは異なるキックバック電流の回生方式とするものであり、図6に主回路構成と制御回路構成を示し、図7に制御回路のタイムチャートを示す。
(Embodiment 3)
This embodiment is a kickback current regeneration system different from that of the second embodiment. FIG. 6 shows a main circuit configuration and a control circuit configuration, and FIG. 7 shows a time chart of the control circuit.

図6における主回路構成は、図1における可飽和リアクトルSI0をコンデンサC0と可飽和リアクトルSI1との接続点からスイッチS1に並列に設けること、または別の可飽和リアクトルを設けることで、キックバック電流の回生を得る方式である。この構成において、充電器2からコンデンサC0への充電電流は、充電器→C0→SI0のループで流す。そして、コンデンサC0の負極性の電圧(負荷より反射されたエネルギ)をC0→SI0→D1のループで振動電流を流し、コンデンサC0の電圧を反転させる(コンデンサC0の電圧は正極性になる:図の左側が+)。   The main circuit configuration in FIG. 6 is that the saturable reactor SI0 in FIG. 1 is provided in parallel to the switch S1 from the connection point between the capacitor C0 and the saturable reactor SI1, or another saturable reactor is provided, thereby providing a kickback current. It is a method to get the regeneration. In this configuration, the charging current from the charger 2 to the capacitor C0 flows in a loop of charger → C0 → SI0. Then, a negative voltage (energy reflected from the load) of the capacitor C0 is passed through a loop of C0 → SI0 → D1, and the voltage of the capacitor C0 is inverted (the voltage of the capacitor C0 becomes positive: FIG. + On the left side.

このとき、可飽和リアクトルSI1は非飽和(高インダクタンス)であるため回生回路にしか電流は流れない。また、スイッチS1はオフしているため、コンデンサC0のエネルギは該コンデンサC0に蓄積されたままとなり、充電器からの次回の充電時にこのエネルギが再利用されることとなり効率が改善される。   At this time, since the saturable reactor SI1 is not saturated (high inductance), current flows only through the regenerative circuit. Further, since the switch S1 is off, the energy of the capacitor C0 remains stored in the capacitor C0, and this energy is reused at the next charging from the charger, thereby improving the efficiency.

図6における制御回路は、ロジック回路8と電流検出器(CT)9と電流エッジ検出回路10で構成され、スイッチS1のオン/オフ制御は、図7に示すタイムチャートになる。ターンオン信号によりスイッチS1がオンする(t1)、これにより、初期充電されていたコンデンサC0からコンデンサC1へのエネルギ移行の電流が流れ、さらにエネルギ移行と磁気パルス圧縮がなされて負荷4にパルス電流が供給される。この後、負荷4からのキックバック電流がコンデンサC1からコンデンサC0に流れ始め、コンデンサC0の電圧が逆極性に充電され、やがてはキックバック電流が零になる(t6)。この後、可飽和リアクトルSI0と通して回生電流が流れ始め(t7)、この電流が一定レベルに達したときに電流エッジ検出回路10がターンオフ信号を発生する(t9)。その後、コンデンサC0の電圧が初期充電電圧極性に反転し、回生電流も零になる(t8)。   The control circuit in FIG. 6 includes a logic circuit 8, a current detector (CT) 9, and a current edge detection circuit 10. The on / off control of the switch S1 is a time chart shown in FIG. The switch S1 is turned on by the turn-on signal (t1), whereby an energy transfer current flows from the initially charged capacitor C0 to the capacitor C1, further energy transfer and magnetic pulse compression are performed, and a pulse current is applied to the load 4. Supplied. Thereafter, the kickback current from the load 4 starts to flow from the capacitor C1 to the capacitor C0, the voltage of the capacitor C0 is charged with the opposite polarity, and the kickback current eventually becomes zero (t6). Thereafter, a regenerative current begins to flow through the saturable reactor SI0 (t7), and when this current reaches a certain level, the current edge detection circuit 10 generates a turn-off signal (t9). Thereafter, the voltage of the capacitor C0 is inverted to the initial charge voltage polarity, and the regenerative current is also zero (t8).

(実施形態4)
本実施形態は、実施形態2、3とは異なるキックバック電流の回生方式とするものであり、図8に主回路構成と制御回路構成を示し、図9に制御回路のタイムチャートを示す。
(Embodiment 4)
This embodiment is a kickback current regeneration system different from those of the second and third embodiments. FIG. 8 shows a main circuit configuration and a control circuit configuration, and FIG. 9 shows a time chart of the control circuit.

図8における主回路構成は、図6における可飽和リアクトルSI0に代えて、ダイオードD3とリアクトルL2の直列回路とし、それぞれに並列にサージ電圧吸収用抵抗R2、R3を設けた回路構成とする。この構成によるキックバック電流は図4と同様に、ダイオードD3が導通して、リアクトルL2とコンデンサC0の振動電流として流れるが、スイッチS1に並列のダイオードD1を通して流れる。   The main circuit configuration in FIG. 8 is a circuit configuration in which a diode D3 and a reactor L2 are connected in series instead of the saturable reactor SI0 in FIG. 6, and surge voltage absorbing resistors R2 and R3 are provided in parallel to each other. Similarly to FIG. 4, the kickback current according to this configuration flows as a vibration current of the reactor L2 and the capacitor C0 through the diode D3, but flows through the diode D1 in parallel with the switch S1.

制御回路は、ダイオードD1の電流を電流検出器9で検出し、この電流エッジを電流エッジ検出回路10で検出することでスイッチS1のターンオフ制御を行う。   The control circuit detects the current of the diode D1 with the current detector 9, and detects the current edge with the current edge detection circuit 10, thereby performing the turn-off control of the switch S1.

(実施形態5)
本実施形態は、実施形態2〜4とは異なるキックバック電流の回生方式とするものであり、図10に主回路構成と制御回路構成を示し、図11に制御回路のタイムチャートを示す。
(Embodiment 5)
This embodiment uses a kickback current regeneration system different from those in the second to fourth embodiments. FIG. 10 shows a main circuit configuration and a control circuit configuration, and FIG. 11 shows a time chart of the control circuit.

図10における主回路構成は、図8におけるダイオードD3に代えて、スイッチS2を設け、それに並列に逆電圧保護用ダイオードD4を設けた回路構成とする。この構成による回生動作は、コンデンサC0の初期充電時にスイッチS2をオンし、エネルギ移行時にはスイッチS1をオンさせる前にスイッチS2をオフさせておく。このエネルギ移行時にはリアクトルL2によってダイオードD4に流れる電流を阻止する。キックバック電流の回生は、コンデンサC0の負極性の電圧(負荷よリ反射されたエネルギ)をC0→L2→S2→D1のループでコンデンサC0電圧を反転させる。   The main circuit configuration in FIG. 10 is a circuit configuration in which a switch S2 is provided instead of the diode D3 in FIG. 8, and a reverse voltage protection diode D4 is provided in parallel thereto. In the regenerative operation with this configuration, the switch S2 is turned on during the initial charging of the capacitor C0, and the switch S2 is turned off before the switch S1 is turned on during energy transfer. During this energy transfer, the current flowing through the diode D4 is blocked by the reactor L2. The regeneration of the kickback current inverts the negative voltage of the capacitor C0 (energy reflected by the load) in a loop of C0 → L2 → S2 → D1.

制御回路は、スイッチS1のターンオン電流を正電流エッジ検出回路10Aで検出し、ダイオードD1の回生電流を負電流エッジ検出回路10Bで検出し、正電流検出にはタイマ回路11による遅延でスイッチS2をオフさせ、負電流検出でスイッチS1をオフさせる。   The control circuit detects the turn-on current of the switch S1 with the positive current edge detection circuit 10A, detects the regenerative current of the diode D1 with the negative current edge detection circuit 10B, and detects the positive current by switching the switch S2 with a delay by the timer circuit 11. The switch S1 is turned off by detecting the negative current.

なお、以上までの実施形態2〜5において、主回路構成を図2または図3に示す構成のものに適用して同等の作用効果を得ることができる。   In Embodiments 2 to 5 described above, the main circuit configuration can be applied to the configuration shown in FIG. 2 or FIG.

本発明の実施形態1を示す主回路構成図。The main circuit block diagram which shows Embodiment 1 of this invention. 3段構成の磁気パルス圧縮回路の構成図。The block diagram of the magnetic pulse compression circuit of 3 steps | paragraphs structure. 直列接続のスイッチ構成図。The switch block diagram of series connection. 本発明の実施形態2を示す主回路構成と制御回路図。The main circuit structure and control circuit diagram which show Embodiment 2 of this invention. 制御回路のタイムチャート(実施形態2)。7 is a time chart of a control circuit (second embodiment). 本発明の実施形態3を示す主回路構成と制御回路図。The main circuit structure and control circuit diagram which show Embodiment 3 of this invention. 制御回路のタイムチャート(実施形態3)。9 is a time chart of a control circuit (third embodiment). 本発明の実施形態4を示す主回路構成と制御回路図。The main circuit structure and control circuit diagram which show Embodiment 4 of this invention. 制御回路のタイムチャート(実施形態4)。10 is a time chart of a control circuit (Embodiment 4). 本発明の実施形態5を示す主回路構成と制御回路図。The main circuit structure and control circuit diagram which show Embodiment 5 of this invention. 制御回路のタイムチャート(実施形態5)。10 is a time chart of a control circuit (Embodiment 5). 従来のパルス電源装置の構成図。The block diagram of the conventional pulse power supply device. 従来のパルス電源装置の構成図。The block diagram of the conventional pulse power supply device. エネルギ移行回路の説明図。Explanatory drawing of an energy transfer circuit.

符号の説明Explanation of symbols

1 パルス発生回路
2 充電器
3 磁気パルス圧縮回路
4 負荷
7 キックバック電流回生回路
8 ロジック回路
9 電圧検出器
10,10A,10B 電流エッジ検出回路
11 タイマ回路
S1,S2 スイッチ
SI0,SI1,SI2 可飽和リアクトル
C0 初段コンデンサ
C1 コンデンサ
L1,L2 リアクトル
D1,D2,D3,D4 ダイオード
DESCRIPTION OF SYMBOLS 1 Pulse generation circuit 2 Charger 3 Magnetic pulse compression circuit 4 Load 7 Kickback current regeneration circuit 8 Logic circuit 9 Voltage detector 10, 10A, 10B Current edge detection circuit 11 Timer circuit S1, S2 switch SI0, SI1, SI2 Saturability Reactor C0 First stage capacitor C1 Capacitor L1, L2 Reactor D1, D2, D3, D4 Diode

Claims (6)

一定の繰り返し周期で高電圧・狭パルス電流を得て負荷に供給するパルス電源装置であって、
充電器によって初期充電される初段コンデンサC0と、可飽和リアクトルSI1およびコンデンサC1を直列接続し、この直列回路に並列接続したスイッチS1のターンオン制御で前記コンデンサC0からコンデンサC1へのエネルギ移行を行うエネルギ移行回路と、
前記エネルギ移行で充電された前記コンデンサC1の電圧で飽和する可飽和リアクトルSI2によって該コンデンサC1から圧縮した狭パルス電流を得る磁気パルス圧縮回路とを備えたことを特徴とするパルス電源装置。
A pulse power supply device that obtains a high voltage / narrow pulse current at a constant repetition period and supplies it to a load,
Energy for performing energy transfer from the capacitor C0 to the capacitor C1 by the turn-on control of the switch S1 connected in series with the first stage capacitor C0 initially charged by the charger, the saturable reactor SI1, and the capacitor C1. A transition circuit;
And a magnetic pulse compression circuit for obtaining a narrow pulse current compressed from the capacitor C1 by a saturable reactor SI2 saturated with the voltage of the capacitor C1 charged by the energy transfer.
前記負荷で吸収されずに前記コンデンサC0へ反射されたキックバック電流によって、該コンデンサC0が初期充電極性とは逆極性に充電されたときに、該コンデンサC0を初期の充電極性に反転充電させてキックバックエネルギを回生するエネルギ回生回路を備えたことを特徴とする請求項1に記載のパルス電源装置。   When the capacitor C0 is charged with the opposite polarity to the initial charge polarity by the kickback current reflected to the capacitor C0 without being absorbed by the load, the capacitor C0 is inverted and charged to the initial charge polarity. The pulse power supply device according to claim 1, further comprising an energy regeneration circuit that regenerates kickback energy. 前記エネルギ回生回路は、
前記コンデンサC0と並列に、LC共振用リアクトルL1と、該コンデンサC0の逆充電状態で導通する方向のダイオードD2を直列接続した構成、
前記コンデンサC0と可飽和リアクトルSI1との接続点から前記スイッチS1に並列に可飽和リアクトルを設けた構成、
前記コンデンサC0と可飽和リアクトルSI1との接続点から前記スイッチS1に並列にダイオードD3とリアクトルL2の直列回路を設けた構成、
前記コンデンサC0と可飽和リアクトルSI1との接続点から前記スイッチS1に並列にスイッチS2とリアクトルL2の直列回路を設けた構成、
のいずれか1つの構成としたことを特徴とする請求項2に記載のパルス電源装置。
The energy regeneration circuit includes:
A configuration in which an LC resonance reactor L1 and a diode D2 in a direction of conducting in a reverse charged state of the capacitor C0 are connected in series with the capacitor C0;
A configuration in which a saturable reactor is provided in parallel to the switch S1 from a connection point between the capacitor C0 and the saturable reactor SI1;
A configuration in which a series circuit of a diode D3 and a reactor L2 is provided in parallel to the switch S1 from a connection point between the capacitor C0 and the saturable reactor SI1;
A configuration in which a series circuit of a switch S2 and a reactor L2 is provided in parallel to the switch S1 from a connection point between the capacitor C0 and the saturable reactor SI1;
The pulse power supply device according to claim 2, wherein any one of the configurations is adopted.
前記スイッチS1をターンオン制御し、この後に該コンデンサC0がキックバック電流で初期充電極性とは逆極性に充電された後、該コンデンサC0が初期の充電極性に反転充電されたタイミングで該スイッチをターンオフ制御または前スイッチS1とスイッチS2をターンオフ制御する制御回路を備えたことを特徴とする請求項1〜3のいずれか1項に記載のパルス電源装置。   The switch S1 is turned on, and after that, the capacitor C0 is charged with a kickback current in the opposite polarity to the initial charge polarity, and then the switch is turned off at the timing when the capacitor C0 is reversely charged to the initial charge polarity. The pulse power supply device according to any one of claims 1 to 3, further comprising a control circuit for controlling or turning off the front switch S1 and the switch S2. 前記磁気パルス圧縮回路は2段以上で構成したことを特徴とする請求項1〜4のいずれか1項に記載のパルス電源装置。   5. The pulse power supply device according to claim 1, wherein the magnetic pulse compression circuit includes two or more stages. 前記スイッチS1は、複数のスイッチの直列接続で高耐圧回路に構成、または複数のスイッチの並列接続で大電流容量に構成したことを特徴とする請求項1〜5のいずれか1項に記載のパルス電源装置。
The said switch S1 was comprised in the high voltage | pressure-resistant circuit by the serial connection of several switches, or comprised by the large current capacity by the parallel connection of several switches, The switch of any one of Claims 1-5 characterized by the above-mentioned. Pulse power supply.
JP2005290615A 2005-10-04 2005-10-04 Pulse power supply device Pending JP2007104797A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005290615A JP2007104797A (en) 2005-10-04 2005-10-04 Pulse power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290615A JP2007104797A (en) 2005-10-04 2005-10-04 Pulse power supply device

Publications (1)

Publication Number Publication Date
JP2007104797A true JP2007104797A (en) 2007-04-19

Family

ID=38031174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290615A Pending JP2007104797A (en) 2005-10-04 2005-10-04 Pulse power supply device

Country Status (1)

Country Link
JP (1) JP2007104797A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200446A (en) * 2009-02-24 2010-09-09 Kyosan Electric Mfg Co Ltd Magnetic pulse compression circuit and pulse power supply device
CN108258905A (en) * 2018-02-12 2018-07-06 广州金升阳科技有限公司 A kind of booster circuit and its control method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160485A (en) * 1991-12-03 1993-06-25 Mitsubishi Electric Corp Pulse generator for pulse laser
JPH08186475A (en) * 1995-01-05 1996-07-16 Meidensha Corp Pulse power source
JPH08195653A (en) * 1995-01-13 1996-07-30 Meidensha Corp Pulse power source
JPH10112637A (en) * 1996-10-07 1998-04-28 Meidensha Corp Pulse power supply
JPH10256882A (en) * 1997-03-17 1998-09-25 Meidensha Corp Pulse power supply
JP2000124527A (en) * 1998-10-20 2000-04-28 Komatsu Ltd Power supply device for pulsed laser
JP2002134818A (en) * 2000-10-19 2002-05-10 Ushio Inc Switching circuit for generating high voltage

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160485A (en) * 1991-12-03 1993-06-25 Mitsubishi Electric Corp Pulse generator for pulse laser
JPH08186475A (en) * 1995-01-05 1996-07-16 Meidensha Corp Pulse power source
JPH08195653A (en) * 1995-01-13 1996-07-30 Meidensha Corp Pulse power source
JPH10112637A (en) * 1996-10-07 1998-04-28 Meidensha Corp Pulse power supply
JPH10256882A (en) * 1997-03-17 1998-09-25 Meidensha Corp Pulse power supply
JP2000124527A (en) * 1998-10-20 2000-04-28 Komatsu Ltd Power supply device for pulsed laser
JP2002134818A (en) * 2000-10-19 2002-05-10 Ushio Inc Switching circuit for generating high voltage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200446A (en) * 2009-02-24 2010-09-09 Kyosan Electric Mfg Co Ltd Magnetic pulse compression circuit and pulse power supply device
CN108258905A (en) * 2018-02-12 2018-07-06 广州金升阳科技有限公司 A kind of booster circuit and its control method
CN108258905B (en) * 2018-02-12 2024-04-12 广州金升阳科技有限公司 Boost circuit and control method thereof

Similar Documents

Publication Publication Date Title
CA2186899C (en) Pulse power generating circuit with energy recovery
JP5256432B1 (en) Full bridge power converter
JPH0865884A (en) Booster converter using energy regenerating snubber circuit
JP4667066B2 (en) Magnetizer power supply
US6184662B1 (en) Pulsed power supply device
JP2017200384A (en) Dc/dc converter
JPH03103079A (en) Method and apparatus for regenerating energy in power converting circuit using gto thyristor
JP2017118751A (en) Power supply device for plasma reactor
JP2007104797A (en) Pulse power supply device
JP2017118750A (en) Power supply device for plasma reactor
JP2006087284A (en) Dc/dc converter
JP2004087645A (en) Pulse power supply device
JP4970009B2 (en) Gate drive circuit for switching element
JP4093769B2 (en) Regenerative circuit in high voltage pulse generator.
JP4824419B2 (en) Discharge device
JP3603531B2 (en) Pulse power supply
JP4038927B2 (en) Pulse power supply
JP4013634B2 (en) Pulse power supply
JP4612234B2 (en) Pulse power supply
WO2012153764A1 (en) Pulse generating circuit
JP2003338648A (en) Pulse power unit
JP2001036173A (en) Pulse power source unit
JP2000124530A (en) Pulse power supply device
JP2002289950A (en) Pulse laser power source
JP2001268945A (en) Pulse laser power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080612

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20110301

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110726

Free format text: JAPANESE INTERMEDIATE CODE: A02