【０００１】
【発明の属する技術分野】
本発明は、電力用半導体スイッチを用いたパルス発生回路と磁気パルス圧縮回路を組み合わせ、狭幅の大電流パルスを繰り返し発生するパルス電源装置に係り、特に高い繰り返し運転で負荷寿命を延ばすための装置に関する。
【０００２】
【従来の技術】
エキシマレーザやオゾナイザ等を駆動するパルス電源装置は、まず、電力用コンデンサを充電器にて所定の電圧まで充電した後、トリガ指令によって制御スイッチを点弧させることによってコンデンサからレーザ電極等の負荷に電流パルスを供給する。制御スイッチには、従来のサイラトロンに代わってＧＴＯやＩＧＢＴなどの電力用半導体素子を用いることが多い。その理由は、サイラトロンでは、高繰り返し運転時の寿命が短い、ミスファイヤーの発生、フィラメントのヒートアツプに時間がかかって瞬時起動ができないといった問題があるためである。
【０００３】
他方、電力用半導体素子の場合、素子単体では耐電圧やパルス電流通電能力がサイラトロンに較べて約１桁劣るため、通常はパルストランスによる昇圧と磁気スイッチを用いた磁気パルス圧縮とを併用することで、素子の能力不足を補うことが多い。
【０００４】
図６はその一例を示す。パルス発生回路１は、初段コンデンサＣ０を高圧充電器２により初期充電しておき、半導体スイッチＱ１のオン制御でコンデンサＣ０からパルストランスＴ２にパルス電流を供給する。可飽和リアクトルＴ１は半導体スイッチＱ１の責務を軽減するものである。
【０００５】
パルストランスＴ２の二次側には３段の磁気パルス圧縮回路３１〜３３が縦続接続され、初段の磁気パルス圧縮回路３１ではパルストランスＰＴで昇圧したパルス電流でコンデンサＣ１が高圧充電され、このコンデンサＣ１の充電電圧で可飽和リアクトルＴ３が磁気スイッチ動作することにより磁気パルス圧縮した狭幅のパルス電流を次段の磁気パルス圧縮回路３２に供給する。同様に、コンデンサＣ２，Ｃ３の高圧充電と可飽和リアクトルＴ４、Ｔ５の磁気スイッチ動作により、磁気パルス圧縮回路３２、３３でパルス幅の磁気パルス圧縮を行う。
【０００６】
磁気パルス圧縮回路３３のパルス出力は、レーザヘッドのチャンバなどの負荷４に狭幅・高電圧のパルス電流を供給し、ピーキングコンデンサＣＰが一定電圧レベルまで充電されたときに、コンデンサＣＰから放電電極（レーザ電極）ＬＨに放電を得る。
【０００７】
可飽和リアクトルＴ１，Ｔ３，Ｔ４，Ｔ５にはそれぞれ磁気リセット巻線を設け、これら巻線には磁気リセット回路５から直流バイアス電流を供給（一括または個別にして供給）することで、パルストランスＴ２の鉄心の磁気飽和防止、および可飽和リアクトルＴ１，Ｔ３〜Ｔ５の飽和動作後にそれらを逆極性に飽和させておく。
【０００８】
このように、パルス電源装置は、パルストランスＴ２による昇圧回路と磁気パルス圧縮回路を併用してレーザが必要とする電圧と狭幅のパルス電流エネルギーに変換して、レーザ電極に注入している。
【０００９】
ここで、レーザ電極が消耗を起こす主因は、異常放電であると云われており、特にレーザが発振した後にレーザ電極に発振時と逆極性の電圧が印加されると、その値がわずか３００Ｖ程度と、発振時の２０〜４０ｋＶに対して桁違いに低くても影響を受けるといわれている。
【００１０】
このため、レーザ電極に逆極性の電圧が現れるのを抑制する方法が、例えば特開平１１−２５１６７５号公報や特開平１１−１１２３００号公報で提案されている。これらの方法では、レーザ逆極性電圧（ここでは、レーザ発振時には負極性の電圧パルスのため、正極性となっている）の抑制とパルストランスＴ２での磁化の初期化までの時間を両立させるために、図６に示すように、ダイオードクランプ回路６としてダイオードと抵抗またはツェナーダイオードを組み合わせた回路、さらにはダイオードとリアクトルを組み合わせた回路を設けることを提案している。
【００１１】
【発明が解決しようとする課題】
図６の構成において、パルストランスＴ２に磁気リセット電流を流したとき、この電流は二次側に現れてクランプ回路６の順方向電流として流れる。このとき、クランプ回路６の順方向電圧が低いと、パルストランスの磁気リセット電流は直流的にはクランプ回路６の存在にも短絡（電圧０）に近くなり、パルストランスを磁気リセットするのに必要な電圧時間積（Ｖｔ積）を得るのに時間がかかり、パルス電源装置の高い繰り返し運転を難しくする。
【００１２】
この問題を解消するため、クランプ回路６の電圧（インピーダンス）を高くすると、パルストランスの磁気リセットを速くするが、クランプ回路６のインピーダンスが高くなるため、ピーキングコンデンサＣＰに充電電圧がでてしまい、パルストランスＴ２の高速初期化とレーザヘッドの電極寿命の延命は両立が難しくなる。
【００１３】
次に、可飽和リアクトルＴ３〜Ｔ５の磁気リセットでは、そのリセットにより発生する電流によって、コンデンサＣ１〜Ｃ３に正の電圧が発生し、可飽和リアクトルの飽和と同時に隣接するコンデンサＣ２〜ピーキングコンデンサＣＰ側に転流してしまう。この転流に際して、コンデンサＣ１〜Ｃ３に残留電圧があると、最終段のピーキングコンデンサの残留電圧を高くしてしまい、レーザヘッドの電極寿命へ悪影響をおよぼす。
【００１４】
本発明の目的は、高い繰り返し運転のためのパルストランスの初期化時間の短縮と、可飽和リアクトルの磁気リセット時のピーキングコンデンサの残留電圧を低くできるパルス電源装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、レーザ電極への放電後に該レーザ電極に逆極性で現れる電圧を抑制するクランプ回路のクランプ電圧を低くすることでレーザ電極の寿命を延ばし、パルストランスのリセット電流が磁気パルス圧縮回路側に流れるのを抑制するリアクトルを設けること、さらにパルストランスの二次側にリセット電流による電圧を抑制する回路を設けるもので、以下の構成を特徴とする。
【００１６】
（１）初期充電されるコンデンサから半導体スイッチのオン制御でパルストランスを通してパルス電流を発生するパルス発生回路と、前記パルストランスの二次側に得るパルス電流でコンデンサが充電され、可飽和リアクトルの磁気スイッチ動作で該コンデンサから磁気パルス圧縮した放電電流をピーキングコンデンサを並列接続したレーザ電極に印加する磁気パルス圧縮回路と、前記レーザ電極と並列に設けられ該レーザ電極での放電後に該レーザ電極に逆極性で現れる電圧を抑制するクランプ回路とを備えたパルス電源装置において、
前記クランプ回路は、前記レーザ電極の寿命を延ばすのに必要な低いクランプ電圧をもつ構成とし、
前記レーザ電極で消費しきれなかった余剰エネルギーがパルス発生回路側に帰ってくる反射電流のパルス性を鈍化させ、かつ前記磁気パルス圧縮回路の可飽和リアクトルの磁気リセット電流を減らすためのリアクトルを設けた構成を特徴とする。
【００１７】
（２）前記リアクトルは、前記パルストランスの２次巻線に直列に設けた構成、または、前記反射電流を前記パルス発生回路に回生するためのパルストランスの３次巻線とダイオードの直列回路に介挿した構成を特徴とする。
【００１８】
（３）前記パルストランスの２次巻線に並列にコンデンサＣ、抵抗ＲおよびダイオードＤからなり、パルストランスの磁気リセット電流が前記磁気パルス圧縮回路側に流れるのを抑制する電流抑制回路を設けた構成を特徴とする。
【００１９】
（４）前記パルストランスの２次巻線に直列にリアクトルを設け、かつ、前記パルストランスの２次巻線に並列に前記電流抑制回路を設けた構成を特徴とする。
【００２０】
（５）前記クランプ回路に代えて、コンデンサＣ、抵抗ＲおよびダイオードＤからなる電圧抑制回路を設けた構成を特徴とする。
【００２１】
【発明の実施の形態】
（実施形態１）
図１は、本発明の実施形態を示す回路図である。同図が図６と異なる部分は、パルストランスＴ２の２次巻線に直列にリアクトルＬを設けた点にある。また、クランプ回路６は、ダイオードのみとし、パルス放電後のピーキングコンデンサＣＰに発生する残留電圧を下げる。
【００２２】
この種のパルス電源装置では、電源と負荷のインピーダンス整合が完全でないため、負荷で消費しきれなかった余剰エネルギーが電源側に反射電流としてかえってくる。この反射電流は、コンデンサＣ１には高圧側が正極性で、コンデンサＣ０には初期充電時とは逆極性の向きでパルス性の充電電流として流れる。
【００２３】
このとき、パルス性の充電電流は、リアクトルＬが介挿されることで、パルス性が鈍化し、コンデンサＣ１に正極性の電圧が残る時間が長くなる。
【００２４】
このコンデンサＣ１に電圧が存在する期間に、可飽和リアクトルＴ３の磁化方向を初期化する磁気リセット電流を流すと、コンデンサＣ１の残留電圧により磁気リセット電流を減らすことができる。また、コンデンサＣ１の正電圧の発生量が減少することで、この電圧がピーキングコンデンサＣＰに転送されてピーキングコンデンサＣＰに発生する正電圧の減らすことができる。
【００２５】
したがって、本実施形態では、可飽和リアクトルの磁気リセット電流を減らすことができるし、ピーキングコンデンサの残留電圧を低下させることができる。
【００２６】
（実施形態２）
図２は、本発明の実施形態を示す回路図である。同図が図６と異なる部分は、余剰エネルギーを回生するために、パルストランスＴ２に３次巻線とダイオードＤＲＣを設けた装置において、この３次巻線に直列にリアクトルＬを設けた点にある。クランプ回路６は、ダイオードのみとし、パルス放電後のピーキングコンデンサＣＰに発生する残留電圧を下げる。
【００２７】
パルストランスＴ２の３次巻線とダイオードＤＲＣの回路は、コンデンサＣ１からの反射エネルギーがパルストランスＴ２に流れたときに、この電流をダイオードＤＲＣと３次巻線を通した循環電流として流し、コンデンサＣ０を初期充電方向と同じ極性に充電（回生）させる。
【００２８】
この反射電流に対して、リアクトルＬは、実施形態１と同様に、パルス性を鈍化させ、コンデンサＣ１に正極性の電圧が残る時間を長くする。そして、この期間に、可飽和リアクトルＴ３に飽和方向を初期化する方向に磁気リセット電流を流すと、コンデンサＣ１の残留電圧により磁気リセット電流を減らすことができる。また、コンデンサＣ１の正電圧の発生量が減少することで、この電圧がピーキングコンデンサＣＰに転送されてピーキングコンデンサＣＰに発生する正電圧を減らすことができる。
【００２９】
しかも、本実施形態では、実施形態１のリアクトルＬに比べて、リアクトルＬはパルス発生時のパルス電流とは分離されており、パルス電流のパルス性にリアクトルＬが影響を及ぼすことがなく、リアクトルＬの値を自由にしかも適切な値を選択できる。
【００３０】
（実施形態３）
図３は、本発明の実施形態を示す回路図である。同図が図１と異なる部分は、パルストランスＴ２の２次巻線に並列にコンデンサＣ、抵抗ＲおよびダイオードＤからなる電流抑制回路を設けた点にある。なお、コンデンサＣの容量は、コンデンサＣ１よりも小さくするのが好ましい。
【００３１】
前記のように、パルストランスＴ２のリセット時の電流ｉ１により磁気パルス圧縮回路側に流れてコンデンサＣ１〜ＣＰに正の電圧を発生させようとするが、これをコンデンサＣからダイオードＤを通してバイパスする。抵抗Ｒは、コンデンサＣの充電電荷を吸収する。
【００３２】
すなわち、パルストランスＴ２のリセット時の電流は、コンデンサＣ，Ｃ１を正に充電する向きであるが、コンデンサＣ１との間にはリアクトルＬが介在するため、コンデンサＣに流れようとする。そして、コンデンサＣの容量がコンデンサＣ１に比べて小さいと、パルストランスＴ２には少ないリセット電流で高い電圧が発生し、この電圧を利用することで短い時間でパルストランスをリセットすることができる。また、コンデンサＣに発生した電圧は、次回のパルス発生前に抵抗Ｒで吸収でき、これによりコンデンサＣ１に発生する正電圧を抑制でき、ひいてはピーキングコンデンサＣＰに発生する正電圧も抑制できる。
【００３３】
（実施形態４）
図４は、本発明の実施形態を示す回路図である。同図が図３と異なる部分は、リアクトルＬを省いた点にある。
【００３４】
この構成により、パルストランスＴ２のリセット電流によりコンデンサＣ１に正にでる電圧を、コンデンサＣ１に並列のコンデンサＣにも流し、コンデンサＣ１とＣの並列容量に発生する電圧にすることで、電圧ピーク値を抑える。
【００３５】
本実施形態では、実施形態３に比べて、コンデンサＣ１，Ｃの並列回路からピーキングコンデンサＣＰへエネルギーが転送され、このとき並列回路の容量が大きいため、ピーキングコンデンサＣＰに発生する電圧を高くすることができる。逆に、反射電流にはピーキングコンデンサＣＰの残留電圧を下げることができる。
【００３６】
（実施形態５）
図５は、本発明の実施形態を示す回路図である。同図が図６と異なる部分は、クランプ回路６に代えて、コンデンサＣ、抵抗ＲおよびダイオードＤからなる電圧抑制回路を設けた点にある。なお、コンデンサＣの容量は、コンデンサＣ１よりも小さくするのが好ましい。
【００３７】
本実施形態では、実施形態４でコンデンサＣ１に並列に付加した電圧抑制回路がピーキングコンデンサＣＰに並列接続されるものであり、パルストランスＴ２のリセットによりコンデンサＣ１に正に充電された電圧が、コンデンサＣＰとＣの並列回路へ転送されるとき、並列回路の容量が大きくなっていることで、ピーキングコンデンサＣＰの残留電圧を抑制することができる。
【００３８】
なお、以上までの実施形態におけるリアクトルＬや電流抑制回路、さらにクランプ用の電圧抑制回路は適宜組み合わせた構成とすることができる。
【００３９】
【発明の効果】
以上のとおり、本発明によれば、レーザ電極への放電後に該レーザ電極に逆極性で現れる電圧を抑制するクランプ回路のクランプ電圧を低くすることでレーザ電極の寿命を延ばし、パルストランスのリセット電流が磁気パルス圧縮回路側に流れるのを抑制するリアクトルを設けること、さらにパルストランスの二次側にリセット電流による電圧を抑制する回路を設けたため、高い繰り返し運転のためのパルストランスの初期化時間の短縮ができ、また可飽和リアクトルの磁気リセット時のピーキングコンデンサの残留電圧を低くできる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示すパルス電源装置の主回路構成図。
【図２】本発明の実施形態２を示すパルス電源装置の主回路構成図。
【図３】本発明の実施形態３を示すパルス電源装置の主回路構成図。
【図４】本発明の実施形態４を示すパルス電源装置の主回路構成図。
【図５】本発明の実施形態５を示すパルス電源装置の主回路構成図。
【図６】パルス電源装置の従来回路。
【符号の説明】
１…パルス発生回路
２…高圧充電器
３１、３２、３３…磁気パルス圧縮回路
４…負荷
５…磁気リセット回路
６…クランプ回路
Ｑ１…半導体スイッチ
Ｔ１，Ｔ３，Ｔ４，Ｔ５…可飽和リアクトル
Ｔ２…パルストランス
ＣＰ…ピーキングコンデンサ
Ｌ…リアクトル
Ｒ…抵抗
Ｃ…コンデンサ
Ｄ…ダイオード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pulse power supply device that combines a pulse generation circuit using a power semiconductor switch and a magnetic pulse compression circuit to repeatedly generate a narrow, large-current pulse, and particularly to a device for extending a load life in a high repetition operation. About.
[0002]
[Prior art]
A pulse power supply device that drives an excimer laser, an ozonizer, etc. first charges a power capacitor to a predetermined voltage with a charger, and then fires a control switch in response to a trigger command to apply a load from the capacitor to a load such as a laser electrode. Provides a current pulse. For the control switch, a power semiconductor element such as GTO or IGBT is often used instead of the conventional thyratron. The reason is that the thyratron has problems such as short life during high repetition operation, generation of misfires, and time required for heat-up of the filament, making instant start-up impossible.
[0003]
On the other hand, in the case of a power semiconductor device, the withstand voltage and the pulse current carrying ability of the device alone are about one digit lower than that of a thyratron. This often compensates for the lack of capability of the element.
[0004]
FIG. 6 shows an example. Pulse generating circuit 1, the first stage capacitor C 0 leave initial charging by the high-pressure charger 2 supplies a pulse current from the capacitor C 0 to the pulse transformer T 2 at the on-control the semiconductor switch Q 1. Saturable reactor T 1 is to reduce the duty of the semiconductor switch Q1.
[0005]
Pulse magnetic pulse compression circuit 3 1 to 3 3 3 stages are cascaded to the secondary side of the transformer T 2, high-voltage capacitor C 1 is a pulse current that is pressurized by the first stage of the magnetic pulse compression circuit 3 1 the pulse transformer PT It is charged, and supplies the saturable reactor T 3 at the charging voltage of the capacitor C 1 is the magnetic pulse compression circuit 3 2 pulse current narrow that magnetic pulse compression the next stage by operating magnetic switches. Similarly, the magnetic switch operation of the pressure charging and saturable reactor T 4, T 5 of the capacitor C 2, C 3, performing magnetic pulse compression pulse width magnetic pulse compression circuit 3 2, 3 3.
[0006]
Pulse output of the magnetic pulse compression circuit 3 3, when supplying a pulse current of narrow and high voltage to a load 4 such as a chamber of the laser head, the peaking capacitor C P is charged to a predetermined voltage level, the capacitor C P From the discharge electrode (laser electrode) LH.
[0007]
A magnetic reset winding is provided in each of the saturable reactors T 1 , T 3 , T 4 , and T 5 , and a DC bias current is supplied (collectively or individually) from the magnetic reset circuit 5 to these windings. , magnetic saturation prevention of the core of the pulse transformer T 2, and allowed to saturate them in reverse polarity after the saturation operation of the saturable reactor T 1, T 3 ~T 5.
[0008]
Thus, the pulse power supply is converted into a voltage and a narrow width of the pulse current energy lasers require a combination of step-up circuit and a magnetic pulse compression circuit according to the pulse transformer T 2, it is injected into the laser electrodes .
[0009]
Here, it is said that the main cause of wear of the laser electrode is abnormal discharge. In particular, when a voltage having a polarity opposite to that at the time of oscillation is applied to the laser electrode after the laser oscillates, the value is only about 300 V. Is said to be affected even if it is significantly lower than 20 to 40 kV during oscillation.
[0010]
For this reason, a method of suppressing the appearance of a voltage of the opposite polarity on the laser electrode has been proposed in, for example, JP-A-11-251675 and JP-A-11-112300. In these methods, the laser reverse polarity voltage (in this case, since at the time of laser oscillation of the negative polarity voltage pulse, and has a positive polarity) to balance time to initialize the magnetization at suppressing the pulse transformer T 2 of the To this end, as shown in FIG. 6, it has been proposed to provide a circuit in which a diode and a resistor or a Zener diode are combined as the diode clamp circuit 6, and a circuit in which a diode and a reactor are combined.
[0011]
[Problems to be solved by the invention]
In the configuration of FIG. 6, upon applying a magnetic reset current pulse transformer T 2, the current flows as the forward current of the clamping circuit 6 appearing on the secondary side. At this time, if the forward voltage of the clamp circuit 6 is low, the magnetic reset current of the pulse transformer is short-circuited (voltage 0) even in the presence of the clamp circuit 6 in a DC manner, and is necessary to magnetically reset the pulse transformer. It takes time to obtain a proper voltage-time product (Vt product), which makes it difficult to operate the pulse power supply repeatedly at a high rate.
[0012]
To solve this problem, increasing the voltage of the clamp circuit 6 (impedance), but faster magnetic reset of the pulse transformer, the impedance of the clamping circuit 6 is high, it will come out the charging voltage to the peaking capacitor C P , survival of the pulse high-speed initialization of the transformer T 2 and electrode life of the laser head is both difficult.
[0013]
Next, the magnetic reset of the saturable reactor T 3 through T 5, the capacitor C 2 by a current generated by the reset, a positive voltage is generated in the capacitor C 1 -C 3, adjacent at the same time as the saturation of the saturable reactor ~ peaking capacitor C P side would commutated to. During this commutation, if there is residual voltage on the capacitor C 1 -C 3, a residual voltage of the peaking capacitor in the final stage will be high, adversely affect the electrode life of the laser head.
[0014]
An object of the present invention is to provide a pulse power supply device capable of shortening the initialization time of a pulse transformer for high repetitive operation and reducing the residual voltage of a peaking capacitor at the time of magnetic reset of a saturable reactor.
[0015]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention extends the life of the laser electrode by lowering the clamp voltage of a clamp circuit that suppresses a voltage appearing on the laser electrode with the opposite polarity after the discharge to the laser electrode. A reactor for suppressing the reset current from flowing to the magnetic pulse compression circuit side is provided, and a circuit for suppressing a voltage due to the reset current is provided on the secondary side of the pulse transformer, and has the following configuration.
[0016]
(1) A pulse generating circuit that generates a pulse current from a capacitor that is initially charged through a pulse transformer by turning on a semiconductor switch, and a capacitor that is charged by a pulse current obtained on the secondary side of the pulse transformer, and a magnetic field of the saturable reactor is increased. A magnetic pulse compression circuit for applying a discharge current obtained by compressing a magnetic pulse from the capacitor by a switch operation to a laser electrode connected in parallel with a peaking capacitor; and a magnetic pulse compression circuit provided in parallel with the laser electrode and reversely applied to the laser electrode after discharging at the laser electrode. A pulse power supply device having a clamp circuit for suppressing a voltage appearing in the polarity.
The clamp circuit is configured to have a low clamp voltage necessary to extend the life of the laser electrode,
Excess energy not consumed by the laser electrode slows down the pulse property of the reflected current returning to the pulse generation circuit side, and a reactor for reducing the magnetic reset current of the saturable reactor of the magnetic pulse compression circuit is provided. It is characterized by the following configuration.
[0017]
(2) The reactor is provided in series with a secondary winding of the pulse transformer, or in a series circuit of a tertiary winding of a pulse transformer and a diode for regenerating the reflected current to the pulse generation circuit. It is characterized by an interposed structure.
[0018]
(3) A current suppressing circuit which comprises a capacitor C, a resistor R and a diode D in parallel with a secondary winding of the pulse transformer and suppresses a magnetic reset current of the pulse transformer from flowing to the magnetic pulse compression circuit is provided. The configuration is characterized.
[0019]
(4) A reactor is provided in series with the secondary winding of the pulse transformer, and the current suppressing circuit is provided in parallel with the secondary winding of the pulse transformer.
[0020]
(5) A feature is provided in which a voltage suppression circuit including a capacitor C, a resistor R, and a diode D is provided instead of the clamp circuit.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
FIG. 1 is a circuit diagram showing an embodiment of the present invention. Portions figure differs from FIG. 6 is that provided reactor L in series with the secondary winding of the pulse transformer T 2. Moreover, the clamping circuit 6, only the diode lowers the residual voltage generated in the peaking capacitor C P after pulse discharge.
[0022]
In this type of pulse power supply device, since the impedance matching between the power supply and the load is not perfect, surplus energy that cannot be consumed by the load returns to the power supply side as a reflected current. This reflected current on the high pressure side is positive polarity in the capacitor C 1, and the time of initial charging the capacitor C 0 through as a pulse of charging current in the opposite polarity orientation.
[0023]
At this time, a pulse of charging current, that reactor L is interposed, pulsed slowed, the time the voltage of positive polarity remains on the capacitor C 1 becomes longer.
[0024]
The period voltage to the capacitor C 1 is present, the flow of the magnetic reset current to initialize the magnetization direction of the saturable reactor T 3, it is possible to reduce the magnetic reset current by residual voltage of the capacitor C 1. Further, since the generated amount of positive voltage of the capacitor C 1 is reduced, it is possible to reduce the positive voltage which the voltage is generated is transferred to the peaking capacitor C P to the peaking capacitor C P.
[0025]
Therefore, in the present embodiment, the magnetic reset current of the saturable reactor can be reduced, and the residual voltage of the peaking capacitor can be reduced.
[0026]
(Embodiment 2)
FIG. 2 is a circuit diagram showing an embodiment of the present invention. Portions figure differs from FIG. 6, in order to regenerate the excess energy, the apparatus provided with a pulse transformer T 2 to the third winding and the diode D RC, provided reactor L in series with the third winding On the point. Clamp circuit 6, only the diode lowers the residual voltage generated in the peaking capacitor C P after pulse discharge.
[0027]
Pulse 3 winding and the diode D RC circuit of the transformer T 2 are, when the reflected energy from the capacitor C 1 flows through the pulse transformer T 2, the current through the diode D RC and third winding circulation flowing a current, causes the charging capacitor C 0 to the same polarity as the initial charging direction (regeneration).
[0028]
In response to this reflected current, the reactor L slows down the pulse characteristics and lengthens the time during which the positive voltage remains in the capacitor C1, as in the first embodiment. Then, during this period, it is possible to reduce the flow of magnetic reset current in a direction to initialize the saturation direction saturable reactor T 3, the magnetic reset current by residual voltage of the capacitor C 1. Further, since the generated amount of positive voltage of the capacitor C 1 is reduced, it is possible to reduce the positive voltage which the voltage is generated is transferred to the peaking capacitor C P to the peaking capacitor C P.
[0029]
Moreover, in the present embodiment, the reactor L is separated from the pulse current at the time of pulse generation as compared with the reactor L of the first embodiment, and the reactor L does not affect the pulse property of the pulse current, The value of L can be freely and appropriately selected.
[0030]
(Embodiment 3)
FIG. 3 is a circuit diagram showing an embodiment of the present invention. Portions figure differs from that of Figure 1 is that in which a current suppressing circuit composed of capacitor C, the resistor R and the diode D in parallel with the secondary winding of the pulse transformer T 2. The capacity of the capacitor C is preferably smaller than the capacitor C 1.
[0031]
As described above, although an attempt to generate a positive voltage to the capacitor C 1 -C P flows through the magnetic pulse compression circuit side by the current i 1 of the reset of the pulse transformer T 2, diodes it from capacitor C D Bypass through. The resistor R absorbs the charge of the capacitor C.
[0032]
That is, the pulse reset current of the transformer T 2 are, is a direction to charge the capacitor C, a C 1 exactly, between the capacitor C 1 since the reactor L is interposed, tends to flow to the capacitor C . When the capacitance of the capacitor C is smaller than that of the capacitor C 1, the pulse high voltage with a small reset current in transformer T 2 is generated, it is possible to reset the pulse transformer in a short time by utilizing this voltage . The voltage generated in the capacitor C can absorb a resistor R before the next pulse occurs, thereby it is possible to suppress the positive voltage generated in the capacitor C 1, it can be suppressed positive voltage generated in turn peaking capacitor C P.
[0033]
(Embodiment 4)
FIG. 4 is a circuit diagram showing an embodiment of the present invention. 3 differs from FIG. 3 in that the reactor L is omitted.
[0034]
With this configuration, the positive out voltage by the reset current pulse transformer T 2 to the capacitor C 1, flow to the capacitor C in parallel with the capacitor C 1, by the voltage generated in the parallel capacitance of the capacitor C 1 and C , Suppress the voltage peak value.
[0035]
In the present embodiment, as compared with the embodiment 3, the energy is transferred from the parallel circuit of a capacitor C 1, C to peaking capacitor C P, since the capacitance of the parallel circuit at this time is large, the voltage generated in the peaking capacitor C P Can be higher. Conversely, the reflective current can be lowered residual voltage of the peaking capacitor C P.
[0036]
(Embodiment 5)
FIG. 5 is a circuit diagram showing an embodiment of the present invention. 6 differs from FIG. 6 in that a voltage suppressing circuit including a capacitor C, a resistor R and a diode D is provided instead of the clamp circuit 6. The capacity of the capacitor C is preferably smaller than the capacitor C 1.
[0037]
In the present embodiment, the voltage suppressing circuit added in parallel with the capacitor C 1 in the fourth embodiment is intended to be connected in parallel with the peaking capacitor C P, which is positively charged in the capacitor C 1 by a reset pulse transformer T 2 voltage, when it is transferred to the parallel circuit of a capacitor C P and C, and that the capacitance of the parallel circuit is increased, it is possible to suppress the residual voltage of the peaking capacitor C P.
[0038]
It should be noted that the reactor L, the current suppression circuit, and the voltage suppression circuit for clamping in the above-described embodiments can be appropriately combined.
[0039]
【The invention's effect】
As described above, according to the present invention, the life of the laser electrode is extended by lowering the clamp voltage of the clamp circuit that suppresses the voltage appearing in the laser electrode with the opposite polarity after the discharge to the laser electrode, and the reset current of the pulse transformer is reduced. Is provided with a reactor that suppresses the flow to the magnetic pulse compression circuit side, and a circuit that suppresses the voltage due to the reset current is provided on the secondary side of the pulse transformer. It is possible to reduce the residual voltage of the peaking capacitor at the time of magnetic reset of the saturable reactor.
[Brief description of the drawings]
FIG. 1 is a main circuit configuration diagram of a pulse power supply device according to a first embodiment of the present invention.
FIG. 2 is a main circuit configuration diagram of a pulse power supply device according to a second embodiment of the present invention.
FIG. 3 is a main circuit configuration diagram of a pulse power supply device according to a third embodiment of the present invention.
FIG. 4 is a main circuit configuration diagram of a pulse power supply device according to a fourth embodiment of the present invention.
FIG. 5 is a main circuit configuration diagram of a pulse power supply device according to a fifth embodiment of the present invention.
FIG. 6 shows a conventional circuit of a pulse power supply device.
[Explanation of symbols]
1 ... pulse generating circuit 2 ... high voltage charger 3 1, 3 2, 3 3 ... magnetic pulse compression circuit 4 ... load 5 ... magnetic reset circuit 6 ... clamp circuit Q 1 ... semiconductor switch T 1, T 3, T 4, T 5 saturable reactor T 2 pulse transformer C P peaking capacitor L reactor R resistor C capacitor D diode
