JP2007104460A - 誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信 - Google Patents
誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信 Download PDFInfo
- Publication number
- JP2007104460A JP2007104460A JP2005293310A JP2005293310A JP2007104460A JP 2007104460 A JP2007104460 A JP 2007104460A JP 2005293310 A JP2005293310 A JP 2005293310A JP 2005293310 A JP2005293310 A JP 2005293310A JP 2007104460 A JP2007104460 A JP 2007104460A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- state
- decoding
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
【解決手段】受信パケットの入力を受けてヘッダに相当する部分を検出する回路(610)と、受信パケットを復号して誤りを検出し、誤りを検出した場合には、Invalidation信号を生成するInvalidation生成回路(623)と、その受信パケットをその誤り訂正するために必要な時間だけ保持することができるバッファ(621)を含む復号回路(620)と、その受信パケットを、その受信パケットの受信を終了することなく、そのまま次段の次段処理回路に投機的に転送する状態にするか、それとも復号した後に転送する状態にするかを、Invalidation信号を使って選択することが可能な出力選択回路(630)と、から構成される。
【選択図】図2
Description
(1)シンドローム計算に伴う誤り検出
(2)誤りがあった場合の誤り値の計算
(3)バッファに保持された受信データを、計算された誤り値を使って訂正
という(1)〜(3)の3ステップから構成される。ところが、図1に示すような既存の方式では、誤り訂正に必要な復号レイテンシが受信装置200全体のレイテンシとしてそのまま見えてしまう。発明者の一連の高速・低レイテンシの復号方式の研究(非特許文献2、非特許文献3)は、復号回路220自身の(1)〜(3)の個々のレイテンシを復号回路200内部の並列度を向上させることにより小さくするといった観点で有効なものであったが、それでも、復号スループットをあげるためにパイプライン段数を増やすとレイテンシは増大してしまう。また、付加するパリティビットの割合を低減させる(符号化率を向上させる)観点からは符号長を通信路130のバス幅よりも長くすることが効果的であるが(この場合、「ヘッダ検出回路」210が必要となってくる)、 一般的な方法で、符号長の増大によるシンドローム計算のまつわる誤り検出時のレイテンシ((1))の増大を避けることは難しかった。
Concurrency = Throughput * Latency
例えば、Throughputを2倍にしたことにより、信頼性を確保する観点から強力な誤り訂正符号を使用してLatencyが増大してしまうと、ConcurrencyがThroughputの増大以上に増加しないとシステムのバランスは取れない。しかしながら、Concurrencyは、アルゴリズム、CPUの設計等他の要素でも決まるので、高性能でバランスの取れたシステム設計においては、Latencyがより重要になってきている。
110 510 符号化回路
120 221 バッファ
130 530 (外部)通信路
200 600 受信装置
210 610 ヘッダ検出回路
220 620 復号回路
623 Invalidation生成回路
630 出力選択回路
300 700 次段処理回路
710 Input queue
720 パケット再構成回路
723 Invalidation除去回路
730 データ処理回路
800 (送信)データ
810 ヘッダ(領域)
820 情報ビット(領域)
830 パリティ(領域)
840 Invalidation信号(に関するビット領域)
Claims (4)
- 送信装置(500)から外部通信路(530)を介してインターコネクトされて送信装置からの入力を受信し、次段に接続される次段処理回路(700)へ出力を転送する、受信装置(600)であって、
ビット誤りを含み得る所定のビット長さの受信パケットの入力を受けて、当該受信パケットからヘッダに相当するビット部分を検出する回路(610)と、
前記受信パケットのビット全体もしくは前記受信パケットからヘッダに相当するビット部分を除いたビット部分を復号して誤りを検出し、誤りを検出した場合には、Invalidation信号を生成するInvalidation生成回路(623)と、当該誤りが検出された受信パケットをその誤り訂正するために必要な時間だけ保持することができるバッファ(621)を含む、復号回路(620)と、
前記受信パケットを、当該受信パケットの受信を終了することなく、復号しないでそのまま次段の次段処理回路に投機的に転送する状態にするか、それとも当該復号回路によって復号した後に転送する状態にするかを、Invalidation信号を使って選択することが可能な出力選択回路(630)と、
を有する受信装置(600)。 - 請求項1の受信装置に接続されて、出力選択回路から転送される出力を受信する次段処理回路(700)であって、
2つ以上のサイクルにわたって転送されてきた出力データを一時的に保持するinput queue(710)と、
複数の出力データを並列化して再構成するパケット再構成回路(720)と、
Invalidation信号により、前記パケット再構成回路で再構成されたデータを出力するかどうかを決定するInvalidation除去回路(723)と、
を有する次段処理回路(700)。 - 前記Invalidation生成回路(623)により受信パケットに誤りが検出された場合に、インターコネクトされている送信装置(500)側にリトライ要求を出すことなく、復号されたデータを受信装置側の復号回路より次段処理回路(700)へ再送することにより、送信装置側に再送のための新たなバッファ(120)を付加する必要がなく、送信側のデータ転送に影響を与えることがない、請求項1の受信装置を有する通信装置。
- 前記受信パケットがそのまま次段に投機的に転送される復号レイテンシがゼロである状態(状態1)と、前記受信パケットが復号後に次段に転送される復号レイテンシが有限である状態(状態2)の2つの状態を持ち、初期状態は前記状態1であり、誤りの検出・訂正に伴い前記状態2に遷移し、状態2からは、前記バッファに受信パケットがなくなったことにより前記状態1に遷移する、請求項1の受信装置を制御する方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005293310A JP4749820B2 (ja) | 2005-10-06 | 2005-10-06 | 誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005293310A JP4749820B2 (ja) | 2005-10-06 | 2005-10-06 | 誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007104460A true JP2007104460A (ja) | 2007-04-19 |
JP4749820B2 JP4749820B2 (ja) | 2011-08-17 |
Family
ID=38030932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005293310A Expired - Fee Related JP4749820B2 (ja) | 2005-10-06 | 2005-10-06 | 誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4749820B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011020537A (ja) * | 2009-07-15 | 2011-02-03 | Kyosan Electric Mfg Co Ltd | 情報伝送装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08265332A (ja) * | 1995-03-23 | 1996-10-11 | Nec Corp | データ転送方法とその装置 |
JPH08335930A (ja) * | 1995-06-06 | 1996-12-17 | Omron Corp | 通信装置および通信方法 |
JP2005012753A (ja) * | 2003-05-29 | 2005-01-13 | Nippon Telegr & Teleph Corp <Ntt> | パケット中継装置及びその方法と、パケット受信装置及びその方法と、パケット中継プログラム及びそのプログラムを記録した記録媒体と、パケット受信プログラム及びそのプログラムを記録した記録媒体 |
WO2005013542A1 (ja) * | 2003-08-05 | 2005-02-10 | Fujitsu Limited | 再生中継方法及びその装置 |
JP2005094793A (ja) * | 2004-11-01 | 2005-04-07 | Hitachi Communication Technologies Ltd | エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 |
JP2005252709A (ja) * | 2004-03-04 | 2005-09-15 | Mitsubishi Electric Corp | 誤り訂正装置および誤り訂正方法 |
-
2005
- 2005-10-06 JP JP2005293310A patent/JP4749820B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08265332A (ja) * | 1995-03-23 | 1996-10-11 | Nec Corp | データ転送方法とその装置 |
JPH08335930A (ja) * | 1995-06-06 | 1996-12-17 | Omron Corp | 通信装置および通信方法 |
JP2005012753A (ja) * | 2003-05-29 | 2005-01-13 | Nippon Telegr & Teleph Corp <Ntt> | パケット中継装置及びその方法と、パケット受信装置及びその方法と、パケット中継プログラム及びそのプログラムを記録した記録媒体と、パケット受信プログラム及びそのプログラムを記録した記録媒体 |
WO2005013542A1 (ja) * | 2003-08-05 | 2005-02-10 | Fujitsu Limited | 再生中継方法及びその装置 |
JP2005252709A (ja) * | 2004-03-04 | 2005-09-15 | Mitsubishi Electric Corp | 誤り訂正装置および誤り訂正方法 |
JP2005094793A (ja) * | 2004-11-01 | 2005-04-07 | Hitachi Communication Technologies Ltd | エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011020537A (ja) * | 2009-07-15 | 2011-02-03 | Kyosan Electric Mfg Co Ltd | 情報伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4749820B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8359505B2 (en) | Method and apparatus for decoding | |
KR101367015B1 (ko) | 집적회로 간의 점 대 점 통신을 위한 물리적 인터페이스에서의 에러 검출 | |
US7734980B2 (en) | Mitigating silent data corruption in a buffered memory module architecture | |
US8312362B1 (en) | Determining data transmission error and/or checking or confirming such error determinations | |
US10469200B2 (en) | Minimum latency link layer metaframing and error correction | |
US20120300699A1 (en) | Method and arrangement of processing a packet of a harq system | |
FI111888B (fi) | Mukautuva menetelmä ja järjestelmä vähittäisen redundanssin toteuttamiseksi vastaanotossa | |
US20170093526A1 (en) | Error correction on demand | |
US20110191647A1 (en) | Communication interface and protocol | |
JP2005516459A (ja) | 誤り訂正復号器内の二重チェン・サーチ・ブロック | |
US9979566B2 (en) | Hybrid forward error correction and replay technique for low latency | |
US7360142B1 (en) | Methods, architectures, circuits, software and systems for CRC determination | |
Yu et al. | Error control integration scheme for reliable NoC | |
JP4749820B2 (ja) | 誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信 | |
KR20220160102A (ko) | 코드워드 동기화 방법, 수신기, 네트워크 디바이스, 및 네트워크 시스템 | |
US10057017B2 (en) | Data forwarding with speculative error correction | |
WO2020011761A1 (en) | Soft-aided decoding of staircase codes | |
JP2010183196A (ja) | データ転送システム、データ送信装置、データ受信装置及びデータ転送方法 | |
EP2451107B1 (en) | Method and arrangement for extracting information from signals in receivers | |
WO2024001874A1 (zh) | 模式协商方法、装置、设备、系统及计算机可读存储介质 | |
Huang et al. | A low latency fault tolerant transmission mechanism for Network-on-Chip | |
WO2023016265A1 (zh) | 一种数据编码方法、数据译码方法及相关设备 | |
US20110320900A1 (en) | Apparatus and method for error check of transmission data | |
Shimizu et al. | Reconfigurable adaptive FEC system based on Reed-Solomon code with interleaving | |
Lawabni et al. | An improved error control paradigm for multimedia transmission over wireless networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |