JP2005516459A - 誤り訂正復号器内の二重チェン・サーチ・ブロック - Google Patents
誤り訂正復号器内の二重チェン・サーチ・ブロック Download PDFInfo
- Publication number
- JP2005516459A JP2005516459A JP2003563106A JP2003563106A JP2005516459A JP 2005516459 A JP2005516459 A JP 2005516459A JP 2003563106 A JP2003563106 A JP 2003563106A JP 2003563106 A JP2003563106 A JP 2003563106A JP 2005516459 A JP2005516459 A JP 2005516459A
- Authority
- JP
- Japan
- Prior art keywords
- error
- codeword
- block
- decoder
- polynomial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1555—Pipelined decoder implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1585—Determination of error values
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
本発明は、復号器により符号語の誤り位置および度合を決定する方法および装置である。符号語の誤りの数に対応する値が計算される。符号語の誤りの数に対応する値が閾値よりも大きいと、この符号語は復号器の出力として転送される。符号語の誤りの数に対応する値が閾値以下だと、この符号語に対応する誤り位置および誤り度合が決定される。本発明は、符号語の誤りの数に対応する値を計算する動作が、第1の符号語に対応するデータに対して実行され、第2の符号語に対応するデータに対して誤り位置および誤り度合を決定する動作が同時に実行されることを特徴とする。
前に説明したように、リード・ソロモン復号器は、少なくとも4つの主要な構成要素即ち機能ブロックを有する。それらは、シンドローム生成器、誤り多項式ブロック、誤り位置ブロックおよび誤り度合ブロックである。復号器が誤りを検出するのに加えてそれを訂正する場合、復号器は誤り訂正ブロックも含んでいる。従来技術の復号器では、これらのブロックにより、ある1つのブロックへの入力は前のブロックの出力によりのみ決まる「伝送パイプライン」が形成される。即ち、1つのブロックから前のブロックへのフィードバックはない。リード・ソロモン復号器は、(図4および図5の遅延ブロックにより示す)個々の符号語に対する復号プロセスを実施する間に、受信した符号語を記憶するためのメモリまたはバッファ・ブロックを実現することも必要である。誤り位置/度合ブロックは、復号プロセスの完了時に誤りベクトルを生成し、この誤りベクトルとメモリ中に記憶させた受信済み符号語のXOR演算を行って復号器出力を形成する。一般に、使用するメモリのサイズは1符号語に等しく、そのため、この復号器は、一度に1つの符号語しか処理することができない。
本発明の実施形態の一例では、二重チェン・サーチ・ブロックを用いて誤り訂正プロセスを実施する。本発明のこの実施形態の原理を利用する復号器により、復号器の待ち時間および復号器の記憶/メモリ要件が共に低減する。
前に説明したように、チェン/フォーニー・ブロックは、入力として、誤り位置および誤り度合多項式という2つの多項式を受信し、出力として誤りベクトルを生成する。この誤りベクトルは、受信した符号語中の誤りの復号器の推定値を表すNバイトのベクトルである。この誤りベクトルを、受信した符号語とのXOR(排他的論理和)演算にかけて誤りを訂正し、それにより復号器による元の符号語の推定値が形成される。誤りベクトルを決定するためにチェン/フォーニー・ブロックを使用する従来型復号器は、符号語ベクトルに対して逆の順序で誤りベクトルを生成する。即ち、符号語および誤りベクトルは、誤りベクトルに(または逆に符号語に)更なる処理をかけずにXOR演算にかけることができない。一般に、この更なる処理は、誤りベクトルまたは受信した符号語の何れかに対する(最後に入力されたものが最初に出力される)LIFO操作の形式をとる。これは、入力の順序を逆にして、符号語および誤りベクトルをXOR演算にかけることができるようにするためである。残念ながら、このために、Nクロック・サイクルの遅延が生じる。ただし、Nは符号語のバイト数である。更に、一部の従来方式の実施形態では、1符号語長よりも大きいメモリ・サイズを用いるので、このメモリを2つ以上の別々のLIFOブロックに分割する必要がある。そうすると、アドレス指定が複雑になり得て、メモリ・サイズも符号語長の整数倍に制限される。
λ+λα−1X+(λα−1)α−1X2+((λα−1)α−1)α−1X3+
...
ただし、Xnはnクロック・サイクルの遅延を表す。
λ+λα−1X+λα−2X2+λα−3X3+...+λα−(N−1)XN−1
λα−(N−1)X+(λα−(N−1))αX2+((λα−(N−1))α)αX3+...
各項を合成すると、以下の数列が生成される。
λα−(N−1)+λα−(N−2)X+λα−(N−3)X2+...+λα−1XN−2+λXN−1
Claims (19)
- 符号語中のデータの誤り訂正を実行する復号器であって、
前記符号語からシンドロームを計算する手段(910)と、
前記シンドロームから誤り多項式を生成する手段(920)と、
前記誤り多項式から前記符号語中のデータの誤りの数に対応する値を決定する手段(930)と、
前記誤り多項式から誤り位置を決定する手段(940)と、
前記誤り多項式から誤り度合を計算する手段(940)とを備え、
データの誤りの数に対応する前記値を決定する前記手段(930)が、第1の符号語に対応するデータに対して実行され、前記誤り位置を決定する前記手段(940)および前記誤り度合を決定する前記手段(940)が、第2の符号語に対応するデータに対して実行されることを特徴とする、復号器。 - 前記符号語中のデータの誤りの数に対応する前記値が閾値よりも大きい場合、前記符号語が前記復号器の出力として転送されることを更に特徴とする、請求項1に記載の復号器。
- 前記符号語、前記誤り位置および前記誤り度合を受信することに応答して、前記符号語中の誤りを訂正し、その結果を前記復号器の前記出力として転送する手段(950)を更に備える、請求項2に記載の復号器。
- 前記符号語中のデータの誤りの数に対応する前記値が前記閾値以下の場合、前記符号語に対応する前記誤り位置および前記誤り度合の計算が完全に行われることを更に特徴とする、請求項3に記載の復号器。
- 誤り多項式を生成する前記手段(920)が、ユークリッド・アルゴリズム・ブロックを用いて実現される、請求項1に記載の復号器。
- 前記符号語中のデータの誤りの数に対応する値を決定する前記手段(930)が、第1チェン・ブロックを用いて実現される、請求項1に記載の復号器。
- 前記誤り多項式から誤り位置を決定する前記手段(940)が、第2チェン・ブロックを用いて実現される、請求項6に記載の復号器。
- 前記誤り多項式から誤り度合を決定する前記手段(940)が、フォーニー・アルゴリズムを用いて実現される、請求項7に記載の復号器。
- 前記誤り多項式から誤り位置を決定する前記手段(940)および前記誤り多項式から誤り度合を決定する前記手段(940)が、チェン/フォーニー・ブロックを用いて実現される、請求項6に記載の復号器。
- 符号語の誤り訂正に用いる復号器において、誤り位置および誤り度合を決定する方法であって、
符号語の誤りの数に対応する値を計算する動作と、
符号語の誤りの数に対応する前記値が閾値よりも大きい場合、前記符号語を前記復号器の出力として転送する動作と、
符号語の誤りの数に対応する前記値が前記閾値以下の場合、前記符号語に対応する前記誤り位置および前記誤り度合を決定する動作とを含み、
符号語の誤りの前記数に対応する前記値を計算する前記動作が、第1の符号語に対応するデータに対して実行され、前記誤り位置および前記誤り度合を決定する前記動作が、第2の符号語に対応するデータに対して同時に実行されることを特徴とする、方法。 - 符号語の誤りの数に対応する値を計算する前記動作が、第1チェン・サーチ・ブロックを用いて実現されることを更に特徴とする、請求項10に記載の方法。
- 前記誤り位置を決定する前記動作が、第2チェン・サーチ・ブロックを用いて実現されることを更に特徴とする、請求項11に記載の方法。
- 前記誤り度合を決定する前記動作が、フォーニー・アルゴリズム・ブロックを用いて実現されることを更に特徴とする、請求項12に記載の方法。
- 前記誤り位置および前記誤り度合を決定する前記動作が、チェン/フォーニー・ブロックを用いて実現されることを更に特徴とする、請求項11に記載の方法。
- 符号語の誤り訂正用復号器であって、
符号語の誤りの数に対応する値を計算する手段(930)と、
符号語の誤りの数に対応する前記値が閾値よりも大きい場合、前記符号語を前記復号器の出力として転送する手段と、
符号語の誤りの数に対応する前記値が前記閾値以下の場合、前記符号語に対応する誤り位置および誤り度合を決定する手段(940)とを備え、
符号語の誤りの前記数に対応する前記値を計算する前記手段(930)が、第1の符号語に対応するデータに対して実行され、前記誤り位置および前記誤り度合を決定する前記手段(940)が、第2の符号語に対応するデータに対して同時に実行されることを特徴とする、復号器。 - 符号語の誤りの数に対応する前記値を計算する前記手段が、第1チェン・サーチ・ブロックを用いて実現されることを更に特徴とする、請求項15に記載の復号器。
- 前記誤り位置を決定する前記手段が、第2チェン・サーチ・ブロックを用いて実現されることを更に特徴とする、請求項16に記載の復号器。
- 前記誤り度合を決定する前記手段が、フォーニー・アルゴリズム・ブロックを用いて実現されることを更に特徴とする、請求項17に記載の復号器。
- 前記誤り位置および前記誤り度合を決定する前記手段が、チェン/フォーニー・ブロックを用いて実現されることを更に特徴とする、請求項16に記載の復号器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/055,076 US6920600B2 (en) | 2002-01-23 | 2002-01-23 | Dual chien search blocks in an error-correcting decoder |
PCT/US2003/001995 WO2003063364A1 (en) | 2002-01-23 | 2003-01-22 | Dual chien search blocks in an error-correcting decoder |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005516459A true JP2005516459A (ja) | 2005-06-02 |
JP2005516459A5 JP2005516459A5 (ja) | 2006-03-09 |
Family
ID=21995421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003563106A Pending JP2005516459A (ja) | 2002-01-23 | 2003-01-22 | 誤り訂正復号器内の二重チェン・サーチ・ブロック |
Country Status (9)
Country | Link |
---|---|
US (1) | US6920600B2 (ja) |
EP (1) | EP1470647A4 (ja) |
JP (1) | JP2005516459A (ja) |
KR (1) | KR20040075954A (ja) |
CN (1) | CN1623280A (ja) |
BR (1) | BR0302844A (ja) |
MX (1) | MXPA04007077A (ja) |
MY (1) | MY134591A (ja) |
WO (1) | WO2003063364A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018019401A (ja) * | 2016-07-28 | 2018-02-01 | インディアン インスティチュート オブ サイエンス | リード・ソロモン復号器及び復号方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030140302A1 (en) * | 2002-01-23 | 2003-07-24 | Litwin, Louis Robert | Chien search cell for an error-correcting decoder |
JP4289854B2 (ja) * | 2002-09-20 | 2009-07-01 | 京セラ株式会社 | 無線基地装置、移動端末装置、参照信号制御方法および参照信号制御プログラム |
US7225391B1 (en) * | 2002-12-17 | 2007-05-29 | Altera Corporation | Method and apparatus for parallel computation of linear block codes |
US20040194002A1 (en) * | 2003-03-27 | 2004-09-30 | Lucent Technologies Inc. | System and method for decoding noise-corrupted reed-solomon codes and communications terminal incorporating the same |
JP2005151299A (ja) * | 2003-11-18 | 2005-06-09 | Sanyo Electric Co Ltd | 無線通信装置、誤り訂正方法、および誤り訂正プログラム |
US7581155B2 (en) * | 2003-12-18 | 2009-08-25 | Electronics And Telecommunications Research Institute | Apparatus for FEC supporting transmission of variable-length frames in TDMA system and method of using the same |
KR100780958B1 (ko) * | 2005-09-13 | 2007-12-03 | 삼성전자주식회사 | 에러 검출 코드에 기반한 에러 검출 및 정정 방법 및 장치 |
US8312345B1 (en) * | 2006-09-29 | 2012-11-13 | Marvell International Ltd. | Forward error correcting code encoder apparatus |
US7949927B2 (en) * | 2006-11-14 | 2011-05-24 | Samsung Electronics Co., Ltd. | Error correction method and apparatus for predetermined error patterns |
KR100847560B1 (ko) * | 2006-12-11 | 2008-07-21 | 삼성전자주식회사 | 다운로드되는 펌웨어의 오류 정정을 위한 회로 및 방법 |
JP4313391B2 (ja) * | 2006-12-13 | 2009-08-12 | 株式会社日立コミュニケーションテクノロジー | 光集線装置および光加入者装置 |
KR101466694B1 (ko) * | 2007-08-28 | 2014-11-28 | 삼성전자주식회사 | Ecc 회로, ecc 회로를 구비하는 메모리 시스템 및그의 오류 정정 방법 |
JP4856110B2 (ja) * | 2008-03-01 | 2012-01-18 | 株式会社東芝 | チェンサーチ装置およびチェンサーチ方法 |
US8276047B2 (en) * | 2008-11-13 | 2012-09-25 | Vitesse Semiconductor Corporation | Continuously interleaved error correction |
US8458574B2 (en) * | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
US8473808B2 (en) | 2010-01-26 | 2013-06-25 | Qimonda Ag | Semiconductor memory having non-standard form factor |
EP2671337B1 (en) * | 2011-02-04 | 2018-04-11 | Marvell World Trade Ltd. | Control mode phy for wlan |
JP5699737B2 (ja) * | 2011-03-28 | 2015-04-15 | 富士通株式会社 | 誤り訂正装置及び誤り訂正方法 |
KR101892251B1 (ko) * | 2011-05-09 | 2018-08-29 | 삼성전자주식회사 | 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법 |
TWI500038B (zh) * | 2012-09-28 | 2015-09-11 | Univ Nat Chiao Tung | 記憶體系統之全套平行編碼方法與全套平行解碼方法 |
US11658684B2 (en) * | 2021-03-19 | 2023-05-23 | Synopsys, Inc. | Multi-port—multi mode Reed Solomon decoder |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1500232A (en) * | 1974-07-04 | 1978-02-08 | Marconi Co Ltd | Digital data signal transmission arrangements |
AU544259B2 (en) * | 1980-04-16 | 1985-05-23 | Sony Corporation | Detecting + correcting errors in digital video signals |
GB2132393B (en) * | 1982-12-17 | 1986-05-14 | Sony Corp | Methods and apparatus for correcting errors in binary data |
US4567594A (en) | 1983-06-07 | 1986-01-28 | Burroughs Corporation | Reed-Solomon error detecting and correcting system employing pipelined processors |
US4649541A (en) | 1984-11-21 | 1987-03-10 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reed-Solomon decoder |
US4875211A (en) | 1986-12-10 | 1989-10-17 | Matsushita Electric Industrial Co., Ltd. | Galois field arithmetic logic unit |
US5107503A (en) | 1987-08-24 | 1992-04-21 | Digital Equipment Corporation | High bandwidth reed-solomon encoding, decoding and error correcting circuit |
US5099482A (en) | 1989-08-30 | 1992-03-24 | Idaho Research Foundation, Inc. | Apparatus for detecting uncorrectable error patterns when using Euclid's algorithm to decode Reed-Solomon (BCH) codes |
JPH04315332A (ja) * | 1991-04-15 | 1992-11-06 | Hitachi Ltd | 誤り訂正装置 |
US5414719A (en) | 1992-04-24 | 1995-05-09 | Sharp Kabushiki Kaisha | Operating circuit for galois field |
US5373511A (en) | 1992-05-04 | 1994-12-13 | Motorola, Inc. | Method for decoding a reed solomon encoded signal with inner code and apparatus for doing same |
JP3328093B2 (ja) * | 1994-07-12 | 2002-09-24 | 三菱電機株式会社 | エラー訂正装置 |
JP3310185B2 (ja) | 1996-11-21 | 2002-07-29 | 松下電器産業株式会社 | 誤り訂正装置 |
JPH113573A (ja) | 1997-04-15 | 1999-01-06 | Mitsubishi Electric Corp | 拡大リードソロモン符号の誤り訂正復号方法と誤り訂正復号装置、1次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置、および2次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置 |
JP3850511B2 (ja) | 1997-05-07 | 2006-11-29 | 日本テキサス・インスツルメンツ株式会社 | リードソロモン復号装置 |
JPH1131977A (ja) | 1997-07-10 | 1999-02-02 | Sony Corp | 誤り訂正符号演算器 |
US6061826A (en) | 1997-07-29 | 2000-05-09 | Philips Electronics North America Corp. | Hardware-optimized reed-solomon decoder for large data blocks |
US6058500A (en) | 1998-01-20 | 2000-05-02 | 3Com Corporation | High-speed syndrome calculation |
US6092233A (en) | 1998-03-20 | 2000-07-18 | Adaptec, Inc. | Pipelined Berlekamp-Massey error locator polynomial generating apparatus and method |
US6192497B1 (en) | 1998-08-27 | 2001-02-20 | Adaptec, Inc. | Parallel Chien search circuit |
-
2002
- 2002-01-23 US US10/055,076 patent/US6920600B2/en not_active Expired - Lifetime
-
2003
- 2003-01-22 WO PCT/US2003/001995 patent/WO2003063364A1/en active Application Filing
- 2003-01-22 CN CNA038026570A patent/CN1623280A/zh active Pending
- 2003-01-22 BR BR0302844-5A patent/BR0302844A/pt not_active IP Right Cessation
- 2003-01-22 KR KR10-2004-7011355A patent/KR20040075954A/ko not_active Application Discontinuation
- 2003-01-22 JP JP2003563106A patent/JP2005516459A/ja active Pending
- 2003-01-22 MX MXPA04007077A patent/MXPA04007077A/es active IP Right Grant
- 2003-01-22 MY MYPI20030215A patent/MY134591A/en unknown
- 2003-01-22 EP EP03708865A patent/EP1470647A4/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018019401A (ja) * | 2016-07-28 | 2018-02-01 | インディアン インスティチュート オブ サイエンス | リード・ソロモン復号器及び復号方法 |
JP7012479B2 (ja) | 2016-07-28 | 2022-01-28 | インディアン インスティチュート オブ サイエンス | リード・ソロモン復号器及び復号方法 |
Also Published As
Publication number | Publication date |
---|---|
MY134591A (en) | 2007-12-31 |
EP1470647A1 (en) | 2004-10-27 |
WO2003063364A1 (en) | 2003-07-31 |
CN1623280A (zh) | 2005-06-01 |
US6920600B2 (en) | 2005-07-19 |
KR20040075954A (ko) | 2004-08-30 |
EP1470647A4 (en) | 2005-12-14 |
MXPA04007077A (es) | 2004-10-29 |
BR0302844A (pt) | 2004-04-27 |
US20030140303A1 (en) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005516458A (ja) | 復号器内構成要素ブロックによるメッセージ処理 | |
JP2005516459A (ja) | 誤り訂正復号器内の二重チェン・サーチ・ブロック | |
JP3996205B2 (ja) | 連接符号データの送受信方法および送受信装置 | |
KR101355761B1 (ko) | 통신 시스템의 다중 필드 기반 코드 발생기 및 디코더 | |
US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
JP2005516457A (ja) | 誤り訂正復号器用のチェン・サーチ・セル | |
Shrivastava et al. | Error detection and correction using Reed Solomon codes | |
US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
US8631307B2 (en) | Method for encoding and/or decoding multimensional and a system comprising such method | |
Panem et al. | Polynomials in error detection and correction in data communication system | |
EP1102406A2 (en) | Apparatus and method for decoding digital data | |
Chaudhary et al. | Error control techniques and their applications | |
CN110741562B (zh) | 向量信令码信道的流水线式前向纠错 | |
Sonawane et al. | Implementation of RS-CC Encoder and Decoder using MATLAB | |
US7155656B1 (en) | Method and system for decoding of binary shortened cyclic code | |
Manu et al. | A New approach for parallel CRC generation for high speed application | |
Agrawal | Implementation of reed solomon error correcting codes | |
Shimizu et al. | FPGA-based reconfigurable adaptive FEC | |
Tingilkar et al. | Improvement Of Memory Data Corrections By Using CRC Technique For Fault Torrent Applications | |
Mohan | VHDL IMPLEMENTATION OF REED SOLOMON CODING |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080318 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |