JP2005516458A - 復号器内構成要素ブロックによるメッセージ処理 - Google Patents
復号器内構成要素ブロックによるメッセージ処理 Download PDFInfo
- Publication number
- JP2005516458A JP2005516458A JP2003563105A JP2003563105A JP2005516458A JP 2005516458 A JP2005516458 A JP 2005516458A JP 2003563105 A JP2003563105 A JP 2003563105A JP 2003563105 A JP2003563105 A JP 2003563105A JP 2005516458 A JP2005516458 A JP 2005516458A
- Authority
- JP
- Japan
- Prior art keywords
- error
- block
- decoder
- codeword
- polynomial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1803—Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1555—Pipelined decoder implementations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
符号語中のデータの誤り検出を実施する方法および装置である本発明では、従来技術の効率の悪さが解決される。データの誤り検出を実施する復号器は、符号語からシンドロームを計算するシンドローム生成器、シンドロームから誤り多項式を生成する誤り多項式生成器、誤り多項式から誤り位置を決定する誤り位置生成器、および誤り多項式から誤り度合を計算する誤り度合生成器からなる。この復号器は、シンドローム生成器、誤り多項式生成器、誤り位置生成器および誤り度合生成器を含む群から選択された少なくとも1つの構成要素から復号器内非活動メッセージを送信するように適合されることを特徴とする。
前に説明したように、リード・ソロモン復号器は、少なくとも4つの主要な構成要素即ち機能ブロックを有する。それらは、シンドローム生成器、誤り多項式ブロック、誤り位置ブロックおよび誤り度合ブロックである。復号器が誤りを検出するのに加えてそれを訂正する場合、復号器は誤り訂正ブロックも含んでいる。従来技術の復号器では、これらのブロックにより、ある1つのブロックへの入力は前のブロックの出力によりのみ決まる「伝送パイプライン」が形成される。即ち、1つのブロックから前のブロックへのフィードバックはない。リード・ソロモン復号器は、(図4および図5の遅延ブロックにより示す)個々の符号語に対する復号プロセスを実施する間に、受信した符号語を記憶するためのメモリまたはバッファ・ブロックを実現することも必要である。誤り位置/度合ブロックは、復号プロセスの完了時に誤りベクトルを生成し、この誤りベクトルとメモリ中に記憶させた受信済み符号語のXOR演算を行って復号器出力を形成する。一般に、使用するメモリのサイズは1符号語に等しく、そのため、この復号器は、一度に1つの符号語しか処理することができない。
本発明の実施形態の一例では、二重チェン・サーチ・ブロックを用いて誤り訂正プロセスを実施する。本発明のこの実施形態の原理を利用する復号器により、復号器の待ち時間および復号器の記憶/メモリ要件が共に低減する。
前に説明したように、チェン/フォーニー・ブロックは、入力として、誤り位置および誤り度合多項式という2つの多項式を受信し、出力として誤りベクトルを生成する。この誤りベクトルは、受信した符号語中の誤りの復号器の推定値を表すNバイトのベクトルである。この誤りベクトルを、受信した符号語とのXOR(排他的論理和)演算にかけて誤りを訂正し、それにより復号器による元の符号語の推定値が形成される。誤りベクトルを決定するためにチェン/フォーニー・ブロックを使用する従来型復号器は、符号語ベクトルに対して逆の順序で誤りベクトルを生成する。即ち、符号語および誤りベクトルは、誤りベクトルに(または逆に符号語に)更なる処理をかけずにXOR演算にかけることができない。一般に、この更なる処理は、誤りベクトルまたは受信した符号語の何れかに対する(最後に入力されたものが最初に出力される)LIFO操作の形式をとる。これは、入力の順序を逆にして、符号語および誤りベクトルをXOR演算にかけることができるようにするためである。残念ながら、このために、Nクロック・サイクルの遅延が生じる。ただし、Nは符号語のバイト数である。更に、一部の従来方式の実施形態では、1符号語長よりも大きいメモリ・サイズを用いるので、このメモリを2つ以上の別々のLIFOブロックに分割する必要がある。そうすると、アドレス指定が複雑になり得て、メモリ・サイズも符号語長の整数倍に制限される。
λ+λα−1X+(λα−1)α−1X2+((λα−1)α−1)α−1X3+
...
ただし、Xnはnクロック・サイクルの遅延を表す。
λ+λα−1X+λα−2X2+λα−3X3+...+λα−(N−1)XN−1
λα−(N−1)X+(λα−(N−1))αX2+((λα−(N−1))α)αX3+...
各項を合成すると、以下の数列が生成される。
λα−(N−1)+λα−(N−2)X+λα−(N−3)X2+...+λα−1XN−2+λXN−1
Claims (20)
- シンドローム生成ブロック(410)、誤り多項式ブロック(420)、誤り位置ブロック(430)および誤り度合ブロック(440)を含めて、少なくとも4つのブロックを有する巡回線形ブロック符号誤り訂正復号器において、符号語のデータの誤り訂正を実施する方法であって、
前記シンドローム生成ブロック(410)で、前記符号語からシンドロームを計算する動作と、
前記誤り多項式ブロック(420)で、前記シンドロームから誤り多項式を生成する動作と、
前記誤り位置ブロック(430)で、前記誤り多項式から誤り位置を決定する動作と、
前記誤り度合ブロック(440)で、前記誤り多項式から誤り度合を計算する動作とを含み、
前記少なくとも4つのブロックの少なくとも1つのブロックが、前記少なくとも4つのブロックの他のブロックに非活動メッセージ(640、650)を送信するように適合されることを特徴とする、方法。 - 前記誤り位置および前記誤り度合に応答して、前記符号語を訂正する動作を更に含む、請求項1に記載の方法。
- 前記非活動メッセージが受信準備完了メッセージ(640)である、請求項1に記載の方法。
- 前記非活動メッセージが送信準備完了メッセージ(650)である、請求項1に記載の方法。
- 前記誤り多項式ブロックがユークリッド・アルゴリズム・ブロックである、請求項1に記載の方法。
- 前記誤り多項式ブロックがバーレカンプ・マッシィ・アルゴリズム・ブロックである、請求項1に記載の方法。
- 前記誤り位置ブロックがチェン・サーチ・ブロックである、請求項1に記載の方法。
- 前記誤り度合ブロックがフォーニー・アルゴリズム・ブロックである、請求項1に記載の方法。
- 前記誤り位置ブロックおよび前記誤り度合ブロックに関連する前記動作が、チェン/フォーニー組合せブロック内で実施される、請求項1に記載の方法。
- 前記巡回線形ブロック符号誤り訂正復号器がリード・ソロモン復号器である、請求項1に記載の方法。
- 符号語中のデータの誤り検出を実施する復号器であって、
前記符号語からシンドロームを計算する手段(410)と、
前記シンドロームから誤り多項式を生成する手段(420)と、
前記誤り多項式から誤り位置を決定する手段(430)と、
前記誤り多項式から誤り度合を計算する手段(440)とを備え、
前記シンドロームを計算する前記手段(410)、前記誤り多項式を生成する前記手段(420)、前記誤り位置を決定する前記手段(430)および前記誤り度合を計算する前記手段(440)を含む群から選択される少なくとも1つの構成要素内に、復号器内非活動メッセージ(640、650)を送信するように適合させることが組み込まれることを特徴とする、復号器。 - 前記符号語、前記誤り位置および前記誤り度合を入力として受信することに応答して、前記符号語を訂正する手段(450)を更に備える、請求項11に記載の復号器。
- 前記復号器がリード・ソロモン復号器である、請求項11に記載の復号器。
- 前記復号器内非活動メッセージが受信準備完了メッセージ(640)である、請求項11に記載の復号器。
- 前記復号器内非活動メッセージが送信準備完了メッセージ(650)である、請求項11に記載の復号器。
- 誤り多項式を生成する前記手段(420)がユークリッド・アルゴリズム・ブロックである、請求項11に記載の復号器。
- 誤り位置を生成する前記手段(430)がチェン・サーチ・ブロックである、請求項11に記載の復号器。
- 誤り度合を計算する前記手段(440)がフォーニー・アルゴリズム・ブロックである、請求項11に記載の復号器。
- 符号語中のデータの誤り検出を実施する復号器であって、
前記符号語からシンドロームを計算するシンドローム生成器(410)と、
前記シンドロームから誤り多項式を生成する誤り多項式生成器(420)と、
前記誤り多項式から誤り位置を決定する誤り位置生成器(430)と、
前記誤り多項式から誤り度合を計算する誤り度合生成器(440)とを備え、
前記シンドローム生成器(410)、前記誤り多項式生成器(420)、前記誤り位置生成器(430)および前記誤り度合生成器(440)を含む群から選択される少なくとも1つの構成要素内に、復号器内非活動メッセージ(640、650)を送信するように適合させることが組み込まれることを特徴とする、復号器。 - 前記符号語、前記誤り位置および前記誤り度合を入力として受信することに応答して、前記符号語を訂正する誤り訂正符号語生成器(450)を更に備える、請求項19に記載の復号器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/055,114 US7020826B2 (en) | 2002-01-23 | 2002-01-23 | Intra-decoder component block messaging |
PCT/US2003/001913 WO2003063363A1 (en) | 2002-01-23 | 2003-01-22 | Intra-decoder component block messaging |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005516458A true JP2005516458A (ja) | 2005-06-02 |
JP2005516458A5 JP2005516458A5 (ja) | 2006-03-02 |
Family
ID=21995704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003563105A Withdrawn JP2005516458A (ja) | 2002-01-23 | 2003-01-22 | 復号器内構成要素ブロックによるメッセージ処理 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7020826B2 (ja) |
EP (1) | EP1468499A4 (ja) |
JP (1) | JP2005516458A (ja) |
KR (1) | KR20040075952A (ja) |
CN (1) | CN1757165A (ja) |
BR (1) | BR0302820A (ja) |
MX (1) | MXPA04007076A (ja) |
MY (1) | MY132105A (ja) |
WO (1) | WO2003063363A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7225391B1 (en) * | 2002-12-17 | 2007-05-29 | Altera Corporation | Method and apparatus for parallel computation of linear block codes |
KR100906474B1 (ko) * | 2003-01-29 | 2009-07-08 | 삼성전자주식회사 | 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 |
US7206993B2 (en) * | 2003-03-12 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Method and device for decoding Reed-Solomon code or extended Reed-Solomon code |
US7693928B2 (en) * | 2003-04-08 | 2010-04-06 | Analog Devices, Inc. | Galois field linear transformer trellis system |
FR2861474B1 (fr) * | 2003-10-24 | 2007-04-27 | Atmel Corp | Procede et appareil pour une periode de traitement variable dans un circuit integre |
US7581155B2 (en) * | 2003-12-18 | 2009-08-25 | Electronics And Telecommunications Research Institute | Apparatus for FEC supporting transmission of variable-length frames in TDMA system and method of using the same |
US8161207B1 (en) * | 2006-06-22 | 2012-04-17 | Marvell International Ltd. | Common block interface for data and control with handshake protocol |
US8312345B1 (en) * | 2006-09-29 | 2012-11-13 | Marvell International Ltd. | Forward error correcting code encoder apparatus |
US20080140740A1 (en) * | 2006-12-08 | 2008-06-12 | Agere Systems Inc. | Systems and methods for processing data sets in parallel |
JP4313391B2 (ja) * | 2006-12-13 | 2009-08-12 | 株式会社日立コミュニケーションテクノロジー | 光集線装置および光加入者装置 |
US8223628B2 (en) * | 2007-01-10 | 2012-07-17 | Lantiq Deutschland Gmbh | Data transmission method, transmitter, receiver, transceiver and transmission system |
US9686045B2 (en) * | 2007-04-04 | 2017-06-20 | Lantiq Beteiligungs-GmbH & Co. KG | Data transmission and retransmission |
JP4672743B2 (ja) * | 2008-03-01 | 2011-04-20 | 株式会社東芝 | 誤り訂正装置および誤り訂正方法 |
KR101489827B1 (ko) * | 2008-03-25 | 2015-02-04 | 삼성전자주식회사 | 낸드 플래시 메모리와 컨트롤러 간의 효율적인 프로토콜을사용하는 반도체 메모리 장치 |
JP4780158B2 (ja) * | 2008-08-26 | 2011-09-28 | ソニー株式会社 | 符号化装置および方法 |
JP4823349B2 (ja) * | 2009-11-11 | 2011-11-24 | パナソニック株式会社 | 三次元映像復号装置及び三次元映像復号方法 |
KR101154923B1 (ko) * | 2010-12-09 | 2012-06-14 | 한국과학기술원 | 비씨에이치 디코더, 이를 포함하는 메모리 시스템 및 비씨에이치 디코딩 방법 |
US9130727B2 (en) * | 2011-02-04 | 2015-09-08 | Marvell World Trade Ltd. | Control mode PHY for WLAN |
US8924828B2 (en) * | 2012-08-30 | 2014-12-30 | Kabushiki Kaisha Toshiba | Memory controller, semiconductor storage device, and memory control method for error correction using Chien search |
TWI500038B (zh) * | 2012-09-28 | 2015-09-11 | Univ Nat Chiao Tung | 記憶體系統之全套平行編碼方法與全套平行解碼方法 |
CN105024707B (zh) * | 2015-07-31 | 2018-05-11 | 福建联迪商用设备有限公司 | 一种rs纠错解码方法 |
US10181864B2 (en) * | 2016-02-26 | 2019-01-15 | Altera Corporation | Methods and apparatus for performing reed-solomon encoding |
US11750222B1 (en) * | 2022-06-29 | 2023-09-05 | Synopsys, Inc. | Throughput efficient Reed-Solomon forward error correction decoding |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875211A (en) | 1986-12-10 | 1989-10-17 | Matsushita Electric Industrial Co., Ltd. | Galois field arithmetic logic unit |
US5099482A (en) * | 1989-08-30 | 1992-03-24 | Idaho Research Foundation, Inc. | Apparatus for detecting uncorrectable error patterns when using Euclid's algorithm to decode Reed-Solomon (BCH) codes |
JPH04315332A (ja) | 1991-04-15 | 1992-11-06 | Hitachi Ltd | 誤り訂正装置 |
US5373511A (en) | 1992-05-04 | 1994-12-13 | Motorola, Inc. | Method for decoding a reed solomon encoded signal with inner code and apparatus for doing same |
JP3255386B2 (ja) | 1993-12-27 | 2002-02-12 | キヤノン株式会社 | 誤り訂正符号の復号器 |
JP3328093B2 (ja) | 1994-07-12 | 2002-09-24 | 三菱電機株式会社 | エラー訂正装置 |
JP3310185B2 (ja) | 1996-11-21 | 2002-07-29 | 松下電器産業株式会社 | 誤り訂正装置 |
US5905740A (en) * | 1997-04-08 | 1999-05-18 | Seagate Technology, Inc. | Apparatus and method for error correction |
JP3850511B2 (ja) | 1997-05-07 | 2006-11-29 | 日本テキサス・インスツルメンツ株式会社 | リードソロモン復号装置 |
JPH1131977A (ja) | 1997-07-10 | 1999-02-02 | Sony Corp | 誤り訂正符号演算器 |
US6154868A (en) * | 1997-07-18 | 2000-11-28 | International Business Machines Corporation | Method and means for computationally efficient on-the-fly error correction in linear cyclic codes using ultra-fast error location |
US6061826A (en) | 1997-07-29 | 2000-05-09 | Philips Electronics North America Corp. | Hardware-optimized reed-solomon decoder for large data blocks |
US6058500A (en) | 1998-01-20 | 2000-05-02 | 3Com Corporation | High-speed syndrome calculation |
US6415413B1 (en) * | 1998-06-18 | 2002-07-02 | Globespanvirata, Inc. | Configurable Reed-Solomon controller and method |
US6347389B1 (en) * | 1999-03-23 | 2002-02-12 | Storage Technology Corporation | Pipelined high speed reed-solomon error/erasure decoder |
US6374383B1 (en) | 1999-06-07 | 2002-04-16 | Maxtor Corporation | Determining error locations using error correction codes |
US6487692B1 (en) * | 1999-12-21 | 2002-11-26 | Lsi Logic Corporation | Reed-Solomon decoder |
US6735737B2 (en) * | 2000-02-18 | 2004-05-11 | Texas Instruments Incorporated | Error correction structures and methods |
-
2002
- 2002-01-23 US US10/055,114 patent/US7020826B2/en not_active Expired - Fee Related
-
2003
- 2003-01-22 WO PCT/US2003/001913 patent/WO2003063363A1/en active Application Filing
- 2003-01-22 MY MYPI20030217A patent/MY132105A/en unknown
- 2003-01-22 EP EP03732044A patent/EP1468499A4/en not_active Withdrawn
- 2003-01-22 CN CNA038026554A patent/CN1757165A/zh active Pending
- 2003-01-22 MX MXPA04007076A patent/MXPA04007076A/es active IP Right Grant
- 2003-01-22 BR BR0302820-8A patent/BR0302820A/pt not_active IP Right Cessation
- 2003-01-22 KR KR10-2004-7011352A patent/KR20040075952A/ko not_active Application Discontinuation
- 2003-01-22 JP JP2003563105A patent/JP2005516458A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1757165A (zh) | 2006-04-05 |
US20030140301A1 (en) | 2003-07-24 |
BR0302820A (pt) | 2004-03-09 |
EP1468499A1 (en) | 2004-10-20 |
KR20040075952A (ko) | 2004-08-30 |
US7020826B2 (en) | 2006-03-28 |
MXPA04007076A (es) | 2004-10-29 |
MY132105A (en) | 2007-09-28 |
WO2003063363A1 (en) | 2003-07-31 |
EP1468499A4 (en) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005516459A (ja) | 誤り訂正復号器内の二重チェン・サーチ・ブロック | |
JP2005516458A (ja) | 復号器内構成要素ブロックによるメッセージ処理 | |
JP3996205B2 (ja) | 連接符号データの送受信方法および送受信装置 | |
KR101355761B1 (ko) | 통신 시스템의 다중 필드 기반 코드 발생기 및 디코더 | |
US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
US20070033485A1 (en) | Low-complexity hybrid LDPC code encoder | |
JP2005516457A (ja) | 誤り訂正復号器用のチェン・サーチ・セル | |
Shrivastava et al. | Error detection and correction using Reed Solomon codes | |
CN101814922A (zh) | 基于bch码的多位错纠错方法和装置以及存储系统 | |
US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
US8631307B2 (en) | Method for encoding and/or decoding multimensional and a system comprising such method | |
Panem et al. | Polynomials in error detection and correction in data communication system | |
EP1102406A2 (en) | Apparatus and method for decoding digital data | |
Chaudhary et al. | Error control techniques and their applications | |
CN110741562B (zh) | 向量信令码信道的流水线式前向纠错 | |
Sonawane et al. | Implementation of RS-CC Encoder and Decoder using MATLAB | |
US7155656B1 (en) | Method and system for decoding of binary shortened cyclic code | |
Manu et al. | A New approach for parallel CRC generation for high speed application | |
Agrawal | Implementation of reed solomon error correcting codes | |
Shimizu et al. | FPGA-based reconfigurable adaptive FEC | |
Tingilkar et al. | Improvement Of Memory Data Corrections By Using CRC Technique For Fault Torrent Applications | |
Mohan | VHDL IMPLEMENTATION OF REED SOLOMON CODING |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080206 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080318 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |