JP2007103930A - ＧａＡｓ製の半導体基板及び半導体素子 - Google Patents

Abstract

【課題】ＧａＡｓの格子定数より低い格子定数を有する改善された擬似基板並びにかかる擬似基板を備えた半導体素子を提供する。
【解決手段】ＧａＡｓ製の半導体基板（１）であってその上に半導体層配列（２、１３、１４、３５）が施与された半導体基板であって、該半導体層配列（２、１３、１４、３５）は、Ａｌ_１−ｙＧａ_ｙＡｓ_１−ｘＰ_ｘ［式中、０≦ｘ≦１、０≦ｙ≦１］からなる多数の半導体層を含み、その際、幾つかの半導体層は、それぞれリン割合ｘを有し、その割合は、半導体層配列の成長方向でその下にある隣接する半導体層中の割合よりも大きいことを特徴とする半導体基板と該基板を含む半導体素子とによって解決される。
【選択図】図４

Description

本発明は、ＧａＡｓ製の半導体基板であってその上に半導体層配列が施与された半導体基板及びかかる半導体基板を備えた半導体素子に関する。

本願は、ドイツ国特許出願第１０ ２００５ ０４６ ９４３．４及び同第１０ ２００５ ０５６ ９５０．１の優先権を主張するものであり、その開示内容は本願に含まれるものとする。

電子半導体素子又は光電子半導体素子の製造のためには、立方格子構造を有し、かつ格子定数がＧａＡｓとＧａＰの格子定数の間にある基板を使用することが望まれる。かかる基板は、ＩＩＩ−Ｖ族半導体層又はＩＩ−ＶＩ族半導体層、特に第三級化合物又は第四級化合物のエピタキシャル成長のために使用でき、これらの基板は、ＧａＡｓとＧａＰの間の格子定数を有し、かつ今までは十分な品質で製造できないか又は比較的大きな製造労力をもってのみ製造できるに過ぎなかった。

しかしながら、ＧａＡｓとＧａＰの間の格子定数を有する一元又は二元の半導体材料は知られていない。更に、三元の半導体化合物、例えばＧａＡｓＰ又はＩｎＡｌＧａＰは、公知の結晶成長法では、直接基板材料として製造できないか又は粗悪な結晶品質でのみ製造できるに過ぎない。

前記の問題の解決の手掛かりは、比較的厚い例えばＧａＡｓＰ製の緩衝層をＧａＡｓ基板上に成長させて、こうしてＧａＡｓより低い格子定数を有する擬似基板（Quasisubstrat）を作製することにある。しかしながら、この場合に、基板と緩衝層との間の格子不整合によって制約される緩衝層の成長方向での結晶欠陥、特に転位を減らして、緩衝層の表面上での更なる半導体層のエピタキシャル成長を十分な品質で可能にするには、一般に１０μｍを上回る比較的厚い層厚が必要である。

更に、かかる緩衝層を設けた半導体ウェハは、緩衝層の不完全な緩和とそれに起因する層張力（Schichtspannung）とによって制約されて、大きな撓みを示すことが不利であると分かっている。

本発明の課題は、ＧａＡｓの格子定数より低い格子定数を有する改善された擬似基板並びにかかる擬似基板を備えた半導体素子を提供することである。特に、該擬似基板は、ＧａＡｓより低い格子定数を有する更なる半導体層のエピタキシャル成長を高い品質で可能にする比較的高い結晶品質と比較的低い製造労力とに卓越していることが望まれる。

前記課題は、ＧａＡｓ製の半導体基板（１）であってその上に半導体層配列（２、１３、１４、３５）が施与された半導体基板であって、該半導体層配列（２、１３、１４、３５）は、Ａｌ_１−ｙＧａ_ｙＡｓ_１−ｘＰ_ｘ［式中、０≦ｘ≦１、０≦ｙ≦１］からなる多数の半導体層を含み、その際、幾つかの半導体層は、それぞれリン割合ｘを有し、その割合は、半導体層配列の成長方向でその下にある隣接する半導体層中の割合よりも大きいことを特徴とする半導体基板と該基板を含む半導体素子とによって解決される。本発明の有利な実施形態は、従属請求の対象である。

ＧａＡｓ製の半導体基板であってその上に半導体層配列が施与された半導体基板では、本発明による該半導体層配列は、Ａｌ_１−ｙＧａ_ｙＡｓ_１−ｘＰ_ｘ［式中、０≦ｘ≦１、０≦ｙ≦１］からなる多数の半導体層を含み、その際、幾つかの半導体層、有利には少なくとも３つ、好ましくは少なくとも２つの半導体層は、それぞれリン割合ｘを有し、その割合は、半導体層配列の成長方向でその下にある隣接する半導体層中の割合よりも大きい。

ＧａＡｓ製の半導体基板上に施与された、幾つかのＡｌ_１−ｙＧａ_ｙＡｓ_１−ｘＰ_ｘ層からなるかかる半導体層配列は、比較的高い結晶品質を有することが分かった。リン割合ｘを、半導体層配列の成長方向で、互いに隣接している半導体層間の幾つかの境界面を基準として高めることによって、幾つかの半導体層におよぶ結晶欠陥、特に転位の拡大が阻止され、こうして結晶品質が改善される。特に、転位の拡大は、半導体層配列内でのリン割合の飛躍的な変化とそれに関連する格子定数の飛躍的な変化に基づき、段階的又は一定の組成を有する緩衝層と比較して抑えられていることが分かった。

半導体層配列の最上層は、ＧａＡｓ基板より小さい格子定数を有することが好ましい。ＧａＡｓ基板であってその上に半導体層配列が施与された基板は、特に擬似基板として、ＧａＡｓより小さい格子定数を有する更なる半導体層のエピタキシャル成長のために使用することができる。

特に、ＧａＡｓより低い格子定数を有するＩＩＩ−Ｖ族半導体材料又はＩＩ−ＶＩ族半導体材料からなる、放射線を検出又は放出する光電子素子に適した機能的な半導体層を、該擬似基板上にエピタキシャル成長させることができる。

本発明の有利な実施形態では、リン割合ｘは、幾つかの連続した半導体層において半導体層配列の成長方向で段階的に高まる。従って好ましくは、該半導体層配列は、それぞれ固定のリン割合ｘを有する互いに隣接した一定数の半導体層を含み、その際、そのリン割合ｘは、成長方向で、ある半導体層からそれぞれ隣接する後続の半導体層に向かって段階的に高まる。特に、リン割合ｘは、ある半導体層から後続の半導体層に向かって、それぞれ同じ大きさだけ高まることが好ましい。リン割合ｘが段階的に高まる連続した半導体層の数は、有利には４又はそれ以上である。更に、リン割合ｘが段階的に高まる半導体層の数は、有利には１０を上回らない。

更に、該半導体層配列は、Ａｌ_１−ｙＧａ_ｙＡｓ_１−ｘＰ_ｘからなる第一の半導体層と第二の半導体層の交互の層（その際、第一の半導体層は、リン割合ｘ_１＞０を有し、かつ第二の半導体層は、リン割合ｘ_２＞０を有し、ｘ_１≠ｘ_２である）からなる超格子を含んでよい。種々異なるリン割合を有する交互の層としてのかかる超格子では、半導体層配列における転位の拡大は、特に効果的に抑えることができる。

特に、半導体層配列が幾つかの半導体層を有し、それらの層ではリン割合ｘが段階的に高まり、その際、段階的に高まるリン割合を有する半導体層の後続に、リン割合ｘ_１を有する第一の半導体層とリン割合ｘ_２を有する第二の半導体層の交互の層からなる超格子があることが好ましい。

半導体層配列の最上層の半導体層におけるリン割合ｘについては、有利にはｘ≧０．１３、ｘ≧０．１５が当てはまる。前記のように、特に、半導体層配列の最上層の半導体層における格子定数が、ＧａＡｓの格子定数より０．５％を上回るだけ小さいということに至ることができる。特に有利には、半導体層配列の最上層の半導体層におけるリン割合ｘについては、ｘ≧０．２が当てはまり、ＧａＡｓと比較して少なくとも０．７％だけ小さい最上層の半導体層における格子定数が達成される。

本発明の更なる有利な実施形態では、半導体層配列におけるアルミニウム割合１−ｙについては、１−ｙ＝０が当てはまる。この場合には、半導体層配列は、従ってＧａＡｓ_１−ｘＰ_ｘに基づくものである。

本発明による半導体層配列は、特に、比較的薄い全厚さの半導体層配列で、高い結晶品質と低い転位密度を有する擬似基板を作製できるという利点を有する。特に有利には、半導体層配列の全厚さは、１０μｍ又はそれ未満である。半導体層配列の半導体層は、有利には、１００ｎｍと１０００ｎｍを含めてその間の厚さを有する。

本発明による半導体素子は、前記の有利な実施態様の一つに従って、半導体基板であってその上に半導体層配列が施与された半導体基板を含む。

特に、該半導体素子は、光電子素子、例えば発光ダイオード又は半導体レーザであってよい。

該光電子素子は、特に放射線を検出又は放出する能動層を含む。放射線を検出又は放出する能動層は、基板上に施与された半導体層配列上にエピタキシャル成長された更なる半導体層配列に含まれうる。この場合に、ＧａＡｓ基板であってその上に半導体層配列が施与された基板は、従って、光電子素子の機能的な半導体層、特に放射線を放出又は検出する層を含む更なる半導体層配列のための擬似基板として機能する。

放射線を検出又は放出する層は、特にＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｐ（その際、０≦ｘ＜０．５と、０≦ｙ≦１と、ｘ＋ｙ≦１である）を含有してよい。選択的に、放射線を検出又は放出する層が、半導体材料ＺｎＳｅ、ＺｎＳＳｅ、ＺｎＭｇＳＳｅ、ＭｇＳ、ＧａＡｓＮ又はＩｎＧａＡｓＮの１つを含有することも可能である。

半導体層配列の半導体層は、有利にはメタモルフィックな半導体層である。これは、特に、該半導体層が、少なくともほぼ歪みなく（unverspannt）、ＧａＡｓ基板上又はそれぞれその下にある半導体層上に成長することを意味している。半導体層は、このために、有利には７００℃又はそれ未満の温度で、例えば４５０℃〜７００℃の範囲で成長させる。

半導体層のメタモルフィック成長を通じて、半導体層の異なる格子定数によりかつ／又はＧａＡｓ基板に制約される層張力は、十分に低減される。それによって、さもなくば生ずる層張力に基づく半導体基板の撓みは、低減される。

半導体層の少なくとも１つ、特に最上層の半導体層が緩和されていることが好ましい。

最上層の半導体層の緩和は、その下にある半導体層の少なくとも１つがそれより低い格子定数を有することによって促せることが分かった。有利な一実施形態では、半導体層配列の最上層の半導体層は、該層のすぐ前の両方の半導体層よりも低い格子定数を有する。

以下に、本発明を、４つの実施例をもとに図１〜４とのかかわりで詳細に説明する。

ここで、
図１Ａは、本発明の第一の実施例による、半導体基板であってその上に半導体層配列が施与された半導体基板の断面図を示している
図１Ｂは、第一の実施例における、リン割合ｘと格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している
図２Ａは、本発明の第二の実施例による、半導体基板であってその上に半導体層配列が施与された半導体基板の断面図を示している
図２Ｂは、第二の実施例における、リン割合ｘと格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している
図３Ａは、本発明の第三の実施例による、半導体基板であってその上に半導体層配列が施与された半導体基板の断面図を示している
図３Ｂは、第三の実施例における、リン割合ｘと格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している
図４は、本発明による半導体素子の一実施例の断面図を示している
図５は、本発明の更なる実施例での、格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している。

同一また同様に作用する構成素子には図面において同一の参照番号が付されている。図示されている要素は縮尺どおり描かれたものではなく、理解しやすくするため個々の要素は誇張して大きく描かれている場合もある。

図１において断面で図示したＧａＡｓ製の半導体基板１上には、幾つかのＧａＡｓＰ層からなる半導体層配列２が施与されている。該半導体層配列２は、ＧａＡｓ基板から出発して、ＧａＡｓ_０．９５Ｐ_０．０５層３と、ＧａＡｓ_０．９０Ｐ_０．１０層４と、ＧａＡｓ_０．８５Ｐ_０．１５層５と、ＧａＡｓ_０．８０Ｐ_０．２０層６と、ＧａＡｓ_０．７５Ｐ_０．２５層７とを含む。従って、該半導体層配列２は、全体で５つのＧａＡｓ_１−ｘＰ_ｘ製の半導体層３、４、５、６、７（その際、リン割合ｘは、ＧａＡｓ基板１に隣接した半導体層３におけるｘ＝０．０５の値から、最上層の半導体層７におけるｘ＝０．２５の値へと段階的に増大する）を含む。この場合に、半導体層のリン割合は、それぞれその下にある半導体層に対して、Δｘ＝０．０５の大きさだけ高まる。

ＧａＡｓ製の半導体基板１であってその上に層配列２が施与された基板は擬似基板８を表し、その表面９の上に、特に更なる半導体層又は半導体層配列を成長させることができる。特に、擬似基板８の表面９の上に、ＧａＡｓより小さい格子定数を有する半導体層をエピタキシャル成長させることができる。これが可能であることが好ましいのは、最上層の半導体層７が、そのリン割合に応じてＧａＡｓ基板１より小さい格子定数を有するためである。

ＧａＡｓ_１−ｘＰ_ｘ半導体層のリン割合ｘと格子定数との関係は図１Ｂで詳細に示されており、そこでは、リン割合ｘと格子定数の相対変化ε＝（ｄ−ｄ_０）／ｄ_０の推移を、基板１から始まり半導体層配列の成長方向に走る位置座標ｚに関連して表している。この場合に、ｄ_０は、ＧａＡｓ基板１の格子定数であり、かつｄは、それぞれのＧａＡｓ_１−ｘＰ_ｘ層の格子定数である。

半導体層配列におけるリン割合ｘ（実線）の段階的な増大により、格子定数ｄの段階的な低下がもたらされる。

例えば、最上層の半導体層７でリン割合ｘがｘ＝０．２５の値にまで高まることによって、格子定数ｄは、ＧａＡｓ基板１の格子定数ｄ_０に対して、約０．９％だけ低下するに至る。

図２Ａにおいて断面で図示した本発明の第二の実施例による、半導体基板１であってその上に半導体層配列１３が施与された基板では、第一の実施例と同様に、５つの半導体層３、４、５、６、７は、リン割合をｘ＝０．０５からｘ＝０．２５にまで段階的に高めて、ＧａＡｓ基板１の上に配置されている。リン割合が段階的に増大した半導体層３、４、５、６、７の上には、それぞれＧａＡｓ_０．８５Ｐ_０．１５製の第一の半導体層１１とＧａＡｓ_０．６５Ｐ_０．３５製の第二の半導体層１２とからなる３つの層組を含む超格子構造１０がある。第一の実施例に対して追加的に半導体層配列１３に含まれる超格子構造１０によって、更に良好な転位の拡大の低下に至り、こうして半導体層配列１３の表面９の結晶品質が更に改善され、従って擬似基板８は更に改善される。

本発明の第二の実施例における、リン割合ｘと格子定数の相対変化εの推移を、基板から始まる位置座標ｚに関連して、図２Ｂに示している。

本発明による半導体基板であってその上に半導体層配列が施与された基板の更なる実施例を、図３Ａに断面図で示している。この実施例では、ＧａＡｓ基板１の上に、全体で１１つの半導体層を含む半導体層配列１４が施与されている。半導体層配列１４は、ＧａＡｓ基板１から出発して、ＧａＡｓ_０．９０Ｐ_０．１０層１５と、ＧａＡｓ_０．９０Ｐ_０．１０層１６と、ＧａＡｓ_０．８５Ｐ_０．１５層１７と、ＧａＡｓ_０．９５Ｐ_０．０５層１８と、ＧａＡｓ_０．８０Ｐ_０．２０層１９と、ＧａＡｓ_０．９０Ｐ_０．１０層２０と、ＧａＡｓ_０．７５Ｐ_０．２５層２１と、ＧａＡｓ_０．８５Ｐ_０．１５層２２と、ＧａＡｓ_０．７０Ｐ_０．３０層２３と、ＧａＡｓ_０．８０Ｐ_０．２０層２４と、ＧａＡｓ_０．７５Ｐ_０．２５層２５とを含む。

リン割合ｘと格子定数の相対変化εを、基板１から始まる位置座標ｚに関連して図３Ｂにおいて図示した推移は、半導体層配列１４におけるリン割合ｘが、最上層の半導体層２５におけるｘ＝０．２５の値にまで段階的に高まるが、その際、そのリン割合は、第一の実施例に対して、各半導体層において成長方向でその下にある半導体層での割合より大きくもあり、また幾つかの半導体層においては、成長方向でその下にある半導体層での割合より小さくもあることを明確に示している。半導体層配列１４におけるリン割合の推移は、従って、第一の半導体層と第二の半導体層の交互の層（その際、各々の層組での第一の半導体層と第二の半導体層のリン割合は、その下にある層組に対して高められている）からなる超格子構造に相当する。前記のようにして、第一の実施例でのリン割合の段階的な増加と第二の実施例での超格子構造の有利な特性は、特に転位の拡大の低下に関して、ただ一つの半導体層配列１４において互いに組み合わされている。

図４において、本発明による半導体素子の実施例を断面で図示している。半導体素子２７は、ＧａＡｓ基板１であってその上に半導体層配列２が施与された基板を含む発光ダイオードである。

半導体層配列２の構成は、前記の第一の実施例と同様である、すなわち半導体層配列２は、５つのＧａＡｓ_１−ｘＰ_ｘ製の半導体層３、４、５、６、７（その際、リン割合ｘは、ＧａＡｓ基板１に隣接した半導体層３におけるｘ＝０．０５の値から、最上層の半導体層７におけるｘ＝０．２５の値へと段階的に増大する）を含む。

ＧａＡｓ基板１であってその上に半導体層配列２が施与された基板は擬似基板８を表し、その表面９の上には、更なる半導体層配列２８がエピタキシャル成長されている。半導体層配列２８は、ＧａＡｓより低い格子定数を有する半導体材料を基礎とするものである。

半導体層配列２８には、例えばＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ（その際、０＜ｘ＜０．５と、０≦ｙ≦１と、ｘ＋ｙ≦１である）を含有する放射線を放出する能動層２９が含まれている。

選択的に、放射線を放出する能動層２９は、例えば半導体材料ＺｎＳＳｅ、ＺｎＭｇＳＳｅ、ＧａＡｓＮ又はＩｎＧａＡｓＮを含有する。

発光ダイオードの電気的な接触接続のために、例えば第一の電気的コンタクト層３０は、半導体層配列２とは反対の基板１の反対側に、そして第二の電気的コンタクト層３１は、半導体層配列２８の基板１とは反対の表面上に設けられていてよい。

図５において、格子定数の相対変化εの推移を、半導体基板から始まる位置座標ｚに関連して示している。この実施例では、擬似基板の作製のために、全体で１１つの半導体層を有する半導体層配列３５が、半導体基板上に施与されている。基板に接する層３１は、その基板に対して−０．４％の格子不整合を有する。最上層の半導体層３２の表面は擬似基板として機能し、その際、その最上層の半導体層では、ε＝−０．８％が当てはまる。εの変化は、半導体層配列３５では、９番目の層３３におけるε＝−１．２％にまで段階的に起こる。

最上層の半導体層の前の両方の層３３、３４は、従ってそれぞれ、擬似基板として設けられる最上層の半導体層３２より小さい格子定数を有する。最上層の半導体層３２の前の層３３、３４における格子定数の過剰補償は、擬似基板として機能する最上層の半導体層３２の上に、更なる層、例えばＬＥＤ層配列を施与する前に、最上層の半導体層３２の完全な緩和を助長する。

本発明は、実施例に基づいたこれまでの説明によって限定されるものではない。すなわち本発明は、あらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。

図１Ａは、本発明の第一の実施例による、半導体基板であってその上に半導体層配列が施与された半導体基板の断面図を示している 図１Ｂは、第一の実施例における、リン割合ｘと格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している 図２Ａは、本発明の第二の実施例による、半導体基板であってその上に半導体層配列が施与された半導体基板の断面図を示している 図２Ｂは、第二の実施例における、リン割合ｘと格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している 図３Ａは、本発明の第三の実施例による、半導体基板であってその上に半導体層配列が施与された半導体基板の断面図を示している 図３Ｂは、第三の実施例における、リン割合ｘと格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している 図４は、本発明による半導体素子の一実施例の断面図を示している 図５は、本発明の更なる実施例での、格子定数の相対変化εを位置座標ｚに関連して示したグラフを示している

符号の説明

１ 半導体基板、 ２、１３、１４、２８、３５ 半導体層配列、 ３ ＧａＡｓ_０．９５Ｐ_０．０５層、 ４ ＧａＡｓ_０．９０Ｐ_０．１０層、 ５ ＧａＡｓ_０．８５Ｐ_０．１５層、 ６ ＧａＡｓ_０．８０Ｐ_０．２０層、 ７ ＧａＡｓ_０．７５Ｐ_０．２５層、 ８ 擬似基板、 ９ 擬似基板の表面、 １０ 超格子構造、 １１ 第一の半導体層、 １２ 第二の半導体層、 １５ ＧａＡｓ_０．９０Ｐ_０．１０層、 １６ ＧａＡｓ_０．９０Ｐ_０．１０層、 １７ ＧａＡｓ_０．８５Ｐ_０．１５層、 １８ ＧａＡｓ_０．９５Ｐ_０．０５層、 １９ ＧａＡｓ_０．８０Ｐ_０．２０層、 ２０ ＧａＡｓ_０．９０Ｐ_０．１０層、 ２１ ＧａＡｓ_０．７５Ｐ_０．２５層、 ２２ ＧａＡｓ_０．８５Ｐ_０．１５層、 ２３ ＧａＡｓ_０．７０Ｐ_０．３０層、 ２４ ＧａＡｓ_０．８０Ｐ_０．２０層、 ２５ ＧａＡｓ_０．７５Ｐ_０．２５層、 ２７ 半導体素子、 ２９ 能動層、 ３０ 第一の電気的コンタクト層、 ３１ 第二の電気的コンタクト層、 ３２ 最上層の半導体層、 ３３、３４ 最上層の半導体層の前の層

Claims (22)

1. ＧａＡｓ製の半導体基板（１）であってその上に半導体層配列（２、１３、１４、３５）が施与された半導体基板であって、該半導体層配列（２、１３、１４、３５）は、Ａｌ_１−ｙＧａ_ｙＡｓ_１−ｘＰ_ｘ［式中、０≦ｘ≦１、０≦ｙ≦１］からなる多数の半導体層を含み、その際、幾つかの半導体層は、それぞれリン割合ｘを有し、その割合は、半導体層配列の成長方向でその下にある隣接する半導体層中の割合よりも大きいことを特徴とする半導体基板。
2. 請求項１記載の半導体基板であって、半導体層配列（２、１３、１４、３５）の少なくとも２つの半導体層におけるリン割合ｘが、半導体層配列の成長方向でその下にある隣接する半導体層中の割合よりも大きいことを特徴とする半導体基板。
3. 請求項１又は２記載の半導体基板であって、リン割合ｘが、半導体層配列（１３）の幾つかの連続した半導体層において段階的に高まることを特徴とする半導体基板。
4. 請求項３記載の半導体基板であって、リン割合ｘが、半導体層配列（１３）の少なくとも３つの連続した半導体層において段階的に高まることを特徴とする半導体基板。
5. 請求項１から４までのいずれか１項記載の半導体基板であって、半導体層配列（１４）が、第一の半導体層（１１）と第二の半導体層（１２）の交互の層（その際、第一の半導体層は、リン割合ｘ_１≧０を有し、かつ第二の半導体層は、リン割合ｘ_２≧０を有し、ｘ_１≠ｘ_２である）からなる超格子構造（１０）を含むことを特徴とする半導体基板。
6. 請求項１から５までのいずれか１項記載の半導体基板であって、半導体層配列（２、１３、１４、３５）の最上層の半導体層（７、１２、２５、３２）におけるリン割合ｘについて、ｘ≧０．１５が当てはまることを特徴とする半導体基板。
7. 請求項１から６までのいずれか１項記載の半導体基板であって、半導体層配列（２、１３、１４、３５）におけるアルミニウム割合１−ｙについて、１−ｙ＝０が当てはまることを特徴とする半導体基板。
8. 請求項１から７までのいずれか１項記載の半導体基板であって、半導体層配列（２、１３、１４、３５）の全厚さが、１０μｍ又はそれ未満であることを特徴とする半導体基板。
9. 請求項１から８までのいずれか１項記載の半導体基板であって、半導体層が、１００ｎｍと１０００ｎｍを含めてその間の厚さを有することを特徴とする半導体基板。
10. 請求項１から９までのいずれか１項記載の半導体基板であって、半導体層配列（２、１３、１４）の最上層の半導体層（７、１２、２５、３２）が、ＧａＡｓ基板（１）より小さい格子定数を有することを特徴とする半導体基板。
11. 請求項１から１０までのいずれか１項記載の半導体基板であって、半導体層配列（３５）の最上層の半導体層（３２）が、その前の少なくとも１つの半導体層より小さい格子定数を有することを特徴とする半導体基板。
12. 請求項１１記載の半導体基板であって、半導体層配列の最上層の半導体層（３２）が、その前の両者の半導体層（３３、３４）より小さい格子定数を有することを特徴とする半導体基板。
13. 請求項１から１２までのいずれか１項記載の半導体基板であって、半導体層配列（２、１３、１４、３５）の少なくとも１つの半導体層が緩和されていることを特徴とする半導体基板。
14. 請求項１３記載の半導体基板であって、半導体層配列（２、１３、１４、３５）の最上層の半導体層（７、１２、２５、３２）が緩和されていることを特徴とする半導体基板。
15. 半導体素子であって、ＧａＡｓ基板（Ｉ）であってその上に半導体層配列（２）が施与されている請求項１から１４までのいずれか１項記載の半導体基板を含むことを特徴とする半導体素子。
16. 請求項１５記載の半導体素子であって、該半導体素子が光電子素子（２７）であることを特徴とする半導体素子。
17. 請求項１６記載の半導体素子であって、光電子素子（２７）が発光ダイオード又は半導体レーザであることを特徴とする半導体素子。
18. 請求項１６又は１７記載の半導体素子であって、光電子素子（２７）が、放射線を検出又は放出する層（２９）を含むことを特徴とする半導体素子。
19. 請求項１８記載の半導体素子であって、放射線を検出又は放出する層（２９）が、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｐ（その際、０≦ｘ＜０．５と、０≦ｙ≦１と、ｘ＋ｙ≦１である）を含有することを特徴とする半導体素子。
20. 請求項１８記載の半導体素子であって、放射線を検出又は放出する層（２９）が、ＺｎＳＳｅ又はＺｎＭｇＳＳｅを含有することを特徴とする半導体素子。
21. 請求項１８記載の半導体素子であって、放射線を検出又は放出する層（２９）が、ＧａＡｓＮ又はＩｎＧａＡｓＮを含有することを特徴とする半導体素子。
22. 請求項１８から２１までのいずれか１項記載の半導体素子であって、放射線を検出又は放出する層（２９）が、半導体層配列（２）上にエピタキシャル成長された更なる半導体層配列（２８）中に含まれていることを特徴とする半導体素子。

Images