JP2007102781A - 持続的なユーザレベルスレッド用の装置、システムおよび方法 - Google Patents

持続的なユーザレベルスレッド用の装置、システムおよび方法 Download PDF

Info

Publication number
JP2007102781A
JP2007102781A JP2006266590A JP2006266590A JP2007102781A JP 2007102781 A JP2007102781 A JP 2007102781A JP 2006266590 A JP2006266590 A JP 2006266590A JP 2006266590 A JP2006266590 A JP 2006266590A JP 2007102781 A JP2007102781 A JP 2007102781A
Authority
JP
Japan
Prior art keywords
thread
sequencer
user level
persistent user
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006266590A
Other languages
English (en)
Other versions
JP2007102781A5 (ja
JP4690988B2 (ja
Inventor
Gautham Chinya
チンヤ ガウタム
Hong Wang
ワン ホン
Prashant Sethi
セチ プラシャント
Shiv Kaushik
カウシィク シブ
Bryant Bigbee
ビッグビー ブライアント
John Shen
シェン ジョン
Richard Hankins
ハンキンス リチャード
Xiang Zou
ズー シャン
Baiju Patel
パテル バイジュ
Jason Brandt
ブラント ジェーソン
Anil Aggarwal
アガールウォル アニル
John Reid
レイド ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2007102781A publication Critical patent/JP2007102781A/ja
Publication of JP2007102781A5 publication Critical patent/JP2007102781A5/ja
Application granted granted Critical
Publication of JP4690988B2 publication Critical patent/JP4690988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009—Thread control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

【課題】持続的なユーザレベルスレッドの生成方法を提供する。
【解決手段】本発明の実施形態は、ＯＳ可視シーケンサで実行中である、ＯＳがスケジューリングしたスレッドに基づき、命令セットエクステンションを用いて、ＯＳがスケジューリングしたスレッドに対するコンテキストスイッチ動作とは無関係な、ＯＳ分離シーケンサで実行する持続的なユーザレベルスレッドを作成する方法を提供する。ここで、ＯＳがスケジューリングしたスレッドと持続的なユーザレベルスレッドは仮想アドレススペースを共有するとしてもよい。本発明の実施形態はさらに、別のＯＳ可視シーケンサで実行されるサービススレッドに、持続的なユーザレベルスレッドに対して、ＯＳサービスを提供させる方法を提供するとしてもよい。本発明の実施形態はさらに、この方法に類する装置、システムおよび機械可読媒体を提供するとしてもよい。
【選択図】図８

Description

マルチシーケンサコンピュータシステムまたはマルチシーケンサコンピュータプラットフォームにおいて、技術上ならびにコスト上の制約から、特定用途向けのコンピューティング資源、プロセッサまたはプロセッシングユニットの編成が非対称になってしまうことがある。本出願の以下の部分においては、プロセッサまたはプロセッシングユニットも「シーケンサ」または「プロセッシングコア」と呼ぶ。一般的に言って、シーケンサが数多く実装されたコンピュータプラットフォームでは、オペレーティングシステム（ＯＳ）がうまく機能しないことがある。特に、複数のシーケンサが非対称に編成された状態で効率よく処理が行えないことがある。
コンピュータプラットフォームは、実装されるシーケンサの種類に関して、その編成が非対称になることがある。例えば、ＯＳに対して「可視」で、ＯＳカーネルが管理するシーケンサがある。本明細書では、このようなシーケンサを「ＯＳ可視シーケンサ」と呼ぶ。ここで、ＯＳカーネルは、ＯＳ可視シーケンサの特権状態を管理することができ、ＯＳ可視シーケンサによってスレッドが実行されている間に、割り込みおよび／または例外を処理する例外ハンドラを提供することができるとしてもよい。このような「ＯＳ可視シーケンサ」に対し、ＯＳに対して「不可視」なシーケンサがある。本明細書では、このようなシーケンサを「ＯＳ分離シーケンサ」と呼ぶ。ＯＳ分離シーケンサは、ＯＳコードを実行せず、シーケンサマネージャに管理されるとしてもよい。
最近になって、マルチシーケンサ・ＭＩＭＤ（複数命令／複数データ）方式ＩＳＡ（命令セットアーキテクチャ）エクステンションが提案された。これは、１つのＯＳスレッドコンテキストにおいて複数のユーザレベルスレッドを同時に実行すべく、ＯＳ分離シーケンサをＲｉｎｇ ３のユーザレベルアーキテクチャリソースとして扱うことを可能にする命令セットを定義するものである。このため、ＯＳ分離シーケンサをユーザレベルアプリケーションに利用できるようになる。ユーザレベル・マルチシーケンサ・ＭＩＭＤ・ＩＳＡエクステンションを用いる場合、ＯＳ可視シーケンサで実行中のアプリケーションスレッドに、ＯＳから分離されたシーケンサを使用することができるようになる。マルチシーケンサ・ＭＩＭＤ・ＩＳＡエクステンションによれば、ＯＳに対して可視または不可視なシーケンサに処理を任せることにより、アプリケーションは、ＯＳとは無関係に、多くのシーケンサに対して対応できるようになる。ＯＳはこの間、ＯＳに対して可視なシーケンサ上で動作を継続してもよい。このようなユーザレベル・ＭＩＭＤ・ＩＳＡエクステンションによって、ユーザレベルスレッドをＯＳ分離シーケンサ上で実行できるようになり、該ユーザレベルスレッドは、それらを生成し且つＯＳ可視シーケンサで実行されるＯＳスレッドと同時に実行されるとしてもよい。
以下では、添付の図面を用いて本発明の実施形態を詳細に説明し、本発明の内容をより明らかにする。
本発明の一実施形態に係るマルチシーケンサシステムを示すブロック図である。
本発明の一実施形態に係るマルチシーケンサシステムの一部であるハードウェアを示す簡略化論理図である。
本発明の一実施形態に係る、持続的なユーザレベルスレッドのサービスを提供することができるマルチシーケンサシステムを示す簡略図である。
本発明の一実施形態に係る、持続的なユーザレベルスレッドのサービスを提供することができるマルチシーケンサシステムを示す概念図である。
本発明の一実施形態に係る、マルチシーケンサシステムの命令セットアーキテクチャを示す図である。
本発明の一実施形態に係る制御移行命令の命令フォーマットの例を示す簡略図である。
本発明の一実施形態に係る、監視命令の命令フォーマットの例を示す簡略図である。
本発明の一実施形態に係る、持続的なユーザレベルスレッドの実行について説明するための簡略化フローチャートである。
本発明の一実施形態に係る、持続的なユーザレベルスレッドの実行について説明するための簡略化フローチャートである。
説明を簡潔且つ明瞭なものとできるよう、図中に示す構成要素は実寸を反映したものではない。例えば、図示した構成要素の中には分かりやすいようほかの構成要素との相対的なサイズが誇張されているものもある。
以下において、具体的且つ詳細な事例を数多く挙げて本発明の実施形態を細部にいたるまで説明する。しかし、以下で説明する内容以外の実施形態を本発明が含むことは、当業者には明らかである。また、公知の方法および処理は、本発明の実施形態の説明をあいまいにしない程度に、詳細に説明する。
以下の説明では一部、コンピュータメモリ内でデータビットまたはバイナリデジタル信号に対して行われる処理のアルゴリズムやそのような処理を表す符号を用いている。データ処理の分野においては、当業者同士間で作業の内容を伝える場合に、このようなアルゴリズムによる説明を用いる。
本明細書内および一般的にアルゴリズムとは、所望の結果を得るために一貫した順序で実施される一連の動作または処理と考えられている。これには、物理量を物理的に操作することも含まれる。必ずしもそうではないが多くの場合、そのような物理量とは電気または磁気信号で、記憶、移動、合成、比較といった操作を行うことができる。こういった信号は、利便性を考慮し一般的な用語を使うべく、ビット、値、成分、符号、文字、項、数字などと呼ばれる。しかし、こういった用語はすべて適切な物理量に対応するものであって、対応する物理量に用いられる便利な名称にすぎない。
本明細書において、特に明示されていない限り、「処理」「演算」「計算」「決定」等の用語を用いている部分は、コンピュータや演算処理システム、または同様の演算電子デバイスによる処理および／または動作に関する。こういったコンピュータシステムは、システム内のレジスタおよび／またはメモリ内の物理量（例えば電子量）として表されたデータを操作および／または変換して、同システム内のメモリ、レジスタまたは同様の情報記憶／送信／表示装置内に同様に物理量として表される別のデータを得る。
本発明の実施形態は例えば、命令または命令セットを格納した機械可読媒体または機械可読装置を用いて実施されるとしてもよい。このような命令または命令セットが機械によって実行されると当該機械は、本発明の実施形態に係る方法および／または動作を行う。このような機械の例を挙げると、適切なプロセッシングプラットフォーム、コンピューティングプラットフォーム、コンピューティングデバイス、プロセッシングデバイス、コンピューティングシステム、プロセッシングシステム、コンピュータまたはプロセッサなどがある。また、このような機械は、ハードウェアおよび／またはソフトウェアを適切に組み合わせることによって実施するとしてもよい。上述の機械可読媒体または機械可読装置は例えば、適切な種類のメモリユニット、メモリデバイス、メモリ装置、メモリ媒体、ストレージデバイス、ストレージ装置、ストレージ媒体および／またはストレージユニットであり、例として、メモリ、取り外し可能／不可能なメディア、消去可能／消去不可能なメディア、書き込み可能／書き換え可能なメディア、デジタル／アナログメディア、ハードディスク、フロッピーディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ−ＲＷ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｗｒｉｔａｂｌｅ）、光ディスク、磁気メディア、さまざまな種類のＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、テープまたはカセットなどが挙げられる。命令は適切な種類のコードであってもよく、例として、ソースコード、ターゲットコード、コンパイラ型コード、インタープリータ型コード、実行可能コード、スタティックコードまたはダイナミックコードなどが挙げられる。このような命令を実行するには、適切な高レベル、低レベル、オブジェクト指向、ビジュアル、コンパイラ型および／またはインタープリータ型のプログラミング言語を用いるとしてもよい。このようなプログラミング言語の例として、Ｃ、Ｃ++、Ｊａｖａ、ＢＡＳＩＣ、Ｐａｓｃａｌ、Ｆｏｒｔｒａｎ、Ｃｏｂｏｌ、アセンブリ言語、マシンコードなどが挙げられる。
本発明の実施形態は、本明細書に記載する動作を行う装置を含むとしてもよい。このような装置は、所望の目的を達成するように構成されてもよいし、コンピュータ内に格納されたコンピュータプログラムが選択的にアクティブ状態にしたり再構成したりする汎用コンピュータであってもよい。このようなコンピュータプログラムは、コンピュータ可読ストレージ媒体に格納されるとしてもよい。このようなストレージ媒体としてディスクが挙げられ、例えばフロッピーディスク、光ディスク、ＣＤ−ＲＯＭ、光磁気ディスク、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、磁気／光カードが含まれる。または、ストレージ媒体の例として、その他の種類の、命令を電子状態で格納することに適しておりコンピュータシステムバスに接続が可能な媒体が挙げられる。
本明細書で言及する処理およびディスプレイは必ずしも、特定のコンピュータや装置に関するものではない。本明細書の教示に基づいたプログラムとともに用いるのはさまざまな汎用システムであってよいし、所望の方法を実施するためより特化した装置を構築する方が良い場合もあると考えられる。これらさまざまなシステムの望ましい構造は、以下の説明で明らかにする。また、本発明の実施形態の説明は特定のプログラミング言語に基づくものではない。本明細書で説明する本発明の教示は、さまざまなプログラミング言語を用いて実施することができるとしてもよい。
以下の部分において、図や表、フローチャート、モデルなどさまざまな手段に基づき、本出願で提案される本発明の実施形態を効率よく説明する。当業者には明らかであるが、以下の説明で挙げる実施形態は単なる例にすぎず、本発明を限定するものではない。
図１は、本発明の一実施形態に係るマルチシーケンサシステム１００を示すブロック図である。
図１に示すように、マルチシーケンサシステム１００は、メモリ１０２およびマルチシーケンサハードウェア１０４を備えるとしてもよい。メモリ１０２は例えば、ユーザレベルプログラム１０６、スケジューラ１０８、ＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍ Ｉｎｔｅｒｆａｃｅ）１１０およびオペレーティングシステム（ＯＳ）１１２を有するとしてもよい。マルチシーケンサハードウェア１０４は例えば、シーケンサマネージャ１１４および複数のシーケンサ（例えば、シーケンサ１１６、１１８、１２０および１２２、図１ではそれぞれＳＩＤ０、ＳＩＤ１、ＳＩＤ２およびＳＩＤ３と表す）を有するとしてもよい。図１に図示したシーケンサは４つであるが、マルチシーケンサハードウェア１０４が有するシーケンサの数は４つに限定されない。
シーケンサマネージャ１１４は、ドライバ、ＯＳ（例えばＯＳ１１２）のエクステンション、これ以外のハードウェア、またはハードウェアとソフトウェアの組み合わせとして実施されるとしてもよい。マルチシーケンサハードウェア１０４は、シーケンサ１１６、１１８、１２０および／または１２２の種類に関して、対称であってもよいし非対称であってもよい。シーケンサ１１６、１１８、１２０および／または１２２のうち幾つかは、自分の実行リソースセットを有する物理プロセッサであってもよい。もしくは、シーケンサ１１６、１１８、１２０および／または１２２のうち幾つかが、ほかの論理プロセッサと物理リソースを共有する論理プロセッサ（例えばハイパースレッド）であってもよい。シーケンサ１１６、１１８、１２０および１２２を実現するハードウェアコアは、１つであってもよいし複数の独立したものであってもよい。
マルチシーケンサシステム１００の例を挙げると、デスクトップパソコン、ワークステーション、サーバーコンピュータ、ラップトップコンピュータ、ノート型コンピュータ、携帯型コンピュータ、携帯情報端末（ＰＤＡ）、携帯電話、ゲームコンソールなどがあるが、これらに限定されない。
メモリ１０２の例を挙げると、半導体デバイス、光学デバイス、磁気デバイスのいずれか、もしくはこれらの組み合わせが考えられるが、これらに限定されない。半導体デバイスとしては、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）デバイス、ＲＤＲＡＭ（ＲＡＭＢＵＳ ＤＲＡＭ）デバイス、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）メモリデバイス、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）デバイス、フラッシュメモリ（ＦＭ）デバイス、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）デバイス、不揮発性（ＮＶ）ＲＡＭデバイス、取り外し可能なＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリデバイスといったものが例として挙げられる。光学デバイスには、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ ＲＯＭ）などがある。磁気デバイスには、ハードディスク、フロッピーディスク、磁気テープなどがある。メモリ１０２は、システム１００内に固定されるとしてもよいし、システム１００から取り外し可能な構成としてもよい。
本発明の一実施形態によれば、ユーザレベルプログラム１０６がＡＰＩ１１０を介してスレッドライブラリにアクセスするとしてもよい。ＡＰＩ１１０は、ユーザレベルプログラム１０６に対して、スレッドの作成、制御および同期を行うとしてもよい。スケジューラ１０８は、マルチシーケンサハードウェア１０４上での実行に向けて、スレッドの命令をスケジューリングするとしてもよい。
マルチシーケンサハードウェア１０４の例を挙げると、複数のシングルスレッド型／マルチスレッド型中央演算処理装置（ＣＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、縮小命令セットコンピュータ（ＲＩＳＣ）、復号命令セットコンピュータ（ＣＩＳＣ）などがあるが、これらに限定されない。また、マルチシーケンサ１０４は特定用途向け集積回路（ＡＳＩＣ）の一部であってもよいし、特定用途・一般顧客向けＬＳＩ（ＡＳＳＰ）の一部であってもよい。
本発明の一実施形態によると、マルチシーケンサハードウェア１０４は、例えば論理プロセッサであるシーケンサ１１６、１１８、１２０および１２２（ＳＩＤ０−ＳＩＤ３）を実装したシングルコアプロセッサであってもよい。シングルコアプロセッサ１０４は、例えば並列マルチスレッディング（ＣＭＴ）、同時マルチスレッディング（ＳＭＴ）および／またはＳｗｉｔｃｈ−ｏｎ−Ｅｖｅｎｔマルチスレッディング（ＳＯＥＭＴ）に対応可能としてもよい。一実施形態によれば、シーケンサＳＩＤ０〜ＳＩＤ３はそれぞれ独自の次命令ポインタ論理を有し、シングルコアプロセッサ１０４はスレッドの命令をすべて実行するとしてもよい。論理プロセッサＳＩＤ１〜ＳＩＤ３はそれぞれ、アーキテクチャ状態の独自のバージョンを保持するが、シングルコアプロセッサ１０４の実行リソースは、複数の並列スレッド、同時スレッドおよび／またはＳｗｉｔｃｈ−Ｏｎ−Ｅｖｅｎｔスレッドの間で共有するとしてもよい。
上述した一実施形態に係るマルチシーケンサハードウェア１０４はシーケンサ毎に１つのスレッドという構成であるとしてもよいが、本明細書の開示はシングルスレッドプロセッサに限定されない。本明細書で説明する技術内容は、ＣＭＰ（チップマルチプロセッシング）システムまたはＳＭＰ（同時マルチスレッディングプロセッサ）システムにも同様に応用することができる。また、ＣＭＰプロセッサの各コアはＳＭＰプロセッサまたはＳｗｉｔｃｈ−Ｏｎ−Ｅｖｅｎｔマルチプロセッサ（ＳｏｅＭＰ）である、ＣＭＰプロセッサとＳＭＰプロセッサを備えるハイブリッドシステムにも応用できる。例えば、シングルチップハードウェアパッケージ１０４内のマルチスレッドプロセッシングコアを備えるシステムに、本明細書で開示する技術内容を利用するとしてもよい。
上述したが、シーケンサＳＩＤ０〜ＳＩＤ３は、例えば処理速度、処理能力や電力消費量といった演算能力に影響する要因に関して、必ずしも均一である必要はなく非対称であってもよい。例えば、シーケンサＳＩＤ０は、所定の命令セットアーキテクチャ（例えば、３２ビットプロセッサに対応したＩＡ−３２命令セットアーキテクチャ）において命令の大半を処理するように構成されている「主」シーケンサとしてもよい。そして、シーケンサＳＩＤ１は、これらの命令のうち選択された命令サブセットを処理する「副」シーケンサであるとしてもよい。本発明の別の実施形態によれば、主プロセッサは副プロセッサよりも早い速度で命令を処理するものと定義してもよい。また、ＯＳに対して可視のシーケンサと不可視のシーケンサがあるとしてもよい。例えば、シーケンサＳＩＤ０がＯＳ１１２に対して可視で、シーケンサＳＩＤ１〜ＳＩＤ３はＯＳ１１２から分離されているとしてもよい。しかし、主シーケンサがＯＳに対して可視で、副シーケンサがＯＳから分離されているというわけではない。ＯＳは、分離状態にあるシーケンサ（このようなシーケンサを本明細書ではＯＳ分離シーケンサと呼ぶ）上で実行される命令に対してスケジューリングを行わないということである。
本発明の実施形態によると、マルチシーケンサシステム１００は持続的なユーザレベルスレッド（ＰＵＬＴ）のサービスを提供するとしてもよい。ＰＵＬＴについては、以下で図２から図８を参照しつつ詳述する。本出願において、通常のユーザレベルスレッド（以下では単にユーザレベルスレッドと呼ぶ）は、ユーザレベルまたはＲｉｎｇ ３レベルで実行される非特権命令だけから成る一連の命令であるとしてもよい。ユーザレベルスレッドは通常、ＯＳスレッドに「水面下で」サポートされるとしてもよい。このようなＯＳスレッドは、ネイティブＯＳスレッドと呼んでもよいし、単にネイティブスレッドとしてもよい。このＯＳスレッドのコンテキストにおいて、少なくとも１つのユーザレベルスレッドがＯＳ可視シーケンサまたはＯＳ分離シーケンサの一方で実行されるとしてもよい。ＯＳがＯＳスレッドをコンテキストスイッチすると、このＯＳスレッドに属するすべてのシーケンサのコンテキストが保存／復元される。従って、これらのシーケンサで動作中のユーザレベルスレッドは中断／再開される。本発明の一実施形態によれば、持続的なユーザレベルスレッド（ＰＵＬＴ）は、ＯＳ分離シーケンサ上で動作するユーザレベルスレッドである。ＰＵＬＴが実行される環境は例えば、該ＰＵＬＴを生成する別のユーザレベルスレッドの仮想アドレススペース（ＶＡＳ）である。ＰＵＬＴの実行は、当該ＰＵＬＴを生成したユーザレベルスレッドの実行とは無関係に、従って同期せずに行われるとしてもよい。ユーザレベルスレッドが属するＯＳスレッドがコンテキストスイッチされた時でも、ＰＵＬＴはＯＳ分離シーケンサ上で動作を継続するとしてよい。本明細書では、このような状態、つまりＰＵＬＴの生成元であるスレッドに関するＯＳスレッドのコンテキストスイッチ動作とは関係なく、ユーザレベルスレッドが動作を継続する特性を「持続的」と呼ぶ。
図２は、本発明の一実施形態に係るマルチシーケンサシステムの一部であるハードウェア２００を示す簡略化論理図である。
ハードウェア２００は、図１に示すマルチシーケンサシステム１００の一部であるマルチシーケンサハードウェア１０４に対応するとしてもよい。マルチシーケンサハードウェア１０４は、図１に示すように、シーケンサマネージャ１１４および、例えば複数のシーケンサ１１６、１１８、１２０および１２２を有するとしてもよい。本発明の一実施形態によれば、シーケンサマネージャ１１４は、シーケンサ１１６、１１８、１２０および１２２がユーザレベルプログラム１０６に対して均一且つ対称であるように見えるように、シーケンサ１１６、１１８、１２０および１２２を仮想化できるとしてもよい。つまり、図１のシーケンサマネージャ１１４に対応するシーケンサマネージャ２０１は、シーケンサ２１１、２１２、２１３および２１４の非対称性を隠して、図２に同じサイズの正方形で示すように、アセンブリ言語プログラマが論理的に見た場合、シーケンサ２１１、２１２、２１３および２１４が均一且つ対称に見えるようにする。シーケンサ２１１、２１２、２１３および２１４は図１に示す論理プロセッサＳＩＤ０、ＳＩＤ１、ＳＩＤ２およびＳＩＤ３に対応するとしてもよい。
図３は、本発明の一実施形態に係る、持続的なユーザレベルスレッドのサービスを提供できるマルチシーケンサシステム３００を示した簡略図である。
本発明の一実施形態によれば、アプリケーション３０１（例えば図１に示すユーザレベルプログラム１０６）の実行はＯＳ３０２が管理するとしてもよい。ＯＳ３０２は、各々がユーザレベルスレッドを含んでいる可能性がある１以上のネイティブスレッドを生成およびスケジューリングして、アプリケーション３０１を実行するとしてもよい。このようなネイティブスレッドの例を挙げると、例えばＯＳ３０２に対して可視である一連のシーケンサ（例えばシーケンサ３１１および３１２）のうちの１つで実行される図３のネイティブスレッド３０３がある。ＯＳ３０２は、ＯＳカーネルに基づきシーケンサ３１１および３１２を管理するとしてもよい。ＯＳ３０２はさらに、シーケンサ３１１および３１２の特権状態を制御し、シーケンサ３１１および３１２で生じる割り込みおよび例外を処理するとしてもよい。
本発明の一実施形態によれば、シーケンサマネージャ３１０は、ＯＳに対して可視であるシーケンサ３１１および３１２ならびに、別の一連のシーケンサ、例えばＯＳ３０２から分離されておりＯＳ３０２のカーネルが管理していないシーケンサ３１３、３１４、３１５、３１６、３１７および３１８へのアクセスを制御できるとしてもよい。シーケンサ３１３、３１４、３１５、３１６、３１７および３１８は、ＯＳ分離シーケンサまたは「ＯＳ不可視」シーケンサである。
本発明の一実施形態によれば、ＯＳがスケジューリングしたスレッド（例えば、ユーザレベルスレッドを含む可能性があるネイティブスレッド）は、ハードウェア、ソフトウェアもしくは両者の組み合わせによって構成されるインターフェースを介して、シーケンサマネージャ３１０と通信を行うとしてもよい。ＯＳ３０２に不可視なシーケンサ（例えばシーケンサ３１３、３１４、３１５、３１６、３１７および３１８）を使用したい場合、ＯＳがスケジューリングしたスレッド（例えばネイティブスレッド３０３）が、ＯＳ分離シーケンサのうちの１つ（例えばシーケンサ３１３）で動作するユーザレベルスレッド（例えばスレッド３０４）を生成するように、シーケンサマネージャ３１０に要求を送るとしてもよい。本発明の一実施形態によれば、ユーザレベルスレッド３０４は、ネイティブスレッド３０３のＯＳコンテキストスイッチ動作とは無関係なシーケンサ３１３で実行されるので、持続的なユーザレベルスレッド（ＰＵＬＴ）であるとしてもよい。
以下においては、ネイティブスレッド３０３を例として、持続的なユーザレベルスレッドの作成および実行について説明する。以下の説明がほかのスレッド、例えばネイティブスレッドに属するユーザレベルスレッドにも当てはまることは、当業者には明らかである。
本発明の一実施形態によれば、ＯＳ分離シーケンサ３１３は、ＯＳ可視シーケンサ３１１で実行されるユーザレベルスレッド３０３と共有する仮想アドレススペース（ＶＡＳ）３２０で、ＰＵＬＴ３０４を実行するとしてもよい。ＶＡＳ３２０は、ＯＳ３０２によってアプリケーション３０１を実行するために生成されるとしてもよい。本発明の一実施形態によれば、ＶＡＳ３２０が共有されているので、シーケンサマネージャ３１０は、ＯＳ可視シーケンサ３１１で実行されるユーザレベルスレッド３０３の実行環境、例えば、仮想アドレスマップを取得して、この実行環境をＯＳ分離シーケンサ３１３で実行されるＰＵＬＴ３０４に用いることができるとしてもよい。本発明の一実施形態によれば、ＯＳ分離シーケンサ３１３は、仮想アドレススペースの変化を自動的に記録できるスヌープ方式のＴＬＢ（変換索引バッファ）を有するとしてもよい。ここで、ＴＬＢとはプロセッサ内にある小型のキャッシュで、高速で検索できるように仮想アドレスから物理アドレスへの変換を記録するとしてもよい。プロセッサは、このようなＴＬＢを用いることによって、仮想アドレスを物理アドレスへと変換する場合の不必要なページウォークを避けることができる。
図４は、本発明の一実施形態に係る、持続的なユーザレベルスレッドのサービスを提供できるマルチシーケンサシステム４００を示す概念図である。
本発明の一実施形態に係るマルチシーケンサシステム４００は、複数のＯＳ分離シーケンサ（例えばシーケンサ４１１、４１２、４１３および４１４）およびＯＳ可視シーケンサ（例えばシーケンサ４０５および４０６）を管理するシーケンサマネージャ４１０を備えるとしてもよい。ＯＳ４０２は、ユーザレベルアプリケーション（例えばアプリケーション４０１Ａおよび４０１Ｂ）の実行を管理するとしてもよい。ＯＳ４０２は、１以上のスレッド（例えば、ＯＳ可視シーケンサ４０５および４０６で動作するユーザレベルスレッド４０３および４０４）ならびにネイティブスレッドを生成することによって、アプリケーション４０１Ａおよび４０１Ｂを管理する。
シーケンサマネージャ４１０は、ＯＳ４０２から分離されておりＯＳ４０２が管理していないシーケンサ４１１、４１２、４１３および４１４へのアクセスに基づき、アプリケーション４０１Ａおよび４０１Ｂに対して実行リソースを提供するとしてもよい。なお、この場合のアクセスは、ＯＳ可視シーケンサ４０５および４０６で実行されているスレッド４０３および４０４またはＯＳがスケジューリングするネイティブスレッドからの要求に基づいて、行われるとしてもよい。この結果、アプリケーション４０１Ａおよび４０１Ｂは、ユーザレベルスレッド４０３および／または４０４、もしくはネイティブスレッドに基づき、ＯＳ分離シーケンサ４１１、４１２，４１３および４１４にアクセスできるようになるとしてもよい。
本発明の一実施形態によると、シーケンサマネージャ４１０は、ユーザレベルスレッド４０３および４０４によってアプリケーション４１０Ａおよび４０１Ｂ用に生成された持続的なユーザレベルスレッド実行のために、さまざまなタイムスロットをシーケンサ４１１、４１２、４１３および４１４に割り当てるとしてもよい。例えば、図４に示した参照符号ｔ１、ｔ２、ｔ３、ｔ４、ｔ５およびｔ６はそれぞれ、ＰＵＬＴであるＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５およびＴ６の実行用に割り当てられたタイムスロットを示すものであってもよい。
本発明の一実施形態によると、シーケンサマネージャ４１０は、ＯＳ分離シーケンサ（例えば、シーケンサ４１１、４１２、４１３および４１４）用に、割り込み記述子テーブル（例えば、テーブル４２１、４２２、４２３および４２４）を設定するとしてもよい。テーブル４２１を例に挙げて説明すると、割り込み記述子テーブルはシーケンサ４１１で発生するイベントを処理するイベントハンドラ４３１を含むとしてもよい。ＯＳ分離シーケンサ（例えば、シーケンサ４１１）上でＰＵＬＴ（例えばＰＵＬＴ Ｔ３）を実行している間（例えば、ｔ３）、ＯＳ４０２による対処が必要となるイベントや状況（例えばページフォルトまたはシステムコール）が発生する可能性がある。この場合、イベントハンドラ４３１はＰＵＬＴ Ｔ３の実行を一時中断し、当該イベントが発生したときのＰＵＬＴ Ｔ３の実行状態を保存するとしてもよい。
本発明の別の実施形態によると、ページフォルトやシステムコールが発生した場合、ＯＳ不可視シーケンサ（例えばシーケンサ４１１）は、ＯＳ可視シーケンサ（例えば、ＰＵＬＴ Ｔ３を起動したシーケンサ４０５）の実行に直接割り込むとしてもよい。この場合、続いてシーケンサ４１１は、トリガをシーケンサマネージャ４１０に送って割り込み処理を要求する。本発明のさらに別の実施形態によると、ＯＳ分離シーケンサ４１１はＲｉｎｇ ０サービスチャネル、もしくはページフォルトまたはシステムコールを処理するチャネルをプログラムするとしてもよい。ここでチャネルとは、アーキテクチャ状態（例えば、トリガがアーキテクチャが定義された一連のプロセッサ状態であり、レスポンスがサービスルーチンであるトリガ−レスポンス・マッピングを含む）を保持するレジスタであってもよい。またチャネルは、例えばユーザレベル命令によってプログラムされるとしてもよい。ページフォルトまたはシステムコールが発生した場合、ＯＳ分離シーケンサ４１１は、そのアドレスがチャネル内で特定されているハンドラを起動するとしてもよい。
ＰＵＬＴ Ｔ３の中断は、同じアプリケーション４０１Ａを実行するための新しいユーザレベルスレッド（例えば、スレッド４０９）がＯＳ可視シーケンサで実行されるようスケジューリングされるまで、継続するとしてもよい。スレッド４０９（サービススレッドとも呼ぶ）は、一時中断されているＰＵＬＴがあるかどうか、および例えば代理実行によって提供されるＯＳサービスを待っているＰＵＬＴがあるかどうか確認または検証するよう、シーケンサマネージャ４１０に対して要求するとしてもよい。代理実行は、シーケンサマネージャ４１０からＰＵＬＴ Ｔ３の状態を取得することによって、ＰＵＬＴ Ｔ３を模倣するスレッド４０９に基づいて行われるとしてもよい。ＰＵＬＴ Ｔ３の実行状態は、アドレススペース（例えば、共有仮想アドレススペース（ＶＡＳ）、図３を参照のこと）を共有しているサービススレッド４０９によって再開されるとしてもよい。スレッド４０９は続いて、ＰＵＬＴ Ｔ３を一時停止させた原因である実行条件に対して処理を行うとしてもよい。スレッド４０９はこの処理が終了すると、実行後状態を保存し、当該状態をシーケンサマネージャ４１０に戻すとしてもよい。シーケンサマネージャ４１０は続いて、当該状態をＰＵＬＴ Ｔ３に渡して、ＰＵＬＴ Ｔ３の実行を再開するとしてもよい。
上述した代理実行により、アプリケーションプログラマに対してマルチシーケンサシステムが対称性を有すると見せかけることができ、マルチシーケンサシステム（例えばシステム１００）が非対称性を有するものとして構築されたことを隠すとしてもよい。
図５は、本発明の一実施形態に係るマルチシーケンサシステムの命令セットアーキテクチャ（ＩＳＡ）５００を示す図である。
ＩＳＡは、アセンブリ言語プログラマ、バイナリトランスレータ、アセンブラなどから見た場合のシステムの論理図を定義するものである。ＩＳＡ５００は、論理ストレージ５０２および命令セット５０４を備えるとしてもよい。論理ストレージ５０２は、マルチシーケンサシステム（例えば、図１に示したマルチシーケンサシステム１００）用の可視メモリ階層、アドレス割当方法、レジスタセットなどを定義するとしてもよい。一方命令セット５０４は、命令およびマルチシーケンサシステム１００がサポートする命令のフォーマットを定義するとしてもよい。
命令セット５０４は、ＩＡ−３２命令セットとして公知である命令セットを含むとしてもよい。本発明の実施形態に係る命令セットは、これらに限定されないが、ＩＡ−３２命令セットのエクステンションやそれ以外の命令セットであってもよい。本発明の一実施形態によると、命令セット５０４は例えば、ＳＸＦＲ制御−移行命令およびそのエクステンションを含むＥ−ＳＸＦＲ命令、ならびにＳＥＭＯＮＩＴＯＲ監視命令およびそのエクステンションを含むＥ−ＳＥＭＯＮＩＴＯＲ命令を有するとしてもよい。同じＯＳネイティブスレッドに属する２つのシーケンサの間で行われ得るＳＸＦＲおよびＳＥＭＯＮＩＴＯＲとは違い、Ｅ−ＳＸＦＲおよびＥ−ＳＥＭＯＮＩＴＯＲは、異なる特権レベルで動作する２つの別々のＯＳネイティブスレッドにそれぞれ属する２つのシーケンサの間で実行することができる。例えば、一方のスレッドはＯＳコンテキストスイッチされるユーザレベルアプリケーションであり、他方のスレッドは、デバイスドライバのように、特権レベルで持続的に実行されるＰＵＬＴであり、ＯＳコンテキストスイッチには影響されないとしてもよい。
本発明の一実施形態によると、Ｅ−ＳＸＦＲ命令を用いて、第１シーケンサから第２シーケンサに信号を送り、Ｅ−ＳＥＭＯＮＩＴＯＲ命令を用いて、第１シーケンサから送信される信号を監視するよう、第２シーケンサを構成するとしてもよい。また、Ｅ−ＳＸＦＲ制御移行命令およびＥ−ＭＯＮＩＴＯＲ監視命令はシーケンサを認識しており、 シーケンサを認識したほかの複合命令を構築するために用いられるとしてもよい。
本発明の一実施形態によると、Ｅ−ＳＸＦＲ命令は図６に例示する命令フォーマットを持つとしてもよい。図６に示すように、Ｅ−ＳＸＦＲ命令はＯＰコード６０２、オペランド６０４、６０６、６０８、６１０および６１２を含むとしてもよい。本発明の一実施形態によると、シーケンサマネージャは、一時中断された持続的なユーザレベルスレッドを処理するための実行環境を作りだすために、シーケンサの特権状態などのオペランドを有するＥ−ＳＸＦＲ命令を提供するとしてもよい。
一実施形態によると、オペランド６０４は、Ｅ−ＳＸＦＲ命令信号の送信先であるデスティネーション／ターゲットシーケンサのシーケンサＩＤ（ＳＩＤ）に対応するとしてもよい。オペランド６０６は、シナリオまたは制御メッセージを含むとしてもよい。このようなシナリオまたは制御メッセージは、条件または予測されるイベントを表す、そのアーキテクチャが定義された識別コードであってもよい。シナリオは非同期制御移行に影響を与えるとしてもよい。この詳細は表１を参照して後述する。
一実施形態によると、オペランド６０８は、Ｅ−ＳＸＦＲ命令を実行するシーケンサで命令を実行するかどうか決定する条件となるパラメータを含むとしてもよい。図６に条件パラメータと示すそのようなパラメータの例を挙げると、「ＷＡＩＴ」パラメータまたは「ＮＯ−ＷＡＩＴ」パラメータがある。例えば、Ｅ−ＳＸＦＲ命令が代理実行シナリオで用いられる場合、ＷＡＩＴ条件パラメータに基づき、Ｅ−ＳＸＦＲ命令を実行するシーケンサでの命令の実行を取りやめ、別のシーケンサでの代理実行の完了を保留にする。一方、ＮＯ−ＷＡＩＴ条件パラメータであれば、Ｅ−ＳＸＦＲ命令を実行するシーケンサでの命令の実行が別の命令を実行するシーケンサでの代理実行と並行して継続するとしてもよい。
一実施形態によると、オペランド６１０は、シナリオ固有ペイロードまたはデータメッセージを含むとしてもよい。例えばＦＯＲＫシナリオの場合、該ペイロードはオペランド６０４が示すシーケンサでの実行が始まる箇所である命令ポインタを含むとしてもよい。別の実施形態によると、ペイロードオペランド６１０は命令ポインタ、スタックポインタ、一連の制御レジスタなどを含むとしてもよい。ペイロードオペランド６１０に含まれるアドレスは、例えばリテラル、レジスタ間接および／またはベース／オフセットアドレッシングなど、さまざまなアドレス指定モードで指定するとしてもよい。
一実施形態によると、オペランド６１２は、オペランド６０４に含まれるＳＩＤに関するルーティング方法またはルーティング関数を特定するとしてもよい。ルーティング関数は、Ｅ−ＳＸＦＲ命令を実行した結果生成される信号が、ブロードキャスト信号、ユニキャスト信号またはマルチキャスト信号のうちどの信号として送信されるかを制御する。ルーティング関数はさらに、例えば、信号を配信するためのルーティングにおいて基本構成要素であるシーケンサ間のインターコネクトをアシストするために用いられるトポロジー固有情報のような情報を符号化するとしてもよい。
一実施形態によると、Ｅ−ＳＥＭＯＮＩＴＯＲ指示は、図７に例示するような命令フォーマットを有するとしてもよい。図７に示すように、Ｅ−ＳＥＭＯＮＩＴＯＲ命令はＯＰコード７０２およびオペランド７０４、７０６および７０８を含むとしてもよい。オペランド７０４、７０６および７０８は、持続的なユーザレベルスレッドの実行環境の形成を手助けするべくシーケンサの特権状態に関する情報を含むとしてもよい。例えば、オペランド７０４はシナリオＩＤを含み、シナリオを特定するとしてもよい。オペランド７０６は、シーケンサＩＤ（ＳＩＤ）および命令ポインタ（ＥＩＰ）に関する情報を含むとしてもよい。説明の便宜上、オペランド７０６に含まれる情報を本明細書では、図７に示すように、「ＳＩＤＥＩＰ」と呼ぶ。
Ｅ−ＳＥＭＯＮＩＴＯＲ命令は、オペランド７０４で指定されたシナリオとオペランド７０６で指定されたＳＩＤＥＩＰをマッピングする。シナリオのＳＩＤＥＩＰへのマッピングを本明細書では、「サービスチャネル」のマッピングと呼ぶとしてもよい。オペランド７０８によってプログラマは所定のサービスチャネルをどのように処理されるか特定または制御するための制御パラメータを入力できるようになるとしてもよい。例えば、プログラマはＥ−ＳＥＭＯＮＩＴＯＲ命令に基づき、シーケンサが監視するサービスチャネルをプログラムするとしてもよい。
上記の説明から、Ｅ−ＳＸＦＲ命令およびＥ−ＳＥＭＯＮＩＴＯＲ命令は両方とも、特定のシーケンサを指定しているオペランドを有することから、「シーケンサを認識した」命令であることが分かる。
図８および図９は、本発明の実施形態に係る、持続的なユーザレベルスレッドの実行を説明するための簡略化フローチャートである。両図において、同じ参照番号は同じ動作を示している。
本発明の一実施形態によると、ブロック８０１に示すように、ＯＳ分離シーケンサ８２２が持続的なユーザレベルスレッドを実行するとしてもよい。本明細書では説明の便宜上、当該持続的なユーザレベルスレッドを、ＰＵＬＴ−１と呼ぶ。ＰＵＬＴ−１は例えば、第１ＯＳ可視シーケンサによって実行される第１ユーザレベルスレッドによって生成されるとしてもよい。ＰＵＬＴ−１の実行中、ＯＳのサービスが必要なイベントが１以上発生するとしてもよい。ここで、以下に詳述するように、第２ユーザレベルスレッドが必要なＯＳサービスをＰＵＬＴ−１に対して提供するとしてもよい。第２ユーザレベルスレッドはＰＵＬＴ−１を生成した第１ユーザレベルスレッドと同じユーザレベルスレッドであってもよいし、違うものであってもよい。また、第２ＯＳ可視シーケンサ（例えば、ＯＳ可視シーケンサ８２１）またはこれ以外のＯＳ可視シーケンサで実行するとしてもよい。
本発明の一実施形態によると、図８および図９のブロック８０２で示すように、ＰＵＬＴ−１を実行中の時間ｔ１においてＯＳサービスを必要とするイベントが発生するとしてもよい。このイベントを検出すると、ブロック８０３に示すように、シーケンサマネージャ８２０は時間ｔ１（例えば、論理ポインタ）でのＰＵＬＴ−１の状態を保存する手順を開始するとしてもよい。ブロック８０３に示すようにＰＵＬＴ−１の状態が保存されると、ブロック８０４に示すようにＰＵＬＴ−１の実行は時間ｔ２から一時中断されるとしてもよい。本発明の一実施形態によると、ＯＳサービスを必要とするイベントについて通知を受け取った後、外部割込みに基づき、シーケンサマネージャ８２０はＰＵＬＴ−１の実行を一時中断するとしてもよい。ＰＵＬＴ−１の実行の一時中断は、例えばサービススレッドによる代理実行に基づき必要なＯＳサービスの提供が行われるまで続くとしてもよい。
本発明の一実施形態によると、ブロック８０５に示すように、ある時点において、ＯＳがスケジューリングしたスレッド（例えば新規ユーザレベルスレッド）がＯＳ可視シーケンサ８２１で動作を開始するとしてもよい。この新規ユーザレベルスレッドは、ＰＵＬＴ−１と同じアプリケーション用に実行されるとしてもよい。このスレッドは、例えば代理実行によって、ＰＵＬＴ−１に対してＯＳサービスを提供するとしてもよく、このため本明細書ではサービススレッドと呼んでもよい。ＯＳサービスの提供を開始する前に、ブロック８０６に示すように、当該サービススレッドは、ＯＳサービスの提供を待つ一時中断されたＰＵＬＴがあるかどうかシーケンサマネージャ８２０に確認または検証するとしてもよい。
このサービススレッドは、ＯＳサービスの提供を待つスレッドとして、ＰＵＬＴ−１を特定するとしてもよい。本発明の一実施形態によると、ブロック８０７に示すように、続いてサービススレッドは、例えば共有仮想アドレススペース（ＶＡＳ）に基づきＰＵＬＴ−１の実行状態を取得することによって、ＰＵＬＴ−１を模倣、つまり真似するとしてもよい。サービススレッドによって模倣されたＰＵＬＴ−１は、該サービススレッドを実行するＯＳ可視シーケンサで実行され、ＯＳサービスを受け取るとしてもよい。この結果、ブロック８０８に示すように、サービススレッドの代理実行によってＰＵＬＴ−１に対してＯＳサービスが提供され、ＰＵＬＴ−１が一時中断された条件についてＯＳによる処理が行われる。本発明の一実施形態によると、ＯＳ可視シーケンサ（例えば、ＯＳ可視シーケンサ８２１）で動作するユーザレベルスレッドは、シナリオを用いてアドレス位置を監視することによって、一時中断中のＰＵＬＴを検出するとしてもよい。ここで、サービスシナリオは、例えばキャッシュミスを監視するための条件である。キャッシュミスが発生してその結果例えばしきい値を超えた場合、サービスチャネルのハンドラが起動されるとしてもよい。
本発明の一実施形態によると、ＰＵＬＴ−１が一時中断された条件に対してＯＳが行う処理が完了すれば、ブロック８０９に示すように、ＰＵＬＴ−１の実行後状態が保存され、シーケンサマネージャ８２０を介してＯＳ分離シーケンサ８２２に戻される。ＯＳ分離シーケンサ８２２は、サービススレッドから実行後状態を受け取った後、ブロック８１０に示すようにＰＵＬＴ−１の実行を再開するとしてもよい。
表１に、本発明の実施形態に係るシナリオの例をまとめて示す。
Figure 2007102781
本発明の実施形態によると、表１に示したシナリオには出方向サービスと入方向サービスの２つに関するものがある。各サービスについて、動作および制御メッセージは、ＳＰＵ（Ｓｈｒｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の特性の１つである、ＯＳに対する可視性に基づき特徴付けるとしてもよい。出方向サービスの中で、ＲＮＡ（Ｒｅｓｏｕｒｃｅ ｎｏｔ ａｖａｉｌａｂｌｅ：利用可能なリソースなし）のカテゴリに当てはまる動作のシナリオがある。このＲＮＡというカテゴリは、ＯＳ分離シーケンサで利用不可能なリソースに対するアクセスのため、シーケンサで実行中に生成されたイベント用のものである。本発明の一実施形態によると、ＲＮＡのカテゴリに入るシナリオは例えば、直接ＯＳサービスをアクティブにできないＯＳ分離シーケンサ上でのページフォルト処理および／またはＩ／Ｏアクセスを含むとしてもよい。
本発明の実施形態によれば、上述した動作のシナリオには一連の送信制御メッセージが付随する。一実施形態によれば、このようなメッセージは例えば、表１の出方向サービスシナリオの欄に示したメッセージを含むとしてもよい。しかし、本発明はこれらに限定されず、示したもの以外のメッセージを用いるとしてもよい。制御メッセージはＯＳ可視シーケンサに送信される。
上述した出方向サービスシナリオに関連して、ＯＳ分離シーケンサからのサービス要求に対してリソースを提供するＯＳ可視シーケンサのカテゴリに入る入方向サービスシナリオがある。表１の入方向サービスシナリオの欄に示すように、これらのサービスは出方向サービスシナリオにそのまま対応するが、ＯＳ可視シーケンサを介して利用可能である。一実施形態によると、入方向サービスに付随する受信制御メッセージには、表１の入方向サービスシナリオの欄に示したメッセージが含まれるとしてもよい。しかし、本発明はこれらに限定されず、示したもの以外のメッセージを用いるとしてもよい。受信メッセージはＯＳ分離シーケンサから受信するとしてもよい。
本発明の実施形態によると、出方向サービスに対処する命令は例えば、コアの複雑性という点から見れば比較的単純なＳＳＥ１３命令である。また、例えばＯＳ分離シーケンサからの入方向サービスまたは要求に対処する命令は、概してより複雑なものである。
本明細書では本発明の特徴を具体的に説明してきたが、当業者であれば数多くの変形例や代替例、変更および同様の技術内容に想到することは明らかである。このため、本願の請求項は、本発明の範囲内にある変形例や変更はすべて含むものと解釈されるべきである。

Claims (29)

  1. オペレーティングシステム（ＯＳ）可視シーケンサで実行中である、ＯＳがスケジューリングしたスレッドに基づき、命令セットエクステンションを用いて、前記ＯＳがスケジューリングしたスレッドに対するコンテキストスイッチ動作とは無関係な、ＯＳ分離シーケンサで実行する持続的なユーザレベルスレッドを作成すること
    を含む方法。
  2. 前記ＯＳがスケジューリングしたスレッドと前記持続的なユーザレベルスレッドは仮想アドレススペースを共有する
    請求項１に記載の方法。
  3. 前記持続的なユーザレベルスレッドの実行中にＯＳによる処理を必要とするイベントが発生した場合、前記持続的なユーザレベルスレッドの実行を一時中断すること
    を含む請求項１に記載の方法。
  4. 別のＯＳ可視シーケンサで実行されるサービススレッドに、前記一時中断された持続的なユーザレベルスレッドに対して、ＯＳサービスを提供させること
    を含む請求項１に記載の方法。
  5. 前記サービススレッドと前記持続的なユーザレベルスレッドは、同じアプリケーションのコンテキストで実行される
    請求項４に記載の方法。
  6. 前記持続的なユーザレベルスレッドに対してＯＳサービスを提供することは、
    前記別のＯＳ可視シーケンサに対して、制御移行命令を伝えることと、
    前記制御移行命令を特権レベルで実行することと
    を含む
    請求項４に記載の方法。
  7. 前記特権レベルにはＲｉｎｇ ０レベルが含まれる
    請求項６に記載の方法。
  8. 前記サービススレッドに前記持続的なユーザレベルスレッドの状態を取得させることと、
    前記持続的なユーザレベルスレッドに対して代理実行を行うことと、
    前記持続的なユーザレベルスレッドを実行後状態にすることと
    を含む請求項６に記載の方法。
  9. 前記実行後状態から前記持続的なユーザレベルスレッドの実行を再開すること
    をさらに含む請求項８に記載の方法。
  10. ＯＳ可視シーケンサで実行中である、ＯＳがスケジューリングしたスレッドに基づき、命令セットエクステンションを用いて、前記ＯＳがスケジューリングしたスレッドに対するコンテキストスイッチ動作とは無関係な、ＯＳ分離シーケンサで実行する持続的なユーザレベルスレッドを作成するシーケンサマネージャ
    を備える装置。
  11. 前記ＯＳがスケジューリングしたスレッドと前記持続的なユーザレベルスレッドは仮想アドレススペースを共有する
    請求項１０に記載の装置。
  12. 前記シーケンサマネージャは、前記持続的なユーザレベルスレッドの実行中にＯＳによる処理を必要とするイベントが発生した場合、前記持続的なユーザレベルスレッドの実行を一時中断する
    請求項１０に記載の装置。
  13. 前記シーケンサマネージャは、別のＯＳ可視シーケンサで実行されるサービススレッドに、前記持続的なユーザレベルスレッドに対してＯＳサービスを提供させる
    請求項１０に記載の装置。
  14. 前記サービススレッドと前記持続的なユーザレベルスレッドは、同じアプリケーションのコンテキストで実行される
    請求項１３に記載の装置。
  15. 前記シーケンサマネージャは、前記別のＯＳ可視シーケンサに対して、制御移行命令を伝え、前記制御移行命令を特権レベルで実行させる
    請求項１３に記載の装置。
  16. 前記シーケンサマネージャは、前記サービススレッドに前記持続的なユーザレベルスレッドの状態を取得させ、前記持続的なユーザレベルスレッドに対して代理実行を行い、前記持続的なユーザレベルスレッドを実行後状態にする
    請求項１５に記載の装置。
  17. 前記実行後状態から前記持続的なユーザレベルスレッドの実行を再開する
    請求項１６に記載の装置。
  18. システムであって、
    ＯＳ、少なくとも１つのユーザレベルプログラム、前記プログラムを接続するためのアプリケーションプログラムインターフェース、および前記プログラムの実行をスケジューリングするスケジューラを格納しているメモリと、
    少なくとも１つのＯＳ可視シーケンサおよび少なくとも１つのＯＳ分離シーケンサを有するマルチシーケンサと、
    ＯＳ可視シーケンサで実行中である、ＯＳがスケジューリングしたスレッドに基づき、命令セットエクステンションを用いて、前記ＯＳがスケジューリングしたスレッドに対するコンテキストスイッチ動作とは無関係な、ＯＳ分離シーケンサで実行する持続的なユーザレベルスレッドを作成するシーケンサマネージャと
    を備えるシステム。
  19. 前記ＯＳがスケジューリングしたスレッドと前記持続的なユーザレベルスレッドは仮想アドレススペースを共有する
    請求項１８に記載のシステム。
  20. 前記シーケンサマネージャは、前記持続的なユーザレベルスレッドの実行中にＯＳによる処理を必要とするイベントが発生した場合、前記持続的なユーザレベルスレッドの実行を一時中断する
    請求項１８に記載のシステム。
  21. 前記シーケンサマネージャは、別のＯＳ可視シーケンサで実行されるサービススレッドに、前記持続的なユーザレベルスレッドに対して、ＯＳサービスを提供させる
    請求項１８に記載のシステム。
  22. 前記シーケンサマネージャは、前記ＯＳ可視シーケンサに対して、制御移行命令を伝え、前記ＯＳ可視シーケンサに前記制御移行命令を特権レベルで実行させる
    請求項２１に記載のシステム。
  23. 前記シーケンサマネージャは、前記サービススレッドに前記持続的なユーザレベルスレッドの状態を取得させ、前記持続的なユーザレベルスレッドに対して代理実行を行い、前記持続的なユーザレベルスレッドを実行後状態にする
    請求項２２に記載のシステム。
  24. 前記実行後状態から前記持続的なユーザレベルスレッドの実行を再開する
    請求項２３に記載のシステム。
  25. 機械によって実行された場合、ＯＳ可視シーケンサで実行中である、ＯＳがスケジューリングしたスレッドに基づき、命令セットエクステンションを用いて、前記ＯＳがスケジューリングしたスレッドに対するコンテキストスイッチ動作とは無関係な、ＯＳ分離シーケンサで実行する持続的なユーザレベルスレッドを生成する、一連の命令を格納している機械可読媒体。
  26. 前記命令が実行されると、前記ＯＳがスケジューリングしたスレッドと前記持続的なユーザレベルスレッドは仮想アドレススペースを共有する
    請求項２５に記載の機械可読媒体。
  27. 前記命令が実行されると、前記持続的なユーザレベルスレッドの実行中にＯＳによる処理を必要とするイベントが発生した場合、前記持続的なユーザレベルスレッドの実行が一時中断される
    請求項２５に記載の機械可読媒体。
  28. 前記命令が実行されると、別のＯＳ可視シーケンサで実行されるサービススレッドが、前記持続的なユーザレベルスレッドに対して、ＯＳサービスを提供する
    請求項２５に記載の機械可読媒体。
  29. 前記命令が実行されると、前記別のＯＳ可視シーケンサに対して、制御移行命令が伝えられ、前記制御移行命令が特権レベルで実行される
    請求項２８に記載の機械可読媒体。
JP2006266590A 2005-09-30 2006-09-29 持続的なユーザレベルスレッド用の装置、システムおよび方法 Expired - Fee Related JP4690988B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/239,475 US8028295B2 (en) 2005-09-30 2005-09-30 Apparatus, system, and method for persistent user-level thread
US11/239,475 2005-09-30

Publications (3)

Publication Number Publication Date
JP2007102781A true JP2007102781A (ja) 2007-04-19
JP2007102781A5 JP2007102781A5 (ja) 2009-08-06
JP4690988B2 JP4690988B2 (ja) 2011-06-01

Family

ID=37887229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266590A Expired - Fee Related JP4690988B2 (ja) 2005-09-30 2006-09-29 持続的なユーザレベルスレッド用の装置、システムおよび方法

Country Status (4)

Country Link
US (5) US8028295B2 (ja)
JP (1) JP4690988B2 (ja)
CN (2) CN101038543B (ja)
DE (1) DE102006046129A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981129A2 (en) 2007-04-10 2008-10-15 Hirose Electric Co., Ltd. Coaxial Connector
JP2009104259A (ja) * 2007-10-19 2009-05-14 Intel Corp マイクロプロセッサ上での複数命令ストリーム／複数データストリームの拡張を可能にする方法およびシステム
JP2009187223A (ja) * 2008-02-05 2009-08-20 Nec Corp プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム
JP2013500543A (ja) * 2009-07-27 2013-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8719819B2 (en) * 2005-06-30 2014-05-06 Intel Corporation Mechanism for instruction set based thread execution on a plurality of instruction sequencers
US8028295B2 (en) 2005-09-30 2011-09-27 Intel Corporation Apparatus, system, and method for persistent user-level thread
US8689215B2 (en) * 2006-12-19 2014-04-01 Intel Corporation Structured exception handling for application-managed thread units
US20080307419A1 (en) * 2007-06-06 2008-12-11 Microsoft Corporation Lazy kernel thread binding
US20080313656A1 (en) * 2007-06-18 2008-12-18 Microsoft Corporation User mode stack disassociation
US20080320475A1 (en) * 2007-06-19 2008-12-25 Microsoft Corporation Switching user mode thread context
US8261284B2 (en) * 2007-09-13 2012-09-04 Microsoft Corporation Fast context switching using virtual cpus
DE202009018265U1 (de) * 2008-11-04 2011-08-26 Htc Corporation System und Vorrichtung zur Verbesserung eines Ressourcenfreigabeprozesses bei der semi-persistenten Terminierung in einem drahtlosen Kommunikationssystem
US8464035B2 (en) 2009-12-18 2013-06-11 Intel Corporation Instruction for enabling a processor wait state
WO2013101139A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Providing an asymmetric multicore processor system transparently to an operating system
CN104025046B (zh) * 2012-01-10 2017-06-20 英特尔公司 与利用调回的isa桥接关联的方法、装置和计算设备
WO2013162589A1 (en) * 2012-04-27 2013-10-31 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US10162687B2 (en) * 2012-12-28 2018-12-25 Intel Corporation Selective migration of workloads between heterogeneous compute elements based on evaluation of migration performance benefit and available energy and thermal budgets
US9384036B1 (en) * 2013-10-21 2016-07-05 Google Inc. Low latency thread context caching
US10037227B2 (en) 2015-12-17 2018-07-31 Intel Corporation Systems, methods and devices for work placement on processor cores
US11023233B2 (en) * 2016-02-09 2021-06-01 Intel Corporation Methods, apparatus, and instructions for user level thread suspension
CN108009007B (zh) * 2016-10-27 2021-01-15 华为技术有限公司 轻量级线程的调度方法及协同管理器、vCPU调度器
CN113946528A (zh) * 2020-07-16 2022-01-18 华为技术有限公司 切换系统架构的方法与装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497445A (ja) * 1990-08-16 1992-03-30 Nec Corp 情報処理装置の診断方式
JPH05265876A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd エラー報告処理方式
US5485626A (en) * 1992-11-03 1996-01-16 International Business Machines Corporation Architectural enhancements for parallel computer systems utilizing encapsulation of queuing allowing small grain processing

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732138B1 (en) * 1995-07-26 2004-05-04 International Business Machines Corporation Method and system for accessing system resources of a data processing system utilizing a kernel-only thread within a user process
US5991790A (en) * 1996-07-01 1999-11-23 Sun Microsystems, Inc. Generation and delivery of signals in a two-level, multithreaded system
US6223204B1 (en) * 1996-12-18 2001-04-24 Sun Microsystems, Inc. User level adaptive thread blocking
US6766515B1 (en) * 1997-02-18 2004-07-20 Silicon Graphics, Inc. Distributed scheduling of parallel jobs with no kernel-to-kernel communication
US5872963A (en) * 1997-02-18 1999-02-16 Silicon Graphics, Inc. Resumption of preempted non-privileged threads with no kernel intervention
US6175916B1 (en) * 1997-05-06 2001-01-16 Microsoft Corporation Common-thread inter-process function calls invoked by jumps to invalid addresses
US6189023B1 (en) * 1997-09-30 2001-02-13 Tandem Computers Incorporated Simulating shared code thread modules with shared code fibers
US5923892A (en) 1997-10-27 1999-07-13 Levy; Paul S. Host processor and coprocessor arrangement for processing platform-independent code
US6289369B1 (en) * 1998-08-25 2001-09-11 International Business Machines Corporation Affinity, locality, and load balancing in scheduling user program-level threads for execution by a computer system
US6366946B1 (en) * 1998-12-16 2002-04-02 Microsoft Corporation Critical code processing management
EP1037147A1 (en) * 1999-03-15 2000-09-20 BRITISH TELECOMMUNICATIONS public limited company Resource scheduling
JP3557947B2 (ja) * 1999-05-24 2004-08-25 日本電気株式会社 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体
US7043725B1 (en) * 1999-07-09 2006-05-09 Hewlett-Packard Development Company, L.P. Two tier arrangement for threads support in a virtual machine
EP1236097A4 (en) * 1999-09-01 2006-08-02 Intel Corp BRANCH COMMAND TO THE PROCESSOR
JP2001255961A (ja) 2000-03-01 2001-09-21 Internatl Business Mach Corp <Ibm> コンピュータ及び冷却ファンの制御方法
US6651163B1 (en) * 2000-03-08 2003-11-18 Advanced Micro Devices, Inc. Exception handling with reduced overhead in a multithreaded multiprocessing system
US6961941B1 (en) * 2001-06-08 2005-11-01 Vmware, Inc. Computer configuration for resource management in systems including a virtual machine
JP3702813B2 (ja) * 2001-07-12 2005-10-05 日本電気株式会社 マルチスレッド実行方法及び並列プロセッサシステム
US20030191730A1 (en) * 2002-04-05 2003-10-09 Compaq Information Technologies Group, L.P. Unobtrusive rule-based computer usage enhancement system
US7200846B2 (en) * 2002-08-05 2007-04-03 Sun Microsystems, Inc. System and method for maintaining data synchronization
US7962545B2 (en) * 2002-12-27 2011-06-14 Intel Corporation Dynamic service registry for virtual machines
US7216346B2 (en) * 2002-12-31 2007-05-08 International Business Machines Corporation Method and apparatus for managing thread execution in a multithread application
US7406699B2 (en) * 2003-04-02 2008-07-29 Microsoft Corporation Enhanced runtime hosting
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7496928B2 (en) * 2003-08-28 2009-02-24 Microsoft Corporation Method and system for moderating thread priority boost for I/O completion
US7376954B2 (en) * 2003-08-28 2008-05-20 Mips Technologies, Inc. Mechanisms for assuring quality of service for programs executing on a multithreaded processor
US7360223B2 (en) * 2003-09-24 2008-04-15 Hewlett-Packard Development Company, L.P. Arrangements and methods for invoking an upcall in a computer system
US20050076186A1 (en) * 2003-10-03 2005-04-07 Microsoft Corporation Systems and methods for improving the x86 architecture for processor virtualization, and software systems and methods for utilizing the improvements
US7380039B2 (en) * 2003-12-30 2008-05-27 3Tera, Inc. Apparatus, method and system for aggregrating computing resources
US8533716B2 (en) * 2004-03-31 2013-09-10 Synopsys, Inc. Resource management in a multicore architecture
US9189230B2 (en) * 2004-03-31 2015-11-17 Intel Corporation Method and system to provide concurrent user-level, non-privileged shared resource thread creation and execution
US20060075404A1 (en) * 2004-10-06 2006-04-06 Daniela Rosu Method and system for scheduling user-level I/O threads
US7669204B2 (en) * 2004-10-14 2010-02-23 International Business Machines Corporation Autonomic SMT System tuning
US8621458B2 (en) * 2004-12-21 2013-12-31 Microsoft Corporation Systems and methods for exposing processor topology for virtual machines
US8719819B2 (en) 2005-06-30 2014-05-06 Intel Corporation Mechanism for instruction set based thread execution on a plurality of instruction sequencers
US8607235B2 (en) 2004-12-30 2013-12-10 Intel Corporation Mechanism to schedule threads on OS-sequestered sequencers without operating system intervention
US7992144B1 (en) * 2005-04-04 2011-08-02 Oracle America, Inc. Method and apparatus for separating and isolating control of processing entities in a network interface
US8516483B2 (en) 2005-05-13 2013-08-20 Intel Corporation Transparent support for operating system services for a sequestered sequencer
US7752620B2 (en) * 2005-06-06 2010-07-06 International Business Machines Corporation Administration of locks for critical sections of computer programs in a computer that supports a multiplicity of logical partitions
US8028295B2 (en) * 2005-09-30 2011-09-27 Intel Corporation Apparatus, system, and method for persistent user-level thread

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497445A (ja) * 1990-08-16 1992-03-30 Nec Corp 情報処理装置の診断方式
JPH05265876A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd エラー報告処理方式
US5485626A (en) * 1992-11-03 1996-01-16 International Business Machines Corporation Architectural enhancements for parallel computer systems utilizing encapsulation of queuing allowing small grain processing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981129A2 (en) 2007-04-10 2008-10-15 Hirose Electric Co., Ltd. Coaxial Connector
JP2009104259A (ja) * 2007-10-19 2009-05-14 Intel Corp マイクロプロセッサ上での複数命令ストリーム／複数データストリームの拡張を可能にする方法およびシステム
JP2009187223A (ja) * 2008-02-05 2009-08-20 Nec Corp プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム
JP2013500543A (ja) * 2009-07-27 2013-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング
US9354944B2 (en) 2009-07-27 2016-05-31 Advanced Micro Devices, Inc. Mapping processing logic having data-parallel threads across processors
KR101759266B1 (ko) 2009-07-27 2017-07-18 어드밴스드 마이크로 디바이시즈, 인코포레이티드 프로세서들에 걸쳐 데이터-병렬 쓰레드들을 지닌 프로세싱 로직을 매핑하는 방법

Also Published As

Publication number Publication date
US9383997B2 (en) 2016-07-05
JP4690988B2 (ja) 2011-06-01
US8479217B2 (en) 2013-07-02
DE102006046129A1 (de) 2007-04-12
US20110314480A1 (en) 2011-12-22
US9766891B2 (en) 2017-09-19
US20070079301A1 (en) 2007-04-05
CN101038543B (zh) 2013-01-02
CN101038543A (zh) 2007-09-19
CN102981808A (zh) 2013-03-20
US20170102944A1 (en) 2017-04-13
CN102981808B (zh) 2015-07-29
US8028295B2 (en) 2011-09-27
US9875102B2 (en) 2018-01-23
US20160274910A1 (en) 2016-09-22
US20130275735A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
JP4690988B2 (ja) 持続的なユーザレベルスレッド用の装置、システムおよび方法
KR101247407B1 (ko) 이질적 리소스와의 명령어 세트 아키텍처-기반 시퀀서간 통신
JP6430970B2 (ja) 異なる命令セットアーキテクチャを有するプロセッサ上におけるオペレーティングシステムの実行
KR100537813B1 (ko) 에뮬레이션 코프로세서
US8429669B2 (en) Virtual machine switching control by prefetching information out of and updating a set of processor control information based on a bitmap having update status
US8239610B2 (en) Asynchronous page faults for virtual machines
KR101668399B1 (ko) 프로세서 코어들의 하이퍼바이저 격리
JP5071913B2 (ja) 同時物理プロセッサ再割り当て方法、システム、およびプログラム
JP5945292B2 (ja) 異種システムをブートし、コアの対称的なビューを表示する方法
EP1915681A1 (en) Method and apparatus for supporting universal serial bus devices in a virtualized environment
JPS61184643A (ja) 仮想計算機の起動制御方式
CN114579264A (zh) 处理装置、处理系统和处理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110218

R150 Certificate of patent or registration of utility model

Ref document number: 4690988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees