JP2007101409A - Probe manufacturing method and probe card - Google Patents
Probe manufacturing method and probe card Download PDFInfo
- Publication number
- JP2007101409A JP2007101409A JP2005292726A JP2005292726A JP2007101409A JP 2007101409 A JP2007101409 A JP 2007101409A JP 2005292726 A JP2005292726 A JP 2005292726A JP 2005292726 A JP2005292726 A JP 2005292726A JP 2007101409 A JP2007101409 A JP 2007101409A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- sacrificial layer
- probes
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 220
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000007747 plating Methods 0.000 claims abstract description 12
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 41
- 238000000034 method Methods 0.000 abstract description 38
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は半導体ウエハに形成された半導体素子である被測定対象物の電気的諸特性を測定するのに使用されるプローブの製造方法及びプローブカードに関する。 The present invention relates to a probe manufacturing method and a probe card used for measuring various electrical characteristics of an object to be measured, which is a semiconductor element formed on a semiconductor wafer.
この種のプローブカードとしては、基板と、この基板の面上に一列又は複数列に並べて設けられた複数のカンチレバー型のプローブとを有し、前記プローブは、前記基板の面上に位置するベース部と、このベース部から垂直方向に延び且つ水平方向に延びたL字を伏せた形状のビーム部とを有したものがある。 This type of probe card has a substrate and a plurality of cantilever type probes arranged in a row or a plurality of rows on the surface of the substrate, and the probe is a base positioned on the surface of the substrate. And a beam portion extending from the base portion in the vertical direction and extending in the horizontal direction and having an L-shaped shape.
このプローブカードのプローブは、次のようなシリコンプロセス技術によりに製造される。まず、前記基板の面上に第1の犠牲層を形成し、当該第1の犠牲層に第1のマスクを使用して第1の開口を形成し、当該第1の開口に第1の導電層を形成して前記プローブのベース部を形成する。その後、当該第1の犠牲層の上に第2の犠牲層を形成し、当該第2の犠牲層に第2のマスクを使用して第2の開口を形成し、当該第2の開口に第2の導電層を形成してビーム部を形成する。その後、第1、第2の犠牲層を除去する。 The probe of this probe card is manufactured by the following silicon process technology. First, a first sacrificial layer is formed on the surface of the substrate, a first opening is formed in the first sacrificial layer using a first mask, and a first conductive layer is formed in the first opening. A layer is formed to form the base of the probe. Thereafter, a second sacrificial layer is formed on the first sacrificial layer, a second opening is formed in the second sacrificial layer using a second mask, and a second opening is formed in the second opening. Two conductive layers are formed to form a beam portion. Thereafter, the first and second sacrificial layers are removed.
このようなシリコンプロセス技術を用いると、複数のプローブを、集積度の高い被測定対象物(即ち、電極間の間隔が狭いもの) の複数の電極に対応させて一度に狭い間隔で配置することができる。 Using such silicon process technology, multiple probes can be arranged at a narrow interval at a time in correspondence with multiple electrodes on a highly integrated object to be measured (ie, one having a narrow interval between electrodes). Can do.
ところで、近年では、被測定対象物の測定時間を短縮するために、マトリックス状に並べられた複数の被測定対象物を一度に測定することが求められている。 By the way, in recent years, in order to shorten the measurement time of an object to be measured, it is required to measure a plurality of objects to be measured arranged in a matrix at a time.
ところが、図8に示すように、プローブ2aが上述したカンチレバー型である場合、4つの被測定対象物の一辺同士が対向する領域であるX軸領域、−X軸領域、Y軸領域、−Y軸領域の電極1aの配置に対応させて、基板2bの面上に設けようとすると、Y軸領域とX軸領域又は−X軸領域とが交差する部分、或いは−Y軸領域とX軸領域又は−X軸領域とが交差する部分の電極1aに対応するプローブ2a同士が交差してしまう。換言すると、基板2bの面上の中心領域にプローブ2aを設けることができないという問題が存在している。
However, as shown in FIG. 8, when the
このような問題を解決し得るプローブカードとしては、基板の面上に同方向に向けて一列に並べて形成された複数のカンチレバー型の第1のプローブと、この第1のプローブに被さるように平行に並べて形成された複数のカンチレバー型の第2のプローブとを有し、第1のプローブをX軸領域、−X軸領域、Y軸領域又は−Y軸領域の一方の被測定対象物1の電極1aに、第2のプローブをX軸領域、−X軸領域、Y軸領域又は−Y軸領域の他方の被測定対象物1の電極1aに接触可能としたものがある。
As a probe card that can solve such a problem, a plurality of cantilever-type first probes formed in a line on the surface of the substrate in the same direction and parallel to cover the first probe. A plurality of cantilever-type second probes formed side by side, and the first probe is one of the
前記第1のプローブは、基板の面上に位置する第1のベース部と、この第1のベース部から垂直方向に延びた第1の柱部と、この第1の柱部から水平方向に延びた第1のアーム部と、この第1のアーム部の先端部に設けられた第1の接触部とを有した形状となっている。一方、前記第2のプローブは、基板の面上に位置する第2のベース部と、この第2のベース部から前記第1の柱部よりも高く垂直方向に延びた第2の柱部と、この第2の柱部から第1のアーム部に沿って水平方向に延びた第2のアーム部と、この第2のアーム部の先端部に設けられた第2の接触部とを有した形状となっている( 特許文献1参照) 。 The first probe includes a first base portion located on the surface of the substrate, a first pillar portion extending in a vertical direction from the first base portion, and a horizontal direction from the first pillar portion. It has a shape having an extended first arm portion and a first contact portion provided at the tip of the first arm portion. On the other hand, the second probe includes a second base portion located on the surface of the substrate, and a second pillar portion extending from the second base portion in a vertical direction higher than the first pillar portion. And a second arm portion extending horizontally from the second pillar portion along the first arm portion, and a second contact portion provided at a tip portion of the second arm portion. It has a shape (see Patent Document 1).
ところが、前記第1、第2のプローブを上記シリコンプロセス技術によりに製造すると、次のような工程を経ることになる。まず、前記基板の面上に第1の犠牲層を形成し、当該第1の犠牲層に第1のマスクを使用して第1の開口を形成し、当該第1の開口に第1の導電層を形成して第1のプローブの第1の柱部を形成する。その後、当該第1の犠牲層の上に第2の犠牲層を形成し、当該第2の犠牲層に第2のマスクを使用して第2の開口を形成し、当該第2の開口に第2の導電層を形成して第1のプローブの第1のアーム部を形成する。その後、当該第2の犠牲層の上に第3の犠牲層を形成し、当該第3の犠牲層に第3のマスクを使用して第3の開口を形成し、当該第3の開口に第3の導電層を形成して第1のプローブの第1の接触部を形成する。その後、第1、第2及び第3の犠牲層を除去する。 However, when the first and second probes are manufactured by the silicon process technique, the following steps are performed. First, a first sacrificial layer is formed on the surface of the substrate, a first opening is formed in the first sacrificial layer using a first mask, and a first conductive layer is formed in the first opening. A layer is formed to form the first column of the first probe. Thereafter, a second sacrificial layer is formed on the first sacrificial layer, a second opening is formed in the second sacrificial layer using a second mask, and a second opening is formed in the second opening. Two conductive layers are formed to form the first arm portion of the first probe. Thereafter, a third sacrificial layer is formed on the second sacrificial layer, a third opening is formed in the third sacrificial layer using a third mask, and a third opening is formed in the third opening. 3 conductive layers are formed to form the first contact portion of the first probe. Thereafter, the first, second and third sacrificial layers are removed.
次に、前記基板の面上に第4の犠牲層を形成し、当該第4の犠牲層に第4のマスクを使用して第4の開口を形成し、当該第4の開口に第4の導電層を形成して第2のプローブの第2の柱部を形成する。その後、当該第4の犠牲層の上に第5の犠牲層を形成し、当該第5の犠牲層に第5のマスクを使用して第5の開口を形成し、当該第5の開口に第5の導電層を形成して第2のプローブの第2のアーム部を形成する。その後、当該第5の犠牲層の上に第6の犠牲層を形成し、当該第6の犠牲層に第6のマスクを使用して第6の開口を形成し、当該第6の開口に第6の導電層を形成して第2のプローブの第2の接触部を形成する。その後、第4、第5及び第6の犠牲層を除去する。 Next, a fourth sacrificial layer is formed on the surface of the substrate, a fourth opening is formed in the fourth sacrificial layer using a fourth mask, and a fourth opening is formed in the fourth opening. A conductive layer is formed to form the second pillar portion of the second probe. Thereafter, a fifth sacrificial layer is formed on the fourth sacrificial layer, a fifth opening is formed in the fifth sacrificial layer using a fifth mask, and a fifth opening is formed in the fifth opening. 5 conductive layers are formed to form the second arm portion of the second probe. Thereafter, a sixth sacrificial layer is formed on the fifth sacrificial layer, a sixth opening is formed in the sixth sacrificial layer using a sixth mask, and a sixth opening is formed in the sixth opening. 6 conductive layers are formed to form a second contact portion of the second probe. Thereafter, the fourth, fifth and sixth sacrificial layers are removed.
このように第1、第2のプローブは、各部毎に犠牲層を形成する工程と、当該犠牲層の開口に鍍金を行う工程と、前記犠牲層の除去工程とを繰り返して製造される。このため、プローブの犠牲層形成工程、鍍金工程及び犠牲層除去工程が多くなり、コスト高になるという問題を有している。 Thus, the first and second probes are manufactured by repeating the step of forming a sacrificial layer for each part, the step of plating the opening of the sacrificial layer, and the step of removing the sacrificial layer. For this reason, the sacrificial layer forming step, the plating step, and the sacrificial layer removing step of the probe are increased, and there is a problem that the cost is increased.
本発明は、上記事情に鑑みて創案されたものであって、その目的とするところは、従来例よりもプローブの犠牲層形成工程、鍍金工程及び犠牲層除去工程を低減することができ、且つプローブを複数の被測定対象物の対向する一辺の面上に各々並べられた複数の電極に対応可能に配列することができるプローブの製造方法及びプローブカードを提供することにある。 The present invention was devised in view of the above circumstances, and its object is to reduce the sacrificial layer forming step, the plating step and the sacrificial layer removing step of the probe as compared with the conventional example, and It is an object of the present invention to provide a probe manufacturing method and a probe card capable of arranging probes in correspondence with a plurality of electrodes respectively arranged on opposing surfaces of a plurality of objects to be measured.
上記課題を解決するために、本発明のプローブの製造方法は、基板の面上に第1の台座を形成する工程と、前記基板の面上に当該基板の面上の一部及び前記第1の台座を露出させる第1の開口を有した第1の犠牲層を形成する工程と、この第1の犠牲層の第1の開口に鍍金を行い、前記基板の面上の一部及び第1の台座上に第1のプローブを形成する工程と、前記第1の犠牲層を除去する工程と、前記基板の面上及び第1のプローブ上に第2の台座を形成する工程と、前記基板の面上に当該基板の面上の一部及び前記第2の台座を露出させる第2の開口を有した第2の犠牲層を形成する工程と、この第2の犠牲層の第2の開口に鍍金を行い、前記基板の面上の一部及び第2の台座上に第2のプローブを形成する工程と有することを特徴としている。 In order to solve the above problems, a method for manufacturing a probe of the present invention includes a step of forming a first pedestal on a surface of a substrate, a part of the surface of the substrate on the surface of the substrate, and the first. Forming a first sacrificial layer having a first opening exposing the pedestal, and plating the first opening of the first sacrificial layer to form a part of the first sacrificial layer on the surface of the substrate and the first sacrificial layer. Forming a first probe on the pedestal, removing the first sacrificial layer, forming a second pedestal on the surface of the substrate and on the first probe, and the substrate Forming a second sacrificial layer having a second opening exposing a part of the surface of the substrate and the second pedestal on the surface of the substrate, and a second opening of the second sacrificial layer And forming a second probe on a part of the surface of the substrate and on the second pedestal. That.
本発明のプローブカードは、基板の面上に同一方向に向けて一列に配列された複数のカンチレバー型の第1のプローブと、前記基板の面上に第1のプローブと同一方向に向けて且つ同じ間隔で平行に配列された複数のカンチレバー型の第2のプローブとを備えており、前記第1、第2のプローブは、前記基板の面上に位置する第1、第2のベース部と、この第1、第2のベース部と連続する複数段の階段状の第1、第2のビーム部とを有し、前記第2のベース部は、前記第2のビーム部が前記第1のビーム部に被さるように配置されており、前記第2のビーム部と前記第1のビーム部との被さった部分の間の距離が略同じになっていることを特徴としている。 The probe card of the present invention includes a plurality of cantilever-type first probes arranged in a line on the surface of the substrate in the same direction, and a surface of the substrate facing the same direction as the first probe; A plurality of cantilever-type second probes arranged in parallel at the same interval, and the first and second probes are first and second base portions located on the surface of the substrate; The first and second base portions and a plurality of stepped first and second beam portions continuous to each other, wherein the second beam portion is the first beam portion. The distance between the covered portions of the second beam portion and the first beam portion is substantially the same.
前記基板の面上に90°回転した位置に配置された第1、第2、第3及び第4のプローブ群を有し、この第1、第2、第3及び第4のプローブ群は、前記第1、第2のプローブを各々有した構成とすることができる。 The first, second, third, and fourth probe groups are disposed at positions rotated by 90 ° on the surface of the substrate, and the first, second, third, and fourth probe groups are: The first and second probes can be provided.
本発明の請求項1に係るプローブの製造方法による場合、第1の台座上に形成した第1のプローブの上に、第2の台座を形成し、この第2の台座上に第2のプローブを形成するようにしている。このため、従来例と比べてプローブの犠牲層形成工程、鍍金工程及び前記犠牲層除去工程を低減することができ、低コスト化を図ることができる。
In the method for manufacturing a probe according to
本発明の請求項2に係るプローブカードによる場合、基板の面上に配列された第2のプローブの第2のビーム部が前記基板の面上に配列された第1のプローブの第1のビーム部に被さっており、前記第2のビーム部と前記第1のビーム部との被さった部分の間の距離が略同じになっている。このため、前記第1のプローブの第1のビーム部上に第2の台座を形成し、当該第2の台座上に第2のプローブの第2のビーム部を形成することが可能になる。従って、従来例と比べて犠牲層除去工程、鍍金工程及び前記犠牲層除去工程を低減することができ、低コスト化を図ることができる。しかも、複数段の階段状の第1、第2のビーム部の第1、第2の台座上に一度に形成することができることから、第1、第2のビーム部の各段部毎に犠牲層を形成する必要がない。よって、この点でも、プローブの犠牲層除去工程、鍍金工程及び前記犠牲層除去工程を低減することができる。 In the case of the probe card according to the second aspect of the present invention, the first beam of the first probe in which the second beam portions of the second probe arranged on the surface of the substrate are arranged on the surface of the substrate. The distance between the covered portions of the second beam portion and the first beam portion is substantially the same. Therefore, it is possible to form the second pedestal on the first beam portion of the first probe and form the second beam portion of the second probe on the second pedestal. Accordingly, the sacrificial layer removal process, the plating process, and the sacrificial layer removal process can be reduced as compared with the conventional example, and the cost can be reduced. In addition, since it can be formed at a time on the first and second pedestals of the first and second beam portions having a plurality of steps, it is sacrificed for each step portion of the first and second beam portions. There is no need to form a layer. Therefore, also in this respect, the sacrificial layer removing step, the plating step, and the sacrificial layer removing step of the probe can be reduced.
本発明の請求項3に係るプローブカードによる場合、基板の面上に第1、第2、第3、第4のプローブ群が90°回転した位置に配置されている。第1、第2、第3、第4のプローブ群は前記第1、第2のプローブを有している。即ち、第1、第2、第3、第4のプローブ群が、マトリックス状に並べられた複数の被測定対象物の互いに対向する一辺の領域であるX軸領域、−X軸領域、Y軸領域、−Y軸領域の複数の電極に対応して配置することができる。このため、マトリックス状に並べられた複数の被測定対象物の電気的諸特性を同時に測定することが可能になる。 In the case of the probe card according to the third aspect of the present invention, the first, second, third, and fourth probe groups are arranged on the surface of the substrate at positions rotated by 90 °. The first, second, third and fourth probe groups have the first and second probes. That is, the first, second, third, and fourth probe groups are X-axis regions, -X-axis regions, and Y-axes that are regions of one side of a plurality of objects to be measured that are arranged in a matrix. It can arrange | position corresponding to the some electrode of a area | region and -Y-axis area | region. For this reason, it becomes possible to simultaneously measure the electrical characteristics of a plurality of objects to be measured arranged in a matrix.
以下、本発明の実施の形態に係るプローブカードについて図面を参照しながら説明する。図1は本発明の実施の形態に係るプローブカードの基板を透過させた平面図、図2は同プローブカードを使用して電気的諸特性を測定される被測定対象物の平面図、図3は同プローブカードの第1のプローブ群の部分の使用状態を示す断面図、図4は同プローブカードの第1のプローブの製造工程を示す断面図であって、( a)が台座形成工程を示す図、( b)がレジスト形成工程を示す図、( c)がプローブ形成工程を示す図、図5は同プローブカードの第1のプローブの第1の接触部を製造する工程を示す断面図であって、( a)がレジスト形成工程を示す図、( b)が第1の接触部形成工程を示す図、( c)がレジスト除去工程を示す図、図6は同プローブカードの第2のプローブの製造工程を示す断面図であって、( a)が台座形成工程を示す図、( b)がレジスト形成工程を示す図、( c)がプローブ形成工程を示す図、図7は同プローブカードの第2のプローブの第2の接触部を製造する工程を示す断面図であって、( a)がレジスト形成工程を示す図、( b)が第2の接触部形成工程を示す図、( c)がレジスト除去工程を示す図である。 Hereinafter, a probe card according to an embodiment of the present invention will be described with reference to the drawings. 1 is a plan view through which a substrate of a probe card according to an embodiment of the present invention is transmitted, FIG. 2 is a plan view of an object to be measured whose electrical characteristics are measured using the probe card, and FIG. Is a cross-sectional view showing a use state of the first probe group portion of the probe card, FIG. 4 is a cross-sectional view showing a manufacturing process of the first probe of the probe card, and FIG. FIG. 5B is a diagram showing the resist forming process, FIG. 5C is a diagram showing the probe forming process, and FIG. 5 is a cross-sectional view showing the process of manufacturing the first contact portion of the first probe of the probe card. FIG. 6A is a diagram showing a resist forming step, FIG. 6B is a diagram showing a first contact portion forming step, FIG. 6C is a diagram showing a resist removing step, and FIG. It is sectional drawing which shows the manufacturing process of the probe of (a), (a) is a base formation process FIG. 7B is a diagram showing the resist forming process, FIG. 7C is a diagram showing the probe forming process, and FIG. 7 is a cross-sectional view showing the process of manufacturing the second contact portion of the second probe of the probe card. (A) shows a resist forming step, (b) shows a second contact portion forming step, and (c) shows a resist removing step.
図1に示すプローブカードCは、絶縁性を有する基板100と、この基板100の面上に90°回転した位置に配置された第1、第2、第3、第4のプローブ群200と、この第1、第2、第3、第4のプローブ群200の回りに設けられた8つの第5のプローブ群300とを有した構成となっている。
A probe card C shown in FIG. 1 includes an insulating
このプローブカードCは、図2に示す田の字状に配置された被測定対象物10a、10b、10c、10dの電気的諸特性を同時に測定するのに使用される。被測定対象物10a、10b、10c、10dの面上の周縁部には、複数の電極11a、11b、11c、11dが並べて設けられている。なお、被測定対象物10a、被測定対象物10bの互いに対向する一辺の領域をY軸領域、被測定対象物10b、被測定対象物10cの互いに対向する一辺の領域をX軸領域、被測定対象物10c、被測定対象物10dの互いに対向する一辺の領域を−Y軸領域、被測定対象物10d、被測定対象物10aの互いに対向する一辺の領域を−X軸領域と称する。
This probe card C is used to simultaneously measure various electrical characteristics of the objects to be measured 10a, 10b, 10c, and 10d arranged in a square shape shown in FIG. A plurality of
第1のプローブ群200は、基板100の面上にY軸領域の被測定対象物10b、10aの面上の複数の電極11b、11aの配置に対応させて各々一列に且つ同一方向に向けて配列された複数のカンチレバー型の第1、第2のプローブ210a、210bとを有する。即ち、第1、第2のプローブ210a、210bは同じ間隔で平行に配置されている。
The
第1のプローブ210aは、図3に示すように、基板100の面上に位置する第1のベース部211aと、この第1のベース部211aと連続する階段状の第1のビーム部212aと、この第1のビーム部212aの先端部に連続する突起状の第1の接触部213aとを有した形状となっている。
As shown in FIG. 3, the
第1のベース部211aは基板100の配線パターン110に電気的に接続される部分である。第1のビーム部212aは、第1のベース部211aと連なる第1の下段部2121aと、この第1の下段部2121aと連なる第1の中段部2122aと、この第1の中段部2122aと連なる第1の上段部2123aとを有した3段構造である。第1の接触部213aは被測定対象物10bの電極11bに接触する部分である。
The
第1の下段部2121aは、第1のベース部211aから図示右方向に湾曲しつつ基板100から離れる方向に延び且つ水平方向に延びた形状である。第1の中段部2122aは第1の下段部2121aから図示右方向に湾曲しつつ基板100から離れる方向に延び且つ水平方向に延びた形状である。第1の上段部2123aは第1の中段部2122aから図示右方向に湾曲しつつ基板100から離れる方向に延びた形状である。
The first
一方、第2のプローブ210bは、図3に示すように、基板100の面上に位置する第2のベース部211bと、この第2のベース部211bと連続する階段状の第2のビーム部212bと、この第2のビーム部212bの先端部に連続する突起状の第2の接触部213bとを有した形状となっている。
On the other hand, as shown in FIG. 3, the
第2のベース部211bは、第1のベース部211aと同様に、基板100の配線パターン110に電気的に接続される部分である。この第2のベース部211bは第1のビーム部212aに被さるように配置される。
Similar to the
第2のビーム部212bは、第2のベース部211bと連なる第2の下段部2121bと、この第2の下段部2121bと連なる第2の中段部2122bと、この第2の中段部2122bと連なる第2の上段部2123bとを有した3段構造である。
The
第2の下段部2121bは、第2のベース部211bから垂直方向に延び且つ水平方向に延びたL字を伏せた形状であり、第1のベース部211aに被さっている。第2の中段部2122bは第1の下段部2121aに沿った形状となっており、当該第1の下段部2121aに被さっている。このとき、第2の中段部2122bの下面と第1の下段部2121a上面との間の距離が同じとなっている。第2の上段部2123bは第1の中段部2122aに沿った形状となっており、第1の中段部2122aに被さっている。このとき、第2の上段部2123bの下面と第1の中段部2122aの上面との間の距離が同じとなっている。
The second
第2のプローブ群200は、第1のプローブ群200と同じ複数の第1、第2のプローブ210a、210bを有する。この第2のプローブ群200は、第1、第2のプローブ210a、210bが被測定対象物10c、10bのX軸領域の面上の複数の電極11c、11bの配置に対応して配置される以外、第1のプローブ群200と同じである。従って、説明は省略する。
The
第3のプローブ群200は、第1のプローブ群200と同じ複数の第1、第2のプローブ210a、210bを有する。この第3のプローブ群200も、第1、第2のプローブ210a、210bが被測定対象物10d、10cの−Y軸領域の面上の複数の電極11d、11cの配置に対応して配置される以外、第1のプローブ群200と同じである。従って、説明は省略する。
The
第4のプローブ群200は、第1のプローブ群200と同じ複数の第1、第2のプローブ210a、210bを有する。この第4のプローブ群200も、第1、第2のプローブ210a、210bが被測定対象物10a、10dの−X軸領域の面上の複数の電極11a、11dの配置に対応して配置される以外、第1のプローブ群200と同じである。従って、説明は省略する。
The
第5のプローブ群300は、第1のプローブ210aと同形状のカンチレバー型の複数の第3のプローブ310を有する。この第3のプローブ310は、図1及び図2に示すように、被測定対象物10a、10b、10c、10dの対向しない残りの辺の面上の電極11b、11a、11c、11dの配置に対応して配置される。
The
基板100については周知のプリント基板やシリコン基板等を用いる。この基板100の内部及び面上には、図3に示すように、第1、第2、第3、第4のプローブ群200の第1、第2のプローブ210a、210b及び第5のプローブ群300の第3のプローブ310と各々電気的に接続される複数の配線パターン110( ここでは、第1、第2のプローブ210a、210bに接続された配線パターン110について図示し、第3のプローブ310に接続された配線パターン110については図示省略する。) が設けられている。更に、基板100の面上には、配線パターン110と各々電気的に接続された図示しない外部電極が設けられている。この外部電極は後述する測定装置に電気的に接続される。
As the
以下、基板100の面上に、第1、第2、第3、第4のプローブ群200の第1、第2のプローブ210a、210b及び第5のプローブ群300の第3のプローブ310を同時に形成する方法について説明する。なお、第3のプローブ310は第1のプローブ210aと同形状であるので、説明を省略する。
Hereinafter, the first, second, third, and
まず、図4( a) に示すように、基板100の面上に銅を鍍金し、第1の台座410を形成する。この第1の台座410は、第1の下段部411と、この第1の下段部411と連なる第1の中段部412と、この第1の中段部412と連なる第1の上段部413とを有する三段構造となっている。
First, as shown in FIG. 4A, copper is plated on the surface of the
その後、基板100の面上に第1の台座410を覆うようにレジスト510( 即ち、第1の犠牲層) を形成する。そして、図4( b) に示すように、レジスト510に図示しない第1のマスクを用いて露光、現像を行い、その後、エッチングにより基板100の面上の一部及び第1の台座410が露出する開口511( 即ち、第1の開口) を形成する。この開口511に、図4( c) に示すように、鍍金を行い、基板100の面上の一部及び第1の台座410に沿った形状の第1のプローブ210aを形成する。即ち、基板100の面上の一部上に第1のプローブ210aの第1のベース部211aが形成され、第1の台座410の第1の下段部411上に当該第1のプローブ210aの第1のビーム部212aの第1の下段部2121aが、当該第1の台座410の第1の中段部412上に当該第1のビーム部212aの第1の中段部2122aが、当該第1の台座410の第1の上段部413上に当該第1のビーム部212aの第1の上段部2123aが形成される。
Thereafter, a resist 510 (that is, a first sacrificial layer) is formed on the surface of the
その後、第1のプローブ210aが埋め込まれるレジスト520をレジスト510と一体的に形成する。そして、レジスト520に、図5( a) に示すように、図示しない第2のマスクを用いて露光、現像を行い、その後、エッチングにより第1のプローブ210aの第1のビーム部212aの第1の上段部2123aの先端部の上面が露出する開口521を形成する。この開口521に、図5( b) に示すように、鍍金を行い、第1のプローブ210aの第1の接触部213aを、当該第1のプローブ210aの第1のビーム部212aの第1の上段部2123aの先端部に連続するように形成する。そして、図5( c) に示すように、レジスト520を除去する。
Thereafter, a resist 520 in which the
その後、図6( a) に示すように、基板100の面上の一部及び第1のプローブ210a上に銅を鍍金し、第2の台座420を形成する。この第2の台座420は、基板100の面上の一部及び第1のプローブ210aの第1のベース部211a上に位置する第2の下段部421と、この第2の下段部421と連なっており且つ第1のプローブ210aの第1のビーム部212aの第1の下段部2121a上に位置する第2の中下段部422と、この第2の中下段部422と連なっており且つ第1のプローブ210aの第1のビーム部212aの第1の中段部2122a上に位置する第2の中上段部423と、この第2の中上段部423と連なっており且つ第1のプローブ210aの第1のビーム部212aの第1の上段部2123a及び第1の接触部213a上に位置する第2の上段部424とを有する四段構造となっている。この第2の中下段部422、第2の中上段部423及び第2の上段部424の厚みが均一になっている。
After that, as shown in FIG. 6A, copper is plated on a part of the surface of the
その後、基板100の面上に、第2の台座420を覆うようにレジスト530( 即ち、第2の犠牲層) を形成する。そして、図6( b) に示すように、レジスト530に図示しない第3のマスクを用いて露光、現像を行い、その後、エッチングにより基板100の面上の一部及び第2の台座420の第2の下段部421、第2の中下段部422及び第2の中上段部423の一部が露出する開口531( 即ち、第2の開口) を形成する。この開口531に鍍金を行い、図6( c) に示すように、基板100の面上の一部及び第2の台座420上に第2のプローブ210bを形成する。即ち、基板100の面上の一部上に第2のプローブ210bの第2のベース部211bが形成され、第2の台座420の第2の下段部421上に当該第2のプローブ210bの第2のビーム部212bの第2の下段部2121bが、当該第2の台座420の第2の中下段部422上に当該第2のビーム部212bの第2の中段部2122bが、当該第2の台座420の第2の中上段部423上に当該第2のビーム部212bの第2の上段部2123bが形成される。
Thereafter, a resist 530 (that is, a second sacrificial layer) is formed on the surface of the
その後、第2のプローブ210bが埋め込まれるレジスト540をレジスト530と一体的に形成する。そして、レジスト540に、図7( a) に示すように、図示しない第4のマスクを用いて露光、現像を行い、その後、エッチングにより第2のプローブ210bの第1のビーム部212bの第2の上段部2123bの先端部の上面が露出する開口541を形成する。この開口541に、図7( b) に示すように、鍍金を行い、第2のプローブ210bの第2の接触部213bを、当該第1のプローブ210bの第2のビーム部212bの第2の上段部2123bの先端部に連続するように形成する。そして、図7( c) に示すように、レジスト540及び第1、第2の台座410、420を除去する。このようにして第1、第2のプローブ210a、210bが基板100の面上に形成される。
Thereafter, a resist 540 in which the
以下、このプローブカードCを用いて被測定対象物10a、10b、10c、10dの電気的諸特性を同時に測定する方法について説明する。まず、プローブカードCを図示しない測定装置のプローバに取り付ける。 Hereinafter, a method for simultaneously measuring the electrical characteristics of the objects to be measured 10a, 10b, 10c, and 10d using the probe card C will be described. First, the probe card C is attached to a prober of a measuring device (not shown).
その後、前記プローバを動作させ、プローブカードCと被測定対象物10a、10b、10c、10dと相対的に近づける。すると、第1のプローブ群200の複数の第1、第2のプローブ210a、210bが被測定対象物10b、10aのY軸領域の面上の複数の電極11b、11aに接触し、上下方向に弾性変形する( 図3参照) 。第2のプローブ群200の複数の第1、第2のプローブ210a、210bが被測定対象物10c、10bのX軸領域の面上の複数の電極11c、11bに接触し、上下方向に弾性変形する。第3のプローブ群200の複数の第1、第2のプローブ210a、210bが被測定対象物10d、10cの−Y軸領域の面上の複数の電極11d、11cに接触し、上下方向に弾性変形する。第4のプローブ群200の複数の第1、第2のプローブ210a、210bが被測定対象物10a、10dの−X軸領域の面上の複数の電極11a、11dに接触し、上下方向に弾性変形する。第5のプローブ群300の複数の第3のプローブ310が被測定対象物10a、10b、10c、10dの対向しない残りの辺の面上の電極11a、11b、11c、11dに接触し、上下方向に弾性変形する。
Thereafter, the prober is operated to bring the probe card C and the
このとき、第2のプローブ210bの第2のビーム部212bは、第1のプローブ210aの第2のビーム部212a上で変位することから、第2のビーム部212bが第1のビーム部212aに接触しない。
At this time, since the
この過程で前記測定装置により被測定対象物10a、10b、10c、10dの電気的諸特性を同時に測定する。 In this process, the electrical characteristics of the objects to be measured 10a, 10b, 10c, and 10d are simultaneously measured by the measuring device.
このようなプローブカードCによる場合、第1、第2、第3、第4のプローブ群200が基板100面上に90°回転した位置に配置されている。この第1、第2、第3、第4のプローブ群200は同方向に向けて2列に並べて設けられた第1、第2のプローブ210a、210bを有している。このため、Y軸領域の複数の電極11a、11bに、X軸領域の複数の電極11b、11cに、−Y軸領域の複数の電極11c、11dに、−X軸領域の複数の電極11d、11aに、各プローブ群の第1、第2のプローブ210a、210b同士が交差することなく配置することができる。この結果、被測定対象物10a、10b、10c、10dの電気的諸特性を同時に測定することができる。
In the case of such a probe card C, the first, second, third, and
しかも、第1の台座410上に形成した第1のプローブ210aの上に、第2の台座420を形成し、この第2の台座420上に第2のプローブ210bを形成するようにしたので、従来例と比べてプローブの犠牲層除去工程、鍍金工程及び前記犠牲層除去工程を低減することができる。よって、低コスト化を図ることができる。
Moreover, since the
なお、このプローブカードは、複数の第1、第2のプローブ210a、210bを有する4つのプローブ群を有するとしたが、少なくとも一つのプローブ群を有してれば良い。即ち、2つの被測定対象物の対向する一辺の面上に各々少なくとも一列に配列された複数の電極に、上述の通り配列された前記第1、第2のプローブを接触させ、当該2つの被測定対象物を同時に測定するのに使用することができる。
Although this probe card has four probe groups having a plurality of first and
また、各プローブ群には、第1、第2のプローブ210a、210bを有するとしたが、被測定対象物の電極が周縁部の面上に複数列並べて設けられている場合には、第3、第4のプローブ・・・を設けることが可能であることはいう迄もない。この場合、第3のプローブは、第2のプローブ上に形成された第3の台座上に形成するようにし、第4のプローブは、第3のプローブ上に形成された第4の台座上に形成するようにする。
Each probe group has the first and
第1、第2のプローブ210a、210bについては、第1、第2のベース部と、この第1、第2のベース部と連なる複数段の階段状の第1、第2のビーム部とを有しており、前記第2のベース部は、前記第2のビーム部が前記第1のビーム部に被さるように配置されており、前記第2のビーム部と前記第1のビーム部との被さった部分の間の距離が略同じになっている限りどのような形状のものを用いてもかまわない。即ち、第1のプローブ210aについては、3段構造の第1のビーム部212aを有するとしたが、2段又は4段以上の第1のビーム部を有した形状とすることもできる。一方、第2のプローブ210bについても同様である。また、第1、第2の接触部213a、213bを設けるか否かは任意である。第1、第2の接触部213a、213bを設けない場合には、第1、第2の接触部213a、213bの形成工程を省略することができる。
For the first and
プローブの製造方法としては、リソグラフィ技術を用いてカンチレバー型のプローブの上に台座を形成し、この台座上に別のカンチレバー型のプローブを形成する限り任意に変更可能である。 The method of manufacturing the probe can be arbitrarily changed as long as a pedestal is formed on the cantilever type probe using a lithography technique and another cantilever type probe is formed on the pedestal.
第1の台座410及び第2の台座420は銅製であるとしたが、銅以外の台座を用いることが可能であることはいう迄もない。
Although the
なお、上記実施例は、4つの被測定対象物が田の字状に配置された場合を例に挙げて説明したが、複数の被測定対象物がマトリックス状に並べられたものに適応可能であることはいう迄もない。 In the above embodiment, the case where four objects to be measured are arranged in a square shape has been described as an example. However, the present invention can be applied to a case where a plurality of objects to be measured are arranged in a matrix. Needless to say, there is.
10a、10b、10c、10d 被測定対象物
11a、11b、11c、11d 電極
C プローブカード
100 基板
200 第1、第2、第3、第4のプローブ群
210a 第1のプローブ
211a ベース部
212a ビーム部
210b 第2のプローブ
211b ベース部
212b ビーム部
410 第1の台座
420 第2の台座
510 レジスト( 第1の犠牲層)
511 開口( 第1の開口)
530 レジスト( 第2の犠牲層)
531 開口( 第2の開口)
10a, 10b, 10c,
511 opening (first opening)
530 resist (second sacrificial layer)
531 opening (second opening)
Claims (3)
前記第1、第2のプローブは、前記基板の面上に位置する第1、第2のベース部と、この第1、第2のベース部と連続する複数段の階段状の第1、第2のビーム部とを有し、
前記第2のベース部は、前記第2のビーム部が前記第1のビーム部に被さるように配置されており、前記第2のビーム部と前記第1のビーム部との被さった部分の間の距離が略同じになっていることを特徴とするプローブカード。 A plurality of cantilever type first probes arranged in a line on the surface of the substrate in the same direction, and arranged in parallel on the surface of the substrate in the same direction and at the same interval as the first probe. A plurality of cantilever-type second probes,
The first and second probes include first and second base portions located on the surface of the substrate, and a plurality of stepped first and second steps that are continuous with the first and second base portions. Two beam portions,
The second base portion is disposed so that the second beam portion covers the first beam portion, and is between the portions covered by the second beam portion and the first beam portion. A probe card characterized by having substantially the same distance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292726A JP4698374B2 (en) | 2005-10-05 | 2005-10-05 | Probe manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292726A JP4698374B2 (en) | 2005-10-05 | 2005-10-05 | Probe manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007101409A true JP2007101409A (en) | 2007-04-19 |
JP4698374B2 JP4698374B2 (en) | 2011-06-08 |
Family
ID=38028490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292726A Active JP4698374B2 (en) | 2005-10-05 | 2005-10-05 | Probe manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4698374B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010107245A (en) * | 2008-10-28 | 2010-05-13 | Japan Electronic Materials Corp | Manufacturing method of contact probe |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10185954A (en) * | 1996-12-19 | 1998-07-14 | Micronics Japan Co Ltd | Head for inspection |
JP2000292441A (en) * | 1999-04-07 | 2000-10-20 | Micronics Japan Co Ltd | Probe card |
JP2002151557A (en) * | 2000-11-13 | 2002-05-24 | Tokyo Electron Ltd | Contactor, probe card and manufacturing method for contactor |
JP2003232809A (en) * | 1996-05-17 | 2003-08-22 | Formfactor Inc | Microelectronic contact structure and its manufacturing method |
JP2004528996A (en) * | 2001-02-12 | 2004-09-24 | フォームファクター,インコーポレイテッド | Method for fabricating a microelectronic spring structure on a substrate |
-
2005
- 2005-10-05 JP JP2005292726A patent/JP4698374B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003232809A (en) * | 1996-05-17 | 2003-08-22 | Formfactor Inc | Microelectronic contact structure and its manufacturing method |
JPH10185954A (en) * | 1996-12-19 | 1998-07-14 | Micronics Japan Co Ltd | Head for inspection |
JP2000292441A (en) * | 1999-04-07 | 2000-10-20 | Micronics Japan Co Ltd | Probe card |
JP2002151557A (en) * | 2000-11-13 | 2002-05-24 | Tokyo Electron Ltd | Contactor, probe card and manufacturing method for contactor |
JP2004528996A (en) * | 2001-02-12 | 2004-09-24 | フォームファクター,インコーポレイテッド | Method for fabricating a microelectronic spring structure on a substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010107245A (en) * | 2008-10-28 | 2010-05-13 | Japan Electronic Materials Corp | Manufacturing method of contact probe |
Also Published As
Publication number | Publication date |
---|---|
JP4698374B2 (en) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7616015B2 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
TWI226931B (en) | Needle assembly of probe card | |
JP2006351793A (en) | Semiconductor device | |
KR20090013717A (en) | Electrical signal connector | |
US20090174421A1 (en) | Vertical Probe and Methods of Fabricating and Bonding the Same | |
US20090289650A1 (en) | Probe card and method for selecting the same | |
JP5041275B2 (en) | Coordinate converter for electrical signal connection | |
JP4679274B2 (en) | Probe manufacturing method | |
JP4698374B2 (en) | Probe manufacturing method | |
JP2010043898A (en) | Wiring board, wiring board for ic electrical characteristics inspection, and manufacturing method of the wiring board | |
US20220149555A1 (en) | Contactor block of self-aligning vertical probe card and manufacturing method therefor | |
US6420886B1 (en) | Membrane probe card | |
JP2009031087A (en) | Probe and electric connection device | |
JP2007086044A (en) | Prober device, and probe assembly used therefor | |
JP2008076268A (en) | Inspection tool | |
KR101420170B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
KR100291940B1 (en) | Probe card for arranging hollow type probe tip to vertical direction | |
JP5333829B2 (en) | Probe assembly | |
JP2007205995A (en) | High-frequency probe | |
JPWO2008035570A1 (en) | Electrical connection | |
KR100743978B1 (en) | Contact element for probe card and method for producing the same | |
KR100821674B1 (en) | Probe assembly | |
JP2010054487A (en) | Prober apparatus | |
KR200319202Y1 (en) | Needle assembly of probe card | |
JP2003121470A (en) | Probe manufacturing method and probe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4698374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |