JP2007095954A - Circuit board, electronic equipment using it, and manufacturing method thereof - Google Patents
Circuit board, electronic equipment using it, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007095954A JP2007095954A JP2005282622A JP2005282622A JP2007095954A JP 2007095954 A JP2007095954 A JP 2007095954A JP 2005282622 A JP2005282622 A JP 2005282622A JP 2005282622 A JP2005282622 A JP 2005282622A JP 2007095954 A JP2007095954 A JP 2007095954A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- circuit board
- electronic element
- electronic
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
Description
本発明は電子素子を搭載するための回路基板および電子装置並びにその製造方法に関するものである。 The present invention relates to a circuit board for mounting an electronic element, an electronic device, and a manufacturing method thereof.
近年、CD(Compact Disk)、DVD(Digital Video Disk)等に用いられる電子装置の電子素子は高出力化が要求されており、このような電子素子が搭載される従来の回路基板について説明する。 In recent years, electronic devices of electronic devices used for CDs (Compact Disks), DVDs (Digital Video Disks) and the like have been required to have high output, and a conventional circuit board on which such electronic devices are mounted will be described.
従来の回路基板の斜視図を図3に示す。図3において、104は回路基板、21は絶縁基板、22は電子部品の搭載部、23は配線導体層、24は接合パッドを示しており、絶縁基板21は、表面に電子素子の搭載部22と、配線導体層23とを有しており、このような搭載部22にろう材からなる接合パッド24が形成され、接合パッド24を介して電子素子が搭載される。そして、電子素子と配線導体層23とがボンディングワイヤ等を介して電気的に接続されることによって、電子素子が搭載された回路基板104となる。
A perspective view of a conventional circuit board is shown in FIG. 3, 104 is a circuit board, 21 is an insulating substrate, 22 is an electronic component mounting portion, 23 is a wiring conductor layer, and 24 is a bonding pad. The
また、このような電子素子が搭載された回路基板104を基体に搭載し、必要に応じて電子素子を取り囲むように枠体や蓋体等が基体に取着されることにより、電子装置が得られる。
In addition, an electronic device can be obtained by mounting the
このような電子装置は、たとえば半導体素子が光半導体素子である場合、外部電気回路から外部リード端子を介して供給される駆動信号が光半導体素子を励起し、その後光半導体素子から放出された光を光ファイバ等を介して外部に伝達することによって高速光通信等に使用される。近年、このような光半導体装置に対して、2.5Gbps以上での良好な高周波特性,小型化,低背化および低コスト化等が益々要求されてきている。
しかしながら、従来の回路基板104の搭載部22に電子素子を搭載する場合、次のような問題点を有していた。
However, when an electronic element is mounted on the
すなわち回路基板104に電子素子が搭載される場合、上述のように搭載部22に接合パッド24を介して搭載されるのだが、その際、搭載部22上の接合パッド24を形成するろう材の溶融状態は電子素子により隠れてしまい確認し難い。このため、電子素子を適切な条件で安定して接合出来ないという問題点を有していた。
That is, when an electronic element is mounted on the
本発明は、かかる従来技術の問題点に鑑みて完成されたものであり、その目的は、電子素子を安定して確実に搭載できる回路基板を提供することにある。 The present invention has been completed in view of the problems of the prior art, and an object of the present invention is to provide a circuit board on which electronic elements can be stably and reliably mounted.
本発明の回路基板は、表面に電子素子の搭載部を有するとともに、該搭載部に第1のろう材からなる接合パッドが形成され、前記搭載部を除く前記表面に第2のろう材が被着された標識部を有する絶縁基板を具備することを特徴とする。 The circuit board of the present invention has a mounting portion for an electronic element on the surface, a bonding pad made of a first brazing material is formed on the mounting portion, and a second brazing material is covered on the surface excluding the mounting portion. An insulating substrate having a sign portion attached thereto is provided.
本発明の回路基板において好ましくは、前記第2のろう材は、前記第1のろう材と同一組成のろう材から成ることを特徴とする。 In the circuit board according to the present invention, preferably, the second brazing material is made of a brazing material having the same composition as the first brazing material.
本発明の回路基板において好ましくは、前記第2のろう材は平面視で外周部に角部を有することを特徴とする。 In the circuit board of the present invention, preferably, the second brazing material has a corner portion on an outer peripheral portion in a plan view.
本発明の回路基板において好ましくは、前記標識部の前記第2のろう材が被着された部位の表面の算術平均粗さRaをR1、前記搭載部の表面の算術平均粗さRaをR2としたとき、R1≦R2の関係を有することを特徴とする。 In the circuit board according to the present invention, preferably, the arithmetic average roughness Ra of the surface of the mark portion where the second brazing material is attached is R1, and the arithmetic average roughness Ra of the surface of the mounting portion is R2. Then, it has a relationship of R1 ≦ R2.
本発明の回路基板において好ましくは、前記第2のろう材と前記接合パッドとが平面視で同じ形状であることを特徴とする。 In the circuit board of the present invention, preferably, the second brazing material and the bonding pad have the same shape in plan view.
本発明の電子装置は、上記本発明の回路基板と、該回路基板に搭載された電子部品とを具備していることを特徴とする。 An electronic device of the present invention includes the circuit board of the present invention and an electronic component mounted on the circuit board.
本発明の電子装置の製造方法は、前記第2のろう材の状態を観察して、前記電子素子を前記絶縁基板に搭載する工程を具備することを特徴とする。 The electronic device manufacturing method of the present invention includes a step of observing the state of the second brazing material and mounting the electronic element on the insulating substrate.
本発明の電子装置は、表面に接合材を介して電子素子が接合され、前記電子素子が搭載される部位を除く前記絶縁基板に前記接合材の溶融状態推定用のパターンが設けられた絶縁基板を有することを特徴とする。 The electronic device according to the present invention is an insulating substrate in which an electronic element is bonded to a surface via a bonding material, and a pattern for estimating a molten state of the bonding material is provided on the insulating substrate excluding a portion where the electronic element is mounted It is characterized by having.
本発明の回路基板は、表面に電子素子の搭載部を有するとともに、搭載部に第1のろう材からなる接合パッドが形成され、搭載部を除く表面に第2のろう材が被着された標識部を有する絶縁基板を具備していることによって、電子素子を回路基板に搭載する際に、たとえ、接合パッドを形成する第1のろう材の溶融状態が確認できなくても、標識部に被着された第2のろう材の溶融状態を確認することで、第1のろう材の溶融状態が推定可能となり、電子素子を適切な条件で搭載部に搭載することができる。よって、第1のろう材が十分に溶融していない、あるいは第1のろう材が溶融して搭載部領域外へ流れている等の第1のろう材の溶融状態に起因する電子素子と回路基板との接続不良を抑制し、安定して高信頼に電子素子を搭載することが可能な回路基板を提供することができる。 The circuit board of the present invention has an electronic element mounting portion on the surface, a bonding pad made of a first brazing material is formed on the mounting portion, and a second brazing material is deposited on the surface excluding the mounting portion. By providing the insulating substrate having the marking portion, when the electronic element is mounted on the circuit board, even if the melting state of the first brazing material forming the bonding pad cannot be confirmed, By confirming the molten state of the deposited second brazing material, the molten state of the first brazing material can be estimated, and the electronic element can be mounted on the mounting portion under appropriate conditions. Therefore, the electronic device and the circuit resulting from the molten state of the first brazing material, such as the first brazing material is not sufficiently melted or the first brazing material is melted and flows out of the mounting portion region. It is possible to provide a circuit board capable of suppressing poor connection with the board and stably mounting the electronic element with high reliability.
本発明の回路基板は、第2のろう材が第1のろう材と同一組成のろう材から成ることによって、電子素子を回路基板に搭載する際に第1のろう材と同一組成の第2のろう材の溶融状態を確認することで、電子素子をさらに適切な条件で接合することができる。つまり、標識部に被着された第2のろう材と接合パッドを形成する第1のろう材とは同一組成からなるため、電子素子の搭載時に熱等が加わったとしてもほぼ同一の溶融状態をなしている。よって、標識部に被着された第2のろう材の溶融状態を確認することにより、電子素子を回路基板上に所望の状態で搭載することがさらに容易となる。 In the circuit board according to the present invention, the second brazing material is made of the brazing material having the same composition as the first brazing material, so that when the electronic element is mounted on the circuit board, the second brazing material has the same composition as the first brazing material. By confirming the molten state of the brazing filler metal, the electronic element can be bonded under more appropriate conditions. In other words, since the second brazing material applied to the marking portion and the first brazing material forming the bonding pad have the same composition, even if heat is applied when the electronic element is mounted, almost the same molten state I am doing. Therefore, it becomes easier to mount the electronic element on the circuit board in a desired state by confirming the molten state of the second brazing material attached to the marking portion.
本発明の回路基板は、第2のろう材が平面視で外周部に角部を有することによって、溶融開始時の第2のろう材の動きがより視認しやすくなり、電子素子をより最適な条件で接合することが可能となる。つまり、標識部に被着された第2のろう材が溶融した際、角部を形成する位置の第2のろう材は、例えば丸みを帯びるなど形状に変化が生じて溶融するため、標識部に被着された第2のろう材の溶融開始状態をより確認しやすくなる。よって、このような第2のろう材の、特に角部の位置の溶融状態を確認することで、第1のろう材からなる接合パッドの溶融開始状態がよりわかり易くなる。 In the circuit board of the present invention, since the second brazing material has corners on the outer peripheral portion in plan view, the movement of the second brazing material at the start of melting becomes easier to visually recognize, and the electronic element is more optimal. It becomes possible to join on condition. That is, when the second brazing material applied to the marking portion is melted, the second brazing material at the position where the corner portion is formed melts due to a change in shape such as rounded shape. It becomes easier to confirm the melting start state of the second brazing material deposited on the metal. Therefore, by confirming the melting state of the second brazing material, particularly at the corners, it becomes easier to understand the melting start state of the bonding pad made of the first brazing material.
本発明の回路基板は、標識部の第2のろう材が被着された部位の表面の算術平均粗さRaをR1、搭載部の表面の算術平均粗さRaをR2としたとき、R1≦R2の関係を有することにより、電子素子をより最適な条件で回路基板に接合しやすくなる。これは、一般的に、より滑らかな面の上に形成されたもののほうが流動性を有するためであり、本発明において、電子素子の搭載部よりもより滑らかな面の上に形成された標識部に被着された第2のろう材は、溶融開始時に電子素子の搭載部に形成された接合パッドをなす第1のろう材よりも大きく形状をかえて溶融するため視認し易くなる。 In the circuit board of the present invention, when the arithmetic average roughness Ra of the surface of the portion where the second brazing material of the marking portion is attached is R1, and the arithmetic average roughness Ra of the surface of the mounting portion is R2, R1 ≦ By having the relationship of R2, it becomes easy to bond the electronic element to the circuit board under more optimal conditions. This is because, in general, those formed on a smoother surface have more fluidity, and in the present invention, a marker portion formed on a smoother surface than the mounting portion of the electronic element. Since the second brazing material applied to is melted in a larger shape than the first brazing material forming the bonding pad formed on the mounting portion of the electronic element at the start of melting, the second brazing material becomes easy to visually recognize.
本発明の回路基板は、第2のろう材と接合パッドとが平面視で同じ形状とすることによって、第1のろう材と第2のろう材との溶融状態をより近い状態とすることができ、電子素子をさらに最適な条件で接合することができる。 In the circuit board of the present invention, the first brazing material and the second brazing material can be brought into a closer state by making the second brazing material and the bonding pad the same shape in plan view. In addition, the electronic device can be further bonded under optimum conditions.
本発明の電子装置は、上記本発明の回路基板と、回路基板に搭載された電子部品とを具備していることによって、電子素子が安定に接合された動作信頼性の高いものとなる。 The electronic device according to the present invention includes the circuit board according to the present invention and the electronic component mounted on the circuit board, and thus has high operational reliability in which electronic elements are stably bonded.
本発明の電子装置の製造方法によると、第2のろう材の状態を観察して、電子素子を絶縁基板に搭載する工程を具備することによって、電子素子が適切な状態で回路基板に搭載された、動作信頼性の高い電子装置とすることができる。 According to the method for manufacturing an electronic device of the present invention, by observing the state of the second brazing material and mounting the electronic element on the insulating substrate, the electronic element is mounted on the circuit board in an appropriate state. In addition, an electronic device with high operation reliability can be obtained.
本発明の電子装置は、表面にろう材を介して電子素子が接合され、電子素子が搭載される部位を除く絶縁基板にろう材の溶融状態推定用のパターンが設けられた絶縁基板を有することによって、ろう材の溶融状態にあわせて電子素子を所望の状態で搭載することができる。 The electronic device of the present invention has an insulating substrate in which an electronic element is bonded to the surface via a brazing material, and a pattern for estimating the melting state of the brazing material is provided on the insulating substrate excluding a portion where the electronic device is mounted. Thus, the electronic element can be mounted in a desired state according to the molten state of the brazing material.
次に、本発明の回路基板を添付の図面に基づいて詳細に説明する。図1は本発明の回路基板の実施の形態の一例を示す斜視図である。図1において、14は回路基板、1は絶縁基板、2は電子素子の搭載部、3は配線導体、4は第1のろう材からなる接合パッド、5は第2のろう材、6は導電膜からなる標識部を示しており、回路基板14は、表面に電子素子の搭載部2を有するとともに、搭載部2に第1のろう材からなる接合パッド4が形成され、搭載部2を除く表面に第2のろう材5が被着された標識部6を有する絶縁基板1を具備している。
Next, the circuit board of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a perspective view showing an example of an embodiment of a circuit board according to the present invention. In FIG. 1, 14 is a circuit board, 1 is an insulating substrate, 2 is an electronic element mounting portion, 3 is a wiring conductor, 4 is a bonding pad made of a first brazing material, 5 is a second brazing material, and 6 is conductive. The
絶縁基板1は、電子素子を搭載する機能を有し、例えば、縦0.5〜10mm、横0.5〜5mm、厚み0.1〜1mm程度の直方体であり、酸化アルミニウム(Al2O3)質焼結体や窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,窒化珪素(Si3N4)質焼結体,ガラスセラミックス等のセラミックス、エポキシ樹脂やポリイミド樹脂,ポリイミドシロキサン樹脂等の樹脂を含む絶縁材料から成る。電子素子として光半導体素子を用いる場合、熱伝導率が40W/m・K以上である材料、例えば窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体等を用いると、駆動時の熱を効率良く放散させることができるため好ましい。
The
また、このような絶縁基板1は、例えばシート状にしたセラミックグリーンシートを積層し、約1500℃の温度で焼成する方法等により形成できる。
Further, such an
絶縁基板1の表面に形成された搭載部2は電子素子を搭載し、配線導体3は搭載部2と外部電気回路(図示せず)とを電気的に接続する。このような搭載部2、配線導体3は、従来周知の蒸着法やスパッタリング法,CVD法,めっき法等の薄膜形成法により形成された後、従来周知のフォトリソグラフィ法やエッチング法,リフトオフ法等によって所定パターンに加工される。なお、搭載部2は、絶縁基板1の表面を用いて形成されていてもよく、回路基板14表面に形成された配線導体3の一部を用いて形成されていてもよい。
The
また、搭載部2、配線導体3は、例えば密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層から成るのがよい。
Moreover, the
密着金属層は、セラミックス等から成る絶縁基板1との密着性を良好とするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金,窒化タンタル(Ta2N)等の熱膨張率がセラミックスと近い金属のうち少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm程度が好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を絶縁基板1に強固に密着することが困難となる傾向があり、0.2μmを超えると、成膜時の内部応力によって密着金属層が絶縁基板1から剥離し易くなる傾向がある。
From the viewpoint of improving the adhesion with the
また、拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),タングステン(W),Ni−Cr合金,Ti−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力により拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にNi−Cr合金を用いる場合は、Ni−Cr合金は絶縁基板1との密着性が良好なため、密着金属層を省くことも可能である。
In addition, the diffusion preventing layer is made of platinum (Pt), palladium (Pd), rhodium (Rh), nickel (Ni), tungsten (W), from the viewpoint of preventing mutual diffusion between the adhesion metal layer and the main conductor layer. It is preferably made of at least one metal having good thermal conductivity such as Ni—Cr alloy or Ti—W alloy, and its thickness is preferably about 0.05 to 1 μm. If the thickness of the diffusion prevention layer is less than 0.05 μm, defects such as pinholes tend to occur and it becomes difficult to perform the function as the diffusion prevention layer. If the thickness exceeds 1 μm, the diffusion prevention layer is caused by internal stress during film formation. Tends to be easily peeled off from the adhesive metal layer. When a Ni—Cr alloy is used for the diffusion preventing layer, the Ni—Cr alloy has good adhesion to the insulating
さらに、主導体層は、搭載部2、配線導体3の電気抵抗を小さくするという観点からは、電気抵抗の小さい金(Au),Cu,Ni,銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の厚みが0.1μm未満では、電気抵抗が大きなものとなり配線導体3に要求される電気抵抗を満足できなくなる傾向があり、5μmを超えると、成膜時の内部応力により主導体層が拡散防止層から剥離し易く成る傾向がある。なお、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
Further, the main conductor layer may be made of at least one of gold (Au), Cu, Ni, and silver (Ag) having a low electric resistance from the viewpoint of reducing the electric resistance of the mounting
第1のろう材からなる接合パッド4は、絶縁基板1の搭載部2に従来周知の蒸着法やスパッタリング法,CVD法,めっき法等の薄膜形成法により形成された後、従来周知のフォトリソグラフィ法やエッチング法,リフトオフ法等によって所定パターンで設けられる。このような第1のろう材は、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、鉛−錫(PbーSn)合金(融点約183℃)、Au−Sn合金(融点約280℃)、Ag−Sn合金(融点約220℃)、In−Pb合金(融点約172℃)、In(融点約157℃)等から成り、中でも特にAu−Sn合金からなるのが好ましい。なぜなら、一般的に電子素子は約400℃程度の耐熱性を有しており、上述のAu−Ge合金およびAu−Si合金で実装する際の実装温度は400℃以上となり、電子素子が熱劣化する可能性がある。また、上述のIn−Pb合金およびInの低融点ろう材は電子素子との接合強度が弱い傾向がある。よって、AuーSn合金からなるろう材を用いることにより、電子素子を搭載時に第1のろう材を溶融しても熱劣化させることなく実装することができ、且つ、接合強度を強いものとすることができる。
The bonding pad 4 made of the first brazing material is formed on the mounting
また、接合パッド4の厚みは2μm〜10μmが好ましい。2μm未満の場合、搭載された電子素子と搭載部2間の第1のろう材中に空洞ができ、電子素子の接合強度(ダイシェア強度)が低下し易くなる。また、10μmを超える場合、溶融した第1のろう材が回路基板14に搭載された電子素子を這い上がり、電子素子に形成された回路を短絡させてしまう可能性がある。
Further, the thickness of the bonding pad 4 is preferably 2 μm to 10 μm. When the thickness is less than 2 μm, a void is formed in the first brazing material between the mounted electronic device and the mounting
標識部6は、絶縁基板1の搭載部2を除く領域に設けられており、絶縁基板1の一部を用いて形成されていてもよく、配線導体3の一部を用いて形成されていてもよい。また、図1に示すように絶縁基板1の上に設けられた導電膜から形成されていてもよい。標識部6が例えば、W等から成る導電膜で形成されている場合、導電膜と上述のW等からなる絶縁基板1とは接合性が高いため、標識部6を絶縁基板2に直接形成するよりも剥離を抑制することができ好ましい。このような導電膜からなる標識部6は、従来周知のスクリーン印刷法のような厚膜形成法や蒸着法やスパッタリング法,CVD法,めっき法等の薄膜形成法により形成された後、従来周知のフォトリソグラフィ法やエッチング法,リフトオフ法等によって所定パターンに加工される。
The marking portion 6 is provided in a region excluding the mounting
標識部6に被着された第2のろう材5は、接合パッド4と同様の方法で標識部6に形成されており、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Pb−Sn合金(融点約183℃)、Au−Sn合金(融点約280℃)、Ag−Sn合金(融点約220℃)、In−Pb合金(約172℃)、In(融点約157℃)等から成る。このような第2のろう材5が被着された標識部6は、溶融状態推定用のパターンとして機能しており、標識部6に被着された第2のろう材5の溶融状態が観察されることによって、接合パッド4を形成する第1のろう材の溶融状態が推定できる。よって、第1のろう材が十分に溶融していない、あるいは、第1のろう材が搭載部2からはみ出して溶融し、回路基板14に形成された他の電子素子とショートする等の第1のろう材の溶融状態の不良に起因する電子素子と回路基板14との接続不良が生じることを抑制し、所望の状態で電子素子を回路基板14の搭載部2に搭載することができる。ここで、第2のろう材は、第1のろう材と融点が同等かあるいは第1のろう材の融点より低い融点を有する材料から成るのが好ましく、その融点の差は10℃以下であるのがよい。仮に第1のろう材の融点が第2のろう材5の融点に比べて10℃より高いと、第1のろう材が溶融するよりも相当早い段階で第2のろう材5が溶融してしまい、第1のろう材の溶融状態を推定する機能を十分になし難い。
The
なお、第2のろう材5が被着された標識部6は、電子部品を絶縁基板1に搭載する際に視認可能な位置(例えば回路基板の上方から見える位置等)に形成されている。また、第2のろう材5の溶融状態を確認する際に、第2のろう材5の表面には、他の部品が接合されていない状態である。
In addition, the label | marker part 6 to which the
また、上述のように標識部6に被着された第2のろう材5の溶融状態が観察されることによって、電子素子を絶縁基板に安定して搭載することができるため、第1のろう材と第2のろう材5との組成は溶融状態が近似する組成であるのが好ましい。このような組成としては、例えば第1のろう材としてSnが96.5%、Agが3.5%で構成されており、第2のろう材5としてSnが96.5%、Agが3.0%、Cuが0.5%で構成されている場合等が考えられる。
Moreover, since the molten state of the
また、さらに好ましくは、第2のろう材5が接合パッド4を形成する第1のろう材と同一組成のろう材から成るのがよい。なぜなら、同一成分からなることによって接合パッド4を形成する第1のろう材の溶融状態と標識部6に被着された第2のろう材5の溶融状態とがさらに近似するため、第2のろう材5の状態を確認することで電子素子が搭載される接合パッド4の状態がよりわかり易くなるからである。そして、標識部6に被着された第2のろう材5の厚みは接合パッド4と同じ厚みであるのが好ましい。なぜなら、このような厚みで形成されることによって、第1のろう材の溶融状態と第2のろう材5の溶融状態とがさらに近似するからである。
More preferably, the
また、好ましくは、平面視で第2のろう材5の外周部に角部が形成されているのがよい。なぜなら、電子素子搭載時に標識部6に被着された第2のろう材5が溶融を開始すると、角部付近で第2のろう材5の形状に変化があらわれ、その動きを確認することで電子素子が搭載される接合パッドの状態がよりわかり易くなり、電子素子をより最適な条件で接合することが可能となるからである。
In addition, it is preferable that corners are formed on the outer peripheral portion of the
また、さらに好ましくは標識部6の第2のろう材5が被着された部位の表面の算術平均粗さRaをR1、搭載部2の表面の算術平均粗さRaをR2としたとき、R1≦R2の関係を有するのがよい。このような表面状態を得る方法として、例えばまず、標識部6の第2のろう材5が被着される部位に、従来周知のフォトリソグラフィ法等によってレジスト膜を形成する。その後、サンドブラストをかけて表面を荒らし、絶縁基板1に上述の方法で搭載部2を形成した後、レジストを剥離し接合パッド4と標識部6とを形成することによってR1≦R2の関係を有する表面状態とする方法等が考えられる。一般的に滑らかな表面に形成されたろう材は、粗く形成された表面に形成されたろう材よりも濡れ性が悪く、大きく形状を変えて溶融する。よって、第2のろう材5が被着される部位の標識部6の表面が、電子素子の搭載部2の表面と比べて滑らかに形成された回路基板14は、第2のろう材5の溶融開始時の動きがより大きくなり視認し易くなるため好ましい。
More preferably, R1 represents the arithmetic average roughness Ra of the surface of the portion 6 to which the
また、標識部6の第2のろう材5が被着された部位の表面の算術平均粗さR1は、一部が異なる値を持つのが好ましい。このような回路基板14は、例えば、レジスト膜で標識部6の一部を覆うように形成し、サンドブラストをかけてレジスト膜を削除した後、第2のろう材5を被着させることで形成される。前述のように算術平均粗さRaの異なる部位に形成されたものの動きは一般的に異なるため、一部が滑らかな面上に形成された標識部6の第2のろう材5の動きを確認することにより接合パッド4を形成する第1のろう材の溶融開始時の動きがより視認しやすくなり、電子素子をより適切に接合しやすくなるため好ましい。
Further, it is preferable that the arithmetic average roughness R1 of the surface of the portion where the
また、第2のろう材5と接合パッド4とが平面視で同じ形状に形成されると、標識部6に被着された第2のろう材5における熱の伝わり方と、接合パッド2を形成する第1のろう材における熱の伝わり方とがより近似され、第1、第2のろう材5の溶融状態をより近い状態とすることができる。このため、電子素子をさらに最適な条件で接合することができ、好ましい。
Further, when the
また、回路基板14上に電気抵抗確認用のモニターパターン、膜厚確認用のモニターパターンや位置あわせ用のターゲットパターン等のモニターが設けられている場合、このようなモニターを標識部6とすると、回路基板14表面に標識部6を別に設ける必要がなくなり、回路基板14の表面を有効に利用できるため好ましい。また、例えば、モニターとしてターゲットパターンが回路基板14上に形成されている場合、このようなターゲットパターンは電子素子の位置あわせ時に当然光学的画像認識等によってモニタリングされているため、ターゲットパターンと標識部6に被着された第2のろう材5とを観察するカメラを別途設ける必要がなくなる。またさらに、第2のろう材5によりターゲットパターンの高さが高くなるため、その陰影によりターゲットパターンをより認識し易くなる。
Further, when a monitor such as a monitor pattern for confirming electrical resistance, a monitor pattern for confirming film thickness, or a target pattern for alignment is provided on the
次に、本発明の電子装置を添付の図面に基づいて詳細に説明する。図2は、本発明の電子装置の実施の形態の一例を示す断面図である。以下の説明において、電子素子の一例として光半導体素子を用いて説明するが、光半導体素子に限られるものではない。 Next, an electronic device according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 2 is a cross-sectional view showing an example of an embodiment of an electronic device of the present invention. In the following description, an optical semiconductor element is used as an example of an electronic element, but the present invention is not limited to the optical semiconductor element.
図2において電子装置101は、光半導体素子103と、ろう材を介して光半導体素子103が搭載された回路基板14から主に成っており、基体105の上面に回路基板14を取り囲むようにAgロウ合金やAuSn合金等のロウ材や接着材を介して枠体109が接合されている。このような枠体109は、上面にAgロウ合金やAuSn合金等のロウ材や接着材を介して蓋体110が取着されており、レンズ107を介して光半導体素子103と対向する側部に光ファイバ108を挿入するための貫通孔109aが形成されている。そして、貫通孔109aには光ファイバ108を固定するための筒状の固定部材111が挿着されており、基体105上面に搭載された回路基板14は、TEC(サーモエレクトリッククーラー)106を介して載置されている。
In FIG. 2, an
また、固定部材111には、光ファイバ108の端部に取着されたステンレススチール等から成るフランジ(図示せず)がYAGレーザ等の照射によるレーザ溶接によって接合されており、光ファイバ108が枠体109に固定されることによって電子装置101となる。このような電子装置101は、本発明の回路基板14と、回路基板14に搭載された電子部品103とを具備していることによって、電子素子103を安定に接合できる、動作信頼性の高いものとすることができる。
Further, a flange (not shown) made of stainless steel or the like attached to the end of the
ここで、上述の電子装置101を製造する方法は、標識5に被着された第2のろう材5の溶融状態を観察して、電子素子を絶縁基板1に搭載する工程を具備している。このような工程を具備することにより、たとえ電子素子を絶縁基板1に搭載する際に電子素子が平面視で搭載部に重なって第1のろう材の溶融状態が確認できなくても、第2のろう材5の溶融状態を代わりに確認することで、電子素子を安定に接続搭載した高信頼の電子装置を製造することができる。
Here, the method of manufacturing the
なお、本発明は上述の実施の最良の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。 It should be noted that the present invention is not limited to the best mode described above, and various modifications may be made without departing from the gist of the present invention.
1:絶縁基板
2:搭載部
3:配線導体
4:第1のろう材からなる接合パッド
5:第2のろう材
6:標識部
14:回路基板
1: Insulating substrate 2: Mounting portion 3: Wiring conductor 4:
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282622A JP2007095954A (en) | 2005-09-28 | 2005-09-28 | Circuit board, electronic equipment using it, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282622A JP2007095954A (en) | 2005-09-28 | 2005-09-28 | Circuit board, electronic equipment using it, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095954A true JP2007095954A (en) | 2007-04-12 |
Family
ID=37981292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282622A Pending JP2007095954A (en) | 2005-09-28 | 2005-09-28 | Circuit board, electronic equipment using it, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095954A (en) |
-
2005
- 2005-09-28 JP JP2005282622A patent/JP2007095954A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004194290A (en) | Method for manufacturing electronic component | |
JP3912130B2 (en) | Submount | |
JP3779218B2 (en) | Submount and semiconductor device | |
JP6431441B2 (en) | Electronic component mounting package and electronic device using the same | |
WO2009122912A1 (en) | Solder structure, method for forming solder structure, semiconductor module comprising solder structure, and portable device | |
JP2007095954A (en) | Circuit board, electronic equipment using it, and manufacturing method thereof | |
JPH04196392A (en) | Thin film wiring circuit soldered electrode | |
JP2007123371A (en) | Electronic device in multiple pattern and its manufacturing method | |
WO2010150729A1 (en) | Element storage package and mounting structure | |
JP2007095930A (en) | Submount and semiconductor device | |
JP2008227055A (en) | Circuit board | |
JP2006216766A (en) | Ceramics wiring board and semiconductor device using it | |
JP2006310378A (en) | Submount and mounting method of electronic element | |
JP4688632B2 (en) | Subcarrier and semiconductor device | |
JP3987765B2 (en) | Subcarrier of optical semiconductor element and optical semiconductor device | |
JP5409066B2 (en) | Electronic component storage package | |
JP3279844B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008034580A (en) | Submount, electronic apparatus, and mounting method of electronic element | |
JP4035028B2 (en) | Subcarrier of optical semiconductor element and optical semiconductor device | |
JP5274434B2 (en) | Electronic component storage package | |
JP2002151629A (en) | Circuit board | |
JP2003318475A (en) | Mounting structure for optical semiconductor element | |
JP4726457B2 (en) | Submount | |
JP2013516058A (en) | Electronic device manufacturing method and electronic device manufactured by the method | |
JP2001127370A (en) | Submount for mounting semiconductor element |