JP2007095864A - Wiring board with built-in component and manufacturing method thereof - Google Patents

Wiring board with built-in component and manufacturing method thereof Download PDF

Info

Publication number
JP2007095864A
JP2007095864A JP2005281249A JP2005281249A JP2007095864A JP 2007095864 A JP2007095864 A JP 2007095864A JP 2005281249 A JP2005281249 A JP 2005281249A JP 2005281249 A JP2005281249 A JP 2005281249A JP 2007095864 A JP2007095864 A JP 2007095864A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring pattern
wiring board
wiring
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005281249A
Other languages
Japanese (ja)
Other versions
JP4657870B2 (en
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005281249A priority Critical patent/JP4657870B2/en
Publication of JP2007095864A publication Critical patent/JP2007095864A/en
Application granted granted Critical
Publication of JP4657870B2 publication Critical patent/JP4657870B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board with built-in components and a manufacturing method thereof suitable for reducing the manufacturing burden, and also suitable for embedding small components. <P>SOLUTION: This wiring board with built-in components comprises a first insulating layer; a wiring pattern provided on one surface side of this first insulating layer; electric/electronic components mounted on/connected to this wiring pattern; a second insulating layer located oppositely to and spaced apart from the first insulating layer and having escape portions penetrating it in the layer-thickness direction corresponding to the locations, wherein the electric/electronic components are mounted and at least part of the surface thereof on the side opposite to the side facing the first insulating layer is opened; and a third insulating layer so provided that the clearance between the first insulating layer and the second insulating layer spaced apart therefrom is filled with the third insulating layer, and the electric/electronic components are surrounded by and the escape portions are also filled with the third insulating layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電気/電子部品を絶縁層中に埋め込み有する部品内蔵配線板およびその製造方法に係り、特に、製造する負担の低減に適する部品内蔵配線板およびその製造方法に関する。   The present invention relates to a component built-in wiring board having an electric / electronic component embedded in an insulating layer and a method for manufacturing the same, and more particularly to a component built-in wiring board suitable for reducing the manufacturing burden and a method for manufacturing the same.

電気/電子部品が埋め込まれた絶縁層が表層の絶縁層となっている部品内蔵配線板の従来例として、下記特許文献1に記載のものがある。この配線板の製造では、部品が埋め込まれている第1の絶縁層とこの絶縁層に積層位置する別の第2の絶縁層とは、部品内蔵の前にあらかじめ積層一体化されたものであり、積層のあと部品を内蔵するためのスペース(凹部)が第1の絶縁層に形成される。このため、特殊な材料(離型フィルム)を必要とし、また凹部形成の加工精度上、小面積の凹部を形成することに向いているとは考えにくい。さらに、凹部を形成した後になされる部品実装のための各工程が一点、一点ごとの処理でなされるため生産性を向上しにくい。
特開平8−37378号公報
As a conventional example of a component built-in wiring board in which an insulating layer in which an electric / electronic component is embedded is a surface insulating layer, there is one described in Patent Document 1 below. In the production of this wiring board, the first insulating layer in which the component is embedded and another second insulating layer laminated on this insulating layer are laminated and integrated in advance before the component is built in. After the lamination, a space (concave portion) for incorporating the component is formed in the first insulating layer. For this reason, a special material (release film) is required, and it is difficult to think that it is suitable for forming a recessed part of a small area on the processing precision of recessed part formation. Further, since each process for component mounting performed after forming the recesses is performed by one point and one point at a time, it is difficult to improve productivity.
JP-A-8-37378

本発明は、上記した事情を考慮してなされたもので、電気/電子部品を絶縁層中に埋め込み有する部品内蔵配線板およびその製造方法において、製造する負担の低減に適しかつ小型部品の埋め込みにも好適な部品内蔵配線板およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of the above circumstances, and is suitable for reducing the burden of manufacturing and for embedding small components in a component built-in wiring board having an electric / electronic component embedded in an insulating layer and a manufacturing method thereof. Another object of the present invention is to provide a component built-in wiring board and a method for manufacturing the same.

上記の課題を解決するため、本発明に係る部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層の一方の面側に設けられた配線パターンと、前記配線パターンに実装・接続された電気/電子部品と、前記第1の絶縁層に対向してかつ該第1の絶縁層から離間して位置し、かつ、前記電気/電子部品の実装された位置に対応して層厚み方向に貫通する逃げ部が形成され、かつ、前記第1の絶縁層に対向する側とは反対側の面が少なくとも一部開放された第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との離間した隙間を埋めるように、かつ前記電気/電子部品を囲んで前記第2の絶縁層の前記逃げ部をも埋めるように設けられた第3の絶縁層とを具備することを特徴とする。   In order to solve the above problems, a component built-in wiring board according to the present invention includes a first insulating layer, a wiring pattern provided on one surface side of the first insulating layer, and mounted on the wiring pattern. A connected electrical / electronic component and a layer facing the first insulating layer and spaced from the first insulating layer, and corresponding to a position where the electrical / electronic component is mounted A second insulating layer in which a relief portion penetrating in the thickness direction is formed, and at least a part of a surface opposite to the side facing the first insulating layer is open, and the first insulating layer; A third insulating layer provided so as to fill a gap between the second insulating layer and the second insulating layer so as to surround the electric / electronic component and also fill the relief portion of the second insulating layer; It is characterized by comprising.

すなわち、この部品内蔵配線板は、構造として、内蔵された電気/電子部品のための逃げ部が第2の絶縁層にあり、この電気/電子部品は第1の絶縁層上の配線パターンに実装・接続されている。また、第1の絶縁層と第2の絶縁層との隙間は第3の絶縁層が埋めており、この第3の絶縁層は、内蔵の電気/電子部品を囲んで第2の絶縁層の逃げ部をも埋めている。このように第3の絶縁層は非常に変形した形状を有している。これは、製造過程において、第1、第3、第2の絶縁層の積層一体化のとき、第3の絶縁層が流動性を得て変形しこのような所望の形状になったからである。   That is, the component built-in wiring board has a structure in which the escape portion for the built-in electric / electronic component is in the second insulating layer, and the electric / electronic component is mounted on the wiring pattern on the first insulating layer. ·It is connected. Further, the gap between the first insulating layer and the second insulating layer is filled with the third insulating layer, and this third insulating layer surrounds the built-in electric / electronic component and is formed on the second insulating layer. The escape part is buried. Thus, the third insulating layer has a very deformed shape. This is because in the manufacturing process, when the first, third, and second insulating layers are laminated and integrated, the third insulating layer has obtained fluidity and deformed to have such a desired shape.

つまり、このような構造の部品内蔵配線板を得るために、第1の絶縁層ではその配線パターン上に電気/電子部品の実装を行うこと、第3の絶縁層では電気/電子部品のための逃げ部の形成を行うこと、がそれぞれ別個に効率的になし得る。ここで電気/電子部品が小型のものであっても実装、逃げ部形成とも特に難しい工程とはならず生産効率性を保てる。したがって、製造する負担の低減に適しかつ小型部品の埋め込みにも好適な部品内蔵配線板を提供できる。   That is, in order to obtain the component built-in wiring board having such a structure, the first insulating layer is mounted with the electric / electronic component on the wiring pattern, and the third insulating layer is used for the electric / electronic component. The formation of the relief portions can be performed separately and efficiently. Here, even if the electric / electronic component is small, neither mounting nor escape portion formation is a particularly difficult process, and production efficiency can be maintained. Therefore, it is possible to provide a component built-in wiring board that is suitable for reducing the manufacturing burden and also suitable for embedding small components.

また、本発明に係る部品内蔵配線板の製造方法は、第1の絶縁板の配線パターンが形成された面上に電気/電子部品を実装・接続する工程と、前記第1の配線板に実装・接続された前記電気/電子部品の位置に対応して板厚み方向に貫通する逃げ部を有する第2の絶縁板を、前記実装・接続された電気/電子部品の位置に対応して板厚み方向に貫通する第2の逃げ部を有するプリプレグを介して、前記第1の絶縁板に対向する側とは反対側の面上には恒久的な積層絶縁物が生じない条件で、前記第1の絶縁板の前記電気/電子部品が実装・接続された面上に積層・一体化する工程とを具備することを特徴とする。   In addition, the method for manufacturing a component built-in wiring board according to the present invention includes a step of mounting / connecting an electrical / electronic component on the surface of the first insulating plate on which the wiring pattern is formed, and mounting on the first wiring board. A plate thickness corresponding to the position of the mounted / connected electric / electronic component is provided with a second insulating plate having a relief portion penetrating in the plate thickness direction corresponding to the position of the connected electric / electronic component. Through the prepreg having the second relief portion penetrating in the direction, on the condition that no permanent laminated insulator is formed on the surface opposite to the side facing the first insulating plate. And laminating and integrating on the surface of the insulating plate on which the electrical / electronic components are mounted and connected.

この製造方法は、上記の部品内蔵配線板を製造するためのひとつの例である。   This manufacturing method is an example for manufacturing the component built-in wiring board.

本発明によれば、電気/電子部品を絶縁層中に埋め込み有する部品内蔵配線板およびその製造方法において、製造する負担の低減に適しかつ小型部品の埋め込みにも好適な部品内蔵配線板およびその製造方法を提供することができる。   According to the present invention, in a component built-in wiring board having an electrical / electronic component embedded in an insulating layer and a method for manufacturing the same, the component built-in wiring board suitable for reducing the burden of manufacturing and also suitable for embedding small components and the manufacturing thereof A method can be provided.

本発明の実施態様として、前記第2の絶縁層と前記第3の絶縁層とに挟まれて設けられた第2の配線パターンと、前記第3の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第3の絶縁層を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。   As an embodiment of the present invention, a second wiring pattern sandwiched between the second insulating layer and the third insulating layer, and a surface of the wiring pattern penetrating the third insulating layer Between the first wiring pattern and the surface of the second wiring pattern, and is made of a conductive composition and has an axis that coincides with the laminating direction and has a shape whose diameter changes in the direction of the axis It may be further provided with a connection body. This interlayer connection body is an example of an interlayer connection body that penetrates through the third insulating layer, and is an interlayer connection body derived from conductive bumps formed by screen printing of a conductive composition, for example.

また、実施態様として、前記第2の絶縁層と前記第3の絶縁層とに挟まれて設けられた第2の配線パターンと、前記第3の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第3の絶縁層を貫通する層間接続体の別の例であり、例えば第3の絶縁層を貫通する穴に導電性組成物を充填して形成される層間接続体である。   Further, as an embodiment, a second wiring pattern sandwiched between the second insulating layer and the third insulating layer, a surface of the wiring pattern penetrating the third insulating layer, An interlayer connection that is sandwiched between the surfaces of the second wiring pattern and is made of a conductive composition and has an axis that coincides with the laminating direction and has a diameter that does not change in the direction of the axis. And a body. This interlayer connection body is another example of an interlayer connection body that penetrates the third insulating layer. For example, the interlayer connection body is formed by filling a hole penetrating the third insulating layer with a conductive composition. is there.

また、実施態様として、前記第2の絶縁層と前記第3の絶縁層とに挟まれて設けられた第2の配線パターンと、前記第3の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第3の絶縁層を貫通する層間接続体のさらに別の例であり、例えば金属板をエッチングすることにより形成された導体バンプを由来とする層間接続体である。   Further, as an embodiment, a second wiring pattern sandwiched between the second insulating layer and the third insulating layer, a surface of the wiring pattern penetrating the third insulating layer, An interlayer connector sandwiched between the surface of the second wiring pattern, made of metal, and having an axis coinciding with the stacking direction and having a diameter changing in the direction of the axis; It may be further provided. This interlayer connection body is still another example of an interlayer connection body penetrating the third insulating layer, and is an interlayer connection body derived from a conductor bump formed by etching a metal plate, for example.

また、実施態様として、前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第1の絶縁層を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。   As an embodiment, a surface of the wiring pattern penetrating through the first insulating layer, a second wiring pattern provided on the opposite side of the first insulating layer from the side on which the wiring pattern is located, and Between the first wiring pattern and the surface of the second wiring pattern, and is made of a conductive composition and has an axis that coincides with the laminating direction and has a shape whose diameter changes in the direction of the axis It may be further provided with a connection body. This interlayer connection body is an example of an interlayer connection body penetrating the first insulating layer, and is an interlayer connection body derived from conductive bumps formed by screen printing of a conductive composition, for example.

また、実施態様として、前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第1の絶縁層を貫通する層間接続体の別の例であり、例えば金属板をエッチングすることにより形成された導体バンプを由来とする層間接続体である。   As an embodiment, a surface of the wiring pattern penetrating through the first insulating layer, a second wiring pattern provided on the opposite side of the first insulating layer from the side on which the wiring pattern is located, and And an interlayer connection body that is sandwiched between the surface of the second wiring pattern and is made of metal and has an axis that coincides with the lamination direction and has a diameter that changes in the direction of the axis; It is good also as comprising. This interlayer connection body is another example of an interlayer connection body that penetrates the first insulating layer. For example, the interlayer connection body is an interlayer connection body derived from a conductor bump formed by etching a metal plate.

また、実施態様として、前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第1の絶縁層を貫通する層間接続体のさらに別の例であり、例えば第1の絶縁層を貫通する穴に導電性組成物を充填して形成される層間接続体である。   As an embodiment, a surface of the wiring pattern penetrating through the first insulating layer, a second wiring pattern provided on the opposite side of the first insulating layer from the side on which the wiring pattern is located, and Between the first wiring pattern and the surface of the second wiring pattern, and is made of a conductive composition and has an axis that coincides with the lamination direction and has a shape in which the diameter does not change in the direction of the axis It may be further provided with a connection body. This interlayer connector is yet another example of an interlayer connector that penetrates the first insulating layer. For example, an interlayer connector formed by filling a hole penetrating the first insulating layer with a conductive composition. It is.

また、実施態様として、前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第1の絶縁層を貫通する層間接続体のさらに別の例であり、例えば金属めっきにより形成された導体バンプを由来とする層間接続体である。   As an embodiment, a surface of the wiring pattern penetrating through the first insulating layer, a second wiring pattern provided on the opposite side of the first insulating layer from the side on which the wiring pattern is located, and An interlayer connection body that is sandwiched between the surface of the second wiring pattern and is made of metal and has an axis that coincides with the stacking direction and has a diameter that does not change in the direction of the axis; It is good also as comprising. This interlayer connection body is still another example of an interlayer connection body that penetrates the first insulating layer, and is an interlayer connection body derived from, for example, a conductor bump formed by metal plating.

また、実施態様として、前記第1の絶縁層、前記第3の絶縁層、および前記第2の絶縁層を貫通して設けられたスルーホール内壁導電層と、前記スルーホール内壁導電層に電気的導通するように、前記第2の絶縁層の前記第1の絶縁層に対向する側とは反対の側の面上に設けられた第2の配線パターンとをさらに具備し、前記第2の配線パターンが、前記第2の絶縁層の前記逃げ部を埋めた前記第3の絶縁層には接して形成されていない、とすることができる。   Further, as an embodiment, a through hole inner wall conductive layer provided through the first insulating layer, the third insulating layer, and the second insulating layer, and the through hole inner wall conductive layer electrically A second wiring pattern provided on a surface of the second insulating layer opposite to the side facing the first insulating layer so as to be conductive, and the second wiring It can be assumed that the pattern is not formed in contact with the third insulating layer filling the relief portion of the second insulating layer.

これは、第1、第3、第2の絶縁層を貫通する層間接続体として、スルーホール内壁導電層を有する態様である。スルーホール内壁導電層は、通常、電気めっきで形成されるので、この過程で第2の絶縁層の逃げ部を埋めた第3の絶縁層上にも形成される。第2の絶縁層の逃げ部を埋めた第3の絶縁層はこの位置では非常に薄く絶縁層としては不全と考えられるので、この位置では配線パターンを形成しないようにしたものである。   This is a mode in which a through hole inner wall conductive layer is provided as an interlayer connector that penetrates the first, third, and second insulating layers. Since the through-hole inner wall conductive layer is usually formed by electroplating, it is also formed on the third insulating layer filling the escape portion of the second insulating layer in this process. The third insulating layer that fills the relief portion of the second insulating layer is very thin at this position and is considered to be defective as an insulating layer. Therefore, no wiring pattern is formed at this position.

また、実施態様として、前記第2の絶縁層の前記逃げ部が、平面形状としてほぼ円形である、とすることができる。第2の絶縁層に形成しておく逃げ部を円形とすると、その加工形成が周知の方法により容易になる。すなわち製造方法としても同様である。   Further, as an embodiment, the relief portion of the second insulating layer can be substantially circular as a planar shape. When the relief portion formed in the second insulating layer is circular, the processing and formation thereof are facilitated by a known method. That is, the same applies to the manufacturing method.

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図1に示すように、この部品内蔵配線板は、絶縁層11(第1の絶縁層)、同12(第3の絶縁層)、同13(第2の絶縁層)、配線層21(第2の配線パターン)、同22(配線パターン)、同23(別の第2の配線パターン)、同24(さらに別の第2の配線パターン)(=合計4層)、層間接続体31、同32、スルーホール内壁導電層33、チップ部品41(電気/電子部品)、接続部51(半田部)を有する。絶縁層13は、チップ部品41の位置を逃げるための逃げ部13aを有している。   Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to an embodiment of the present invention. As shown in FIG. 1, this component built-in wiring board includes an insulating layer 11 (first insulating layer), 12 (third insulating layer), 13 (second insulating layer), and wiring layer 21 (first insulating layer). 2 (wiring pattern), 22 (wiring pattern), 23 (another second wiring pattern), 24 (another second wiring pattern) (= four layers in total), interlayer connector 31, 32, a through-hole inner wall conductive layer 33, a chip part 41 (electric / electronic part), and a connection part 51 (solder part). The insulating layer 13 has an escape portion 13 a for escaping the position of the chip component 41.

チップ部品41は、ここでは例えばチップコンデンサであり、その平面的な大きさは例えば0.6mm×0.3mmである。両端に端子(電極)を有し、その下側が配線層22による内蔵部品実装用ランドに対向位置している。チップ部品41の端子と実装用ランドとは接続部51により電気的・機械的に接続(実装)されている。   Here, the chip component 41 is, for example, a chip capacitor, and its planar size is, for example, 0.6 mm × 0.3 mm. Terminals (electrodes) are provided at both ends, and the lower side thereof is opposed to a land for mounting a built-in component by the wiring layer 22. The terminal of the chip component 41 and the mounting land are electrically (mechanically) connected (mounted) by the connecting portion 51.

外側の配線層21、24とは別の配線層22、23はそれぞれ内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、それぞれ位置しこれらの配線層21〜24を隔てている。各配線層21〜24は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。なお、内層の配線層22、23は、絶縁層12の側に沈み込んで位置し、絶縁層11、13の側に配線層の沈み込みはない。これは製造工程に依拠してこのようになっており、配線層22については製造工程の違いでまた別の沈み込みの位置となる場合がある(後述する)。   The wiring layers 22 and 23 different from the outer wiring layers 21 and 24 are inner wiring layers, respectively, and the insulating layer 11 is arranged between the wiring layer 21 and the wiring layer 22 in order. An insulating layer 12 is interposed therebetween, and an insulating layer 13 is positioned between the wiring layer 23 and the wiring layer 24, respectively, and separates these wiring layers 21 to 24. Each of the wiring layers 21 to 24 is made of, for example, a metal (copper) foil having a thickness of 18 μm. Note that the inner wiring layers 22 and 23 are located so as to sink into the insulating layer 12 side, and the wiring layer does not sink into the insulating layers 11 and 13 side. This is based on the manufacturing process, and the wiring layer 22 may be another sinking position due to a difference in the manufacturing process (described later).

絶縁層11、12は、それぞれ厚さ例えば100μm、絶縁層13は厚さ例えば300μmで、おのおの例えばガラスエポキシ樹脂からなるリジッドな素材である(図示はこれらの厚さに対応してないが飽くまで模式的な図示である)。特に絶縁層13は、内蔵されたチップ部品41に相当する位置部分が逃げ部13aとなっており、チップ部品41を内蔵するための空間を提供する。中間の絶縁層12は、内蔵されたチップ部品41の周りの空間(絶縁層13の逃げ部13a内を含む)および絶縁層13のスルーホール内壁導電層33内部の空間をも埋めるように変形進入しており内部に空隙となる空間は存在しない。   Each of the insulating layers 11 and 12 has a thickness of, for example, 100 μm, and the insulating layer 13 has a thickness of, for example, 300 μm. Each of the insulating layers 11 and 12 is a rigid material made of, for example, a glass epoxy resin. This is a typical illustration). In particular, the insulating layer 13 has a relief portion 13 a at a position corresponding to the built-in chip component 41, and provides a space for incorporating the chip component 41. The intermediate insulating layer 12 is deformed so as to fill the space around the built-in chip component 41 (including the escape portion 13 a of the insulating layer 13) and the space inside the through-hole inner wall conductive layer 33 of the insulating layer 13. Therefore, there is no space that becomes a void inside.

配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール内壁導電層33により導通し得る。   The wiring layer 21 and the wiring layer 22 can be conducted by an interlayer connector 31 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 11. Similarly, the wiring layer 22 and the wiring layer 23 can be conducted by an interlayer connector 32 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 12. The wiring layer 23 and the wiring layer 24 can be conducted by a through-hole inner wall conductive layer 33 provided through the insulating layer 13.

層間接続体31、32は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。   The interlayer connectors 31 and 32 are derived from conductive bumps formed by screen printing of a conductive composition, respectively, and depend on the manufacturing process in the axial direction (upper and lower laminations in the illustration of FIG. 1). Direction). The diameter is, for example, 200 μm on the thick side.

図2は、図1に示した部品内蔵配線板の構成を模式的に示す上面図である。図2において、図1中に示したものと同一または同一相当のものには同一符号を付してある。図2に示すように、内蔵されたチップ部品41の位置に対応する絶縁層13の逃げ部13aは、平面図としては例えばほぼ円形であり、このため、後述するように、微細な加工の容易性、形成位置の任意性などに優れている。   FIG. 2 is a top view schematically showing the configuration of the component built-in wiring board shown in FIG. In FIG. 2, the same or equivalent parts as shown in FIG. As shown in FIG. 2, the relief portion 13a of the insulating layer 13 corresponding to the position of the built-in chip component 41 is, for example, substantially circular as a plan view. Excellent in the property and the arbitraryness of the formation position.

次に、図1、図2に示した部品内蔵配線板の製造工程を図3ないし図5を参照して説明する。図3ないし図5は、それぞれ、図1、図2に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1、図2中に示した構成要素と同一または同一相当のものには同一符号を付してある。   Next, a manufacturing process of the component built-in wiring board shown in FIGS. 1 and 2 will be described with reference to FIGS. 3 to 5 are process views schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIGS. In these drawings, the same or equivalent components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals.

図3から説明する。図3は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図3(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。   It demonstrates from FIG. FIG. 3 shows a manufacturing process of a portion centering on the insulating layer 11 in each configuration shown in FIG. First, as shown in FIG. 3 (a), a paste-like conductive composition to be an interlayer connection 31 is formed on a metal foil (electrolytic copper foil) 22A having a thickness of, for example, 18 μm by, for example, screen printing. It is formed in a bump shape (bottom diameter, for example, 200 μm, height, for example, 160 μm). This conductive composition is obtained by dispersing fine metal particles such as silver, gold and copper or fine carbon particles in a paste-like resin. For convenience of explanation, printing is performed on the lower surface of the metal foil 22A, but it may be printed on the upper surface (the following drawings are also the same). After the interlayer connector 31 is printed, it is dried and cured.

次に、図3(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。)。続いて、図3(c)に示すように、プリプレグ31A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11(絶縁板)になる。   Next, as shown in FIG. 3B, an FR-4 prepreg 11A having a thickness of, for example, 100 μm is laminated on the metal foil 22A to penetrate the interlayer connector 31 so that the head is exposed. To do. At the time of exposure or afterwards, the tip thereof may be crushed by plastic deformation (in any case, the shape of the interlayer connection body 31 is a shape having an axis coinciding with the stacking direction and the diameter changing in the axial direction). Subsequently, as shown in FIG. 3C, a metal foil (electrolytic copper foil) 21A is laminated on the prepreg 31A, and the whole is integrated by pressing and heating. At this time, the metal foil 21A is in electrical continuity with the interlayer connector 31, and the prepreg 11A is completely cured to become the insulating layer 11 (insulating plate).

次に、図3(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランドを含む配線パターン22に加工する。そして、加工により得られた実装用ランド上に、図3(e)に示すように、例えばスクリーン印刷によりクリーム半田51Aを印刷する。クリーム半田51Aは、スクリーン印刷を用いれば容易に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサを使用することもできる。   Next, as shown in FIG. 3D, patterning by, for example, well-known photolithography is performed on the metal foil 22A on one side, and this is processed into a wiring pattern 22 including mounting lands. Then, as shown in FIG. 3E, the cream solder 51A is printed on the mounting land obtained by processing, for example, by screen printing. The cream solder 51A can be easily printed in a predetermined pattern by using screen printing. A dispenser can be used instead of screen printing.

次に、チップ部品41をクリーム半田51Aを介して実装用ランド上に例えばマウンタで載置し、さらにその後クリーム半田51Aを例えばリフロー炉でリフローさせる。これにより、図3(f)に示すように、接続部51を介してチップ部品41が配線層22の実装用ランド上に接続された状態の配線板素材1が得られる。この配線板素材1を用いる後の工程については図5で後述する。   Next, the chip component 41 is placed on the mounting land through the cream solder 51A, for example, with a mounter, and then the cream solder 51A is reflowed in, for example, a reflow furnace. Thereby, as shown in FIG. 3F, the wiring board material 1 in a state where the chip component 41 is connected to the mounting land of the wiring layer 22 through the connection portion 51 is obtained. The subsequent steps using this wiring board material 1 will be described later with reference to FIG.

次に、図4を参照して説明する。図4は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図4(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13(絶縁板)を用意し、その所定位置にスルーホール内壁導電層を形成するための貫通孔62をあけ、かつ内蔵するチップ部品41に相当する部分に逃げ部13aを形成する。逃げ部13aの形成には、周知のドリリングなどの貫通孔形成工程を用いることができ、内蔵する部品の大きさに応じて小さくも大きくも容易に形成し得る。   Next, a description will be given with reference to FIG. FIG. 4 shows a manufacturing process of a part centering on the insulating layer 13 and the same 12 in each configuration shown in FIG. First, as shown in FIG. 4A, for example, an FR-4 insulating layer 13 (insulating plate) having a thickness of 300 μm in which metal foils (electrolytic copper foils) 23A and 24A having a thickness of 18 μm are laminated on both surfaces, for example. A through hole 62 for forming a through hole inner wall conductive layer is formed at a predetermined position, and a relief portion 13a is formed in a portion corresponding to the chip component 41 incorporated therein. The escape portion 13a can be formed by using a well-known through-hole forming process such as drilling, and can be easily formed small or large depending on the size of a built-in component.

次に、無電解めっきおよび電解めっきの各工程を行い、図4(b)に示すように、貫通孔62の内壁にスルーホール内壁導電層33を形成する。このとき逃げ部13aの内壁にも導電体が形成される。さらに、図4(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、逃げ部13aの内壁に形成された導電層も除去される。   Next, each step of electroless plating and electrolytic plating is performed to form a through-hole inner wall conductive layer 33 on the inner wall of the through hole 62 as shown in FIG. At this time, a conductor is also formed on the inner wall of the escape portion 13a. Further, as shown in FIG. 4C, the metal foils 23A and 24A are patterned in a predetermined manner using well-known photolithography to form wiring layers 23 and 24. By patterning the wiring layers 23 and 24, the conductive layer formed on the inner wall of the escape portion 13a is also removed.

次に、図4(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図4(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵するチップ部品41に相当する部分の開口部をあらかじめ設けておく。   Next, as shown in FIG. 4 (d), conductive bumps (bottom diameter: 200 μm, height: 160 μm, for example) that will become interlayer connectors 32 are formed at predetermined positions on the wiring layer 23. It is formed by screen printing. Subsequently, as shown in FIG. 4E, an FR-4 prepreg 12A (nominal thickness, for example, 100 μm) to be the insulating layer 12 is laminated on the wiring layer 23 side using a press. The prepreg 12 </ b> A is previously provided with an opening corresponding to the built-in chip component 41, similar to the insulating layer 13.

この積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図4(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層23はプリプレグ12A側に沈み込んで位置することになる。以上により得られた配線板素材を配線板素材2とする。   In this lamination process, the head of the interlayer connector 32 is passed through the prepreg 12A. In addition, the broken line of the head part of the interlayer connection body 32 in FIG. 4E indicates that there are both cases where the head part is plastically deformed and crushed at this stage, and when it is not plastically deformed. By this step, the wiring layer 23 is located by sinking to the prepreg 12A side. The wiring board material obtained as described above is referred to as a wiring board material 2.

この図4と図3との対比でわかるように、図3に示す工程でのチップ部品41のレイアウト位置は、配線層22のパターン形成が許す限り自由に設定することができる。絶縁層13に設ける逃げ部13aの形成位置や大きさはこれに従うのみであり、この形成位置や大きさからの制約をチップ部品41のレイアウト位置が受けることはない。   As can be seen from the comparison between FIG. 4 and FIG. 3, the layout position of the chip component 41 in the process shown in FIG. 3 can be freely set as long as the pattern formation of the wiring layer 22 permits. The formation position and size of the relief portion 13a provided in the insulating layer 13 are only in accordance with this, and the layout position of the chip component 41 is not limited by the formation position or size.

なお、以上の図4に示した工程は、以下のような手順とすることも可能である。図4(a)の段階では、貫通孔62のみ形成し内蔵部品用の逃げ部13aを形成せずに続く図4(b)から図4(d)までの工程を行う。次に、図4(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の逃げ部を同時に形成する、という工程である。   Note that the steps shown in FIG. 4 may be performed as follows. In the stage of FIG. 4A, only the through hole 62 is formed, and the subsequent steps from FIG. 4B to FIG. 4D are performed without forming the escape portion 13a for the built-in component. Next, as a process corresponding to FIG. 4E, prepreg 12A (without opening) is stacked. And it is the process of forming simultaneously the escape part for components incorporation in the insulating layer 13 and the prepreg 12A.

次に、図5を参照して説明する。図5は、上記で得られた配線板素材1、2を積層する配置関係を示す図である。図5において上側位置には離型シート141を位置させる。これにより、上側面には、配線層24のようなわずかな突起を吸収して離型シート141が密着する。このような配置で各配線板素材1、2を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12Aが完全に硬化し全体が積層・一体化する。   Next, a description will be given with reference to FIG. FIG. 5 is a diagram showing an arrangement relationship in which the wiring board materials 1 and 2 obtained above are stacked. In FIG. 5, the release sheet 141 is positioned at the upper position. As a result, a slight protrusion such as the wiring layer 24 is absorbed on the upper side surface so that the release sheet 141 adheres. In such an arrangement, the wiring board materials 1 and 2 are laminated and pressed and heated by a press. Thereby, the prepreg 12A is completely cured and the whole is laminated and integrated.

このとき、加熱により得られるプリプレグ12Aの流動性により、チップ部品41の周りの空間およびスルーホール内壁導電層33内部の空間にはプリプレグ12Aが変形進入し空隙は発生しない。また、配線層22は、層間接続体32に電気的に接続される。この積層工程の後、下面の金属箔21Aを周知のフォトリソグラフィを利用して所定にパターニングし、図1に示したような部品内蔵配線板を得ることができる。   At this time, due to the fluidity of the prepreg 12 </ b> A obtained by heating, the prepreg 12 </ b> A deforms and enters the space around the chip component 41 and the space inside the through-hole inner wall conductive layer 33, and no gap is generated. Further, the wiring layer 22 is electrically connected to the interlayer connector 32. After this laminating step, the metal foil 21A on the lower surface can be patterned in a predetermined manner using well-known photolithography to obtain a component built-in wiring board as shown in FIG.

以上説明のように、この実施形態では、内蔵する部品41に位置対応して絶縁層13の逃げ部13aを容易に形成し得る。その加工精度も、ドリリングのような容易な工程の適用で高精度にできる。したがって、内蔵する部品41のレイアウト位置に、絶縁層13加工からの制約が発生しない。このため、部品41の配置のため、余分な配線やレイアウトスペースの発生がない。また、部品41を接続するクリーム半田51Aの塗布にはスクリーン印刷を用いてこれを効率化し、かつ、部品41の配置には通常のマウンタを用いることができるなど、製造負担軽減、コスト低減にも寄与が大きい。これらの点は、絶縁層の積層後に内蔵する部品用の凹部を形成する方法では得られない大きな利点である。   As described above, in this embodiment, the relief portion 13a of the insulating layer 13 can be easily formed corresponding to the position of the component 41 to be incorporated. The processing accuracy can be made high by applying an easy process such as drilling. Therefore, there is no restriction on the layout position of the built-in component 41 due to the processing of the insulating layer 13. For this reason, no extra wiring or layout space is generated due to the arrangement of the components 41. In addition, the screen soldering is used to apply the cream solder 51A for connecting the component 41 to make it more efficient, and a normal mounter can be used to arrange the component 41. Great contribution. These points are significant advantages that cannot be obtained by the method of forming the recesses for the components incorporated after the insulating layers are stacked.

なお、図1に示した実施形態の変形例として、中間の絶縁層13に設けられたスルーホール内壁導電層33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、外側の配線層21は、最後の積層工程のあとにパターニングして得る以外に、配線板素材1の段階で(例えば図3(d)の段階で)形成するようにしてもよい。   As a modification of the embodiment shown in FIG. 1, the through-hole inner wall conductive layer 33 provided in the intermediate insulating layer 13 naturally has a configuration similar to the interlayer connector 31 or 32. obtain. Further, the outer wiring layer 21 may be formed at the stage of the wiring board material 1 (for example, at the stage of FIG. 3D), in addition to being obtained by patterning after the last lamination step.

また、図5に示した積層工程において、配線板素材1、2については、プリプレグ12Aおよび層間接続体32の部分を配線板素材2の側ではなく配線板素材1の側に設けておくようにしてもよい。すなわち、層間接続体32の形成およびプリプレグ12Aの積層を、配線板素材1の配線層22上(絶縁層11上)であらかじめ行うようにする。この場合、実装されたチップ部品41が、一見、層間接続体32をスクリーン印刷で形成するときに干渉要因となるように見えるが、チップ部品41として十分薄い部品の場合は実際上干渉要因とはならない。プリプレグ12Aの積層工程のときには、チップ部品41の厚さを吸収できるクッション材を介在させて加圧・加熱すれば面内方向均一にプリプレグ12Aを積層できる。   Further, in the laminating process shown in FIG. 5, for the wiring board materials 1 and 2, the prepreg 12 </ b> A and the interlayer connector 32 are provided not on the wiring board material 2 side but on the wiring board material 1 side. May be. That is, the formation of the interlayer connector 32 and the lamination of the prepreg 12A are performed in advance on the wiring layer 22 (on the insulating layer 11) of the wiring board material 1. In this case, the mounted chip component 41 seems to be an interference factor when the interlayer connection body 32 is formed by screen printing at first glance. However, when the chip component 41 is a sufficiently thin component, what is actually an interference factor? Don't be. In the step of laminating the prepreg 12A, the prepreg 12A can be laminated uniformly in the in-plane direction by pressing and heating with a cushioning material capable of absorbing the thickness of the chip component 41 interposed therebetween.

次に、本発明の別の実施形態に係る部品内蔵配線板について図6を参照して説明する。図6は、本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。   Next, a component built-in wiring board according to another embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to another embodiment of the present invention. Components identical or equivalent to those shown in the already described drawings are denoted by the same reference numerals. Is attached. The description of the part is omitted unless there is an additional matter.

この実施形態では、導電性組成物の印刷による層間接続体32に代わり、金属板エッチングにより形成された層間接続体72を有している。これらの層間接続体72の配線層22側には、図示するように、エッチングストッパ層が残存している。また、絶縁層11の絶縁層12との境界は、図1に示した実施形態と比較して配線層22の厚さ分だけ深い方に移動している。以下、このような構成になっている理由を含めて製造工程を説明する。   In this embodiment, it has the interlayer connection body 72 formed by metal plate etching instead of the interlayer connection body 32 by printing of the conductive composition. As shown in the drawing, an etching stopper layer remains on the wiring layer 22 side of these interlayer connection bodies 72. Further, the boundary between the insulating layer 11 and the insulating layer 12 is moved deeper by the thickness of the wiring layer 22 as compared with the embodiment shown in FIG. Hereinafter, the manufacturing process will be described including the reason for such a configuration.

図7は、図6に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、図6における絶縁層11、配線層21、22(実装用ランドを含む)、層間接続体31、72の部分の製造工程を示したものである。図6中に示した構成要素と同一または同一相当のものには同一符号を付してある。   FIG. 7 is a process diagram schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. 6 in an insulating layer 11, wiring layers 21 and 22 (including mounting lands) in FIG. The manufacturing process of the part of the interlayer connection bodies 31 and 72 is shown. Components identical or equivalent to those shown in FIG. 6 are given the same reference numerals.

まず、例えば厚さ18μmの金属箔(電解銅箔)22Aにごく薄い厚さ例えば2μmの例えばニッケル合金からなる層(エッチングストッパ層ES)が積層された積層膜を用意し、このエッチングストッパ層ES側に厚さ例えば120μmの金属板(銅板)72Aを積層一体化して、図7(a)に示すように3層構造のクラッド材を得る。   First, for example, a laminated film in which a layer (etching stopper layer ES) made of, for example, a nickel alloy having a very thin thickness, for example, 2 μm, is prepared on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm is prepared, and this etching stopper layer ES is prepared. A metal plate (copper plate) 72A having a thickness of, for example, 120 μm is laminated and integrated on the side to obtain a clad material having a three-layer structure as shown in FIG.

次に、図7(b)に示すように、金属箔22Aを周知のフォトリソグラフィを利用し銅のみエッチング可能なエッチング液で所定にパターニングする。これにより配線層22を形成する。さらに、図7(c)に示すように、配線層22上の所定の位置に層間接続体31をペースト状の導電性組成物のスクリーン印刷により形成する。続いて、図7(d)に示すように、絶縁層11とすべきプリプレグ11Aを配線層22側にプレス機を用い積層する。このとき層間接続体31の頭部をプリプレグ11Aに貫通させる。この積層工程により、配線層22はプリプレグ11A側に沈み込んで位置することになる。なお、図7(d)における層間接続体31の頭部の破線は、この段階で層間接続体31の頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。   Next, as shown in FIG. 7B, the metal foil 22A is patterned in a predetermined pattern with an etchant that can etch only copper using well-known photolithography. Thereby, the wiring layer 22 is formed. Further, as shown in FIG. 7C, an interlayer connection 31 is formed at a predetermined position on the wiring layer 22 by screen printing of a paste-like conductive composition. Subsequently, as shown in FIG. 7D, the prepreg 11A to be the insulating layer 11 is laminated on the wiring layer 22 side using a press machine. At this time, the head of the interlayer connector 31 is made to penetrate the prepreg 11A. By this lamination process, the wiring layer 22 sinks to the prepreg 11A side and is positioned. Note that the broken line at the head of the interlayer connector 31 in FIG. 7D indicates that there are both cases where the head of the interlayer connector 31 is plastically deformed and crushed at this stage and when it is not plastically deformed. .

次に、積層されたプリプレグ11A上に、配線層21とすべき厚さ例えば18μmの金属箔(電解銅箔)21Aを配置してプレス機で積層方向に加圧・加熱する。これにより、図7(e)に示すように、プリプレグ11Aが完全に硬化して絶縁層11となり積層・一体化がされる。このとき金属箔21Aは層間接続体31に電気的に接続される。   Next, a metal foil (electrolytic copper foil) 21A having a thickness of 18 μm, for example, is arranged on the laminated prepreg 11A, and is pressed and heated in the laminating direction by a press. Thereby, as shown in FIG.7 (e), the prepreg 11A is hardened | cured completely and becomes the insulating layer 11, and is laminated | stacked and integrated. At this time, the metal foil 21A is electrically connected to the interlayer connector 31.

次に、金属板72A上に所定位置のエッチングレジストを形成する。このエッチングレジストは、エッチングによる層間接続体72を形成すべきところに残存させる。そして銅のみをエッチング可能なエッチング液を用いてエッチング加工し、図7(f)に示すように、金属板のエッチング加工による層間接続体72を形成する。その形状は、エッチングレジストの形状や大きさ、エッチング加工時間によって変わり、一般には積層方向に一致する軸を有しこの軸の方向に径が変化する形状になる。   Next, an etching resist at a predetermined position is formed on the metal plate 72A. This etching resist is left where the interlayer connector 72 is to be formed by etching. Then, etching is performed using an etchant that can etch only copper, and an interlayer connector 72 is formed by etching a metal plate, as shown in FIG. The shape varies depending on the shape and size of the etching resist and the etching processing time. Generally, the shape has an axis that coincides with the stacking direction, and the diameter changes in the direction of the axis.

そして、形成された層間接続体72をマスクにエッチングストッパ層ESをエッチング除去することにより、図7(g)に示すような形態の配線板素材を得ることできる。以下の工程としては、図3(e)以下に示したチップ部品の実装、および図4(e)に示したプリプレグ12Aの積層(ただし、プリプレグ12Aは図7(g)における配線層22の側に積層する)を行う。得られた配線板素材は、図5に示した積層工程における下側の配線板素材1に代えて用いることができる。上側の配線板素材2に相当するものには、層間接続体32の形成およびプリプレグ12Aの積層のないものを使用する。以上により図6に示した部品内蔵配線板を得ることができる。   Then, the wiring board material having a form as shown in FIG. 7G can be obtained by etching away the etching stopper layer ES using the formed interlayer connector 72 as a mask. The following steps include mounting of the chip components shown in FIG. 3E and subsequent steps, and stacking of the prepreg 12A shown in FIG. 4E (however, the prepreg 12A is on the wiring layer 22 side in FIG. 7G). To be laminated). The obtained wiring board material can be used in place of the lower wiring board material 1 in the laminating process shown in FIG. As the material corresponding to the upper wiring board material 2, a material without the formation of the interlayer connector 32 and the lamination of the prepreg 12A is used. Thus, the component built-in wiring board shown in FIG. 6 can be obtained.

次に、本発明のさらに別の実施形態について図8を参照して説明する。図8は、本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。この実施形態は、図1に示した部品内蔵配線板の層間接続体32に代えて、同じ導電性組成物からなるが積層方向に一致する軸の方向には径が変化しない形状の層間接続体92を用いたものである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 8 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to still another embodiment of the present invention. Components that are the same as or equivalent to the components shown in the drawings already described are denoted by the same reference numerals. The description of the part is omitted unless there is an additional matter. In this embodiment, instead of the interlayer connector 32 of the component built-in wiring board shown in FIG. 1, the interlayer connector is formed of the same conductive composition but has a shape whose diameter does not change in the direction of the axis that coincides with the stacking direction. 92 is used.

以下、図8に示した部品内蔵配線板の製造工程について図9を参照して説明する。図9は、図8に示した部品内蔵配線板の一部製造過程を模式的断面で示す工程図であり、図1ないし図5に示した実施形態の説明においては図5の積層工程に対応するものである。図9に示すように、この実施形態では、絶縁層13の側にあらかじめプリプレグ12Aを積層しない(図4(c)に示した態様のものを配線板素材2Aとして用いる)。その代わりにプリプレグ12Aには、あらかじめ所定位置の穴に導電性組成物を充填して層間接続体92を形成しておく。プリプレグ12Aに設けておく部品41用の貫通孔については図5の場合と同様である。   Hereinafter, the manufacturing process of the component built-in wiring board shown in FIG. 8 will be described with reference to FIG. 9 is a process diagram schematically showing a partial manufacturing process of the component built-in wiring board shown in FIG. 8, and corresponds to the stacking process of FIG. 5 in the description of the embodiment shown in FIGS. To do. As shown in FIG. 9, in this embodiment, the prepreg 12A is not laminated in advance on the insulating layer 13 side (the embodiment shown in FIG. 4C is used as the wiring board material 2A). Instead, the interlayer connector 92 is formed in the prepreg 12A by filling a hole in a predetermined position with a conductive composition in advance. The through hole for the component 41 provided in the prepreg 12A is the same as in the case of FIG.

このような配置で各配線板素材1、2A、およびプリプレグ12Aを積層配置してプレス機で加圧・加熱する。これにより、層間接続体92は配線層22および同23と電気的に接続され、かつプリプレグ12Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12Aの流動性により、チップ部品41の周りの空間およびスルーホール内壁導電層33内部の空間にはプリプレグ12Aが変形進入し空隙は発生しない。この積層工程の後、下面の金属箔21Aを周知のフォトリソグラフィを利用して所定にパターニングし、図8に示したような部品内蔵配線板を得ることができる。   In such an arrangement, the wiring board materials 1 and 2A and the prepreg 12A are laminated and pressed and heated by a press. As a result, the interlayer connector 92 is electrically connected to the wiring layers 22 and 23, and the prepreg 12A is completely cured so that the whole is laminated and integrated. At this time, due to the fluidity of the prepreg 12 </ b> A obtained by heating, the prepreg 12 </ b> A deforms and enters the space around the chip component 41 and the space inside the through-hole inner wall conductive layer 33, and no gap is generated. After this lamination process, the metal foil 21A on the lower surface is patterned in a predetermined manner using well-known photolithography to obtain a component built-in wiring board as shown in FIG.

次に、本発明のさらに別の実施形態について図10を参照して説明する。図10は、本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。この実施形態は、図1に示した部品内蔵配線板の層間接続体31に代えて、金属からなり、積層方向に一致する軸を有しその軸方向に径が変化する形状の層間接続体81を用いたものである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 10 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to still another embodiment of the present invention. Components that are the same as or equivalent to the components shown in the drawings already described are denoted by the same reference numerals. The description of the part is omitted unless there is an additional matter. In this embodiment, instead of the interlayer connection body 31 of the component built-in wiring board shown in FIG. 1, the interlayer connection body 81 is made of metal and has an axis that coincides with the stacking direction and has a shape whose diameter changes in the axial direction. Is used.

以下、図10に示した部品内蔵配線板の製造工程について図11を参照して説明する。図11は、図10に示した部品内蔵配線板の一部製造過程を模式的断面で示す工程図であり、配線層22(より厳密には配線層22に加工される金属箔22A)と層間接続体81とからなる部分の製造工程を示すものである。   Hereinafter, the manufacturing process of the component built-in wiring board shown in FIG. 10 will be described with reference to FIG. FIG. 11 is a process diagram schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. 10 in a cross-sectional view. The wiring layer 22 (more precisely, the metal foil 22A processed into the wiring layer 22) and the interlayer The manufacturing process of the part which consists of the connection body 81 is shown.

まず、例えば厚さ18μmの金属箔(電解銅箔)22Aにごく薄い厚さ例えば2μmの例えばニッケル合金からなる層(エッチングストッパ層ES)が積層された積層膜を用意し、このエッチングストッパ層ES側に金属板(銅板)81Aを積層一体化して、図11(a)に示すような3層構造のクラッド材を得る。そして、金属板81A上の所定位置にエッチングマスク89を形成する。   First, for example, a laminated film in which a layer (etching stopper layer ES) made of, for example, a nickel alloy having a very thin thickness, for example, 2 μm, is prepared on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm is prepared, and this etching stopper layer ES is prepared. A metal plate (copper plate) 81A is laminated and integrated on the side to obtain a clad material having a three-layer structure as shown in FIG. Then, an etching mask 89 is formed at a predetermined position on the metal plate 81A.

次に、エッチングマスク89が形成された3層クラッド材の金属板81Aを、銅のみエッチング可能なエッチング液でエッチングする。これにより図11(b)に示すように、層間接続体81を得ることができる。そして形成された層間接続体81をマスクにエッチングストッパ層ESをエッチング除去する。これにより図11(c)に示す素材が得られる。以下の工程は、この図11(c)に示した素材を図3(a)に示す素材に代えて、図3(b)以下の工程を行えばよい。   Next, the three-layer clad metal plate 81A on which the etching mask 89 is formed is etched with an etchant that can etch only copper. Thereby, as shown in FIG.11 (b), the interlayer connection body 81 can be obtained. Then, the etching stopper layer ES is removed by etching using the formed interlayer connector 81 as a mask. Thereby, the material shown in FIG. 11C is obtained. In the following steps, the material shown in FIG. 11C may be replaced with the material shown in FIG. 3A, and the steps shown in FIG.

次に、本発明のさらに別の実施形態について図12を参照して説明する。図12は、本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図12において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。この実施形態は、図1に示した部品内蔵配線板の層間接続体31に代えて、導電性組成物からなり、積層方向に一致する軸を有しその軸方向に径が変化しない形状の層間接続体91を用いたものである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 12 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to still another embodiment of the present invention. In FIG. 12, parts that are the same as or equivalent to those already described are given the same reference numerals, and descriptions thereof are omitted. In this embodiment, instead of the interlayer connection body 31 of the component built-in wiring board shown in FIG. 1, an interlayer made of a conductive composition and having an axis that coincides with the stacking direction and whose diameter does not change in the axial direction. A connection body 91 is used.

以下、図12に示した部品内蔵配線板の製造工程について図13を参照して説明する。図13は、図12に示した部品内蔵配線板の一部製造過程を模式的断面で示す工程図であり、絶縁層11とその両面の配線層21、22、および絶縁層11を貫通する層間接続体91の部分の製造工程を示すものである。   Hereinafter, the manufacturing process of the component built-in wiring board shown in FIG. 12 will be described with reference to FIG. FIG. 13 is a process diagram schematically showing a partial manufacturing process of the component built-in wiring board shown in FIG. 12. The insulating layer 11, the wiring layers 21 and 22 on both sides thereof, and the layers penetrating the insulating layer 11 are shown in FIG. The manufacturing process of the part of the connection body 91 is shown.

まず、図13(a)に示すように、例えば厚さ公称100μmのプリプレグ11Aの所定位置に穴あけを行い、その穴内部を導電性組成物で充填し層間接続体91とする。次に、図13(b)に示すように、プリプレグ11Aの両面に厚さ例えば18μmの金属箔(電解銅箔)21A、22Aを積層し加圧・加熱して一体化する。この積層・一体化で各金属箔21A、22Aは層間接続体91との電気的導通状態を確立し、プリプレグ11Aは完全に硬化して絶縁層11となる。   First, as shown in FIG. 13A, for example, a predetermined position of a prepreg 11 </ b> A having a nominal thickness of 100 μm is formed, and the inside of the hole is filled with a conductive composition to form an interlayer connector 91. Next, as shown in FIG. 13B, metal foils (electrolytic copper foils) 21A and 22A having a thickness of, for example, 18 μm are laminated on both surfaces of the prepreg 11A, and are integrated by pressing and heating. By this lamination and integration, the respective metal foils 21A and 22A establish electrical continuity with the interlayer connector 91, and the prepreg 11A is completely cured to become the insulating layer 11.

次に、図13(c)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを配線層22(実装用ランドを含む)に加工する。そして、この図13(c)に示す素材を図3(d)に示す素材の代わりに用い、その後の工程は図3(e)以下における説明と同様である。   Next, as shown in FIG. 13C, the metal foil 22A on one side is subjected to patterning by, for example, well-known photolithography, and processed into a wiring layer 22 (including mounting lands). The material shown in FIG. 13C is used instead of the material shown in FIG. 3D, and the subsequent steps are the same as those described in FIG.

次に、本発明のさらに別の実施形態について図14を参照して説明する。図14は、本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図14において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。この実施形態は、図1に示した部品内蔵配線板の層間接続体31に代えて、金属からなり、積層方向に一致する軸を有しその軸方向に径が変化しない形状の層間接続体101を用いたものである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 14 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to still another embodiment of the present invention. In FIG. 14, parts that are the same as or equivalent to those already described are given the same reference numerals, and descriptions thereof are omitted. In this embodiment, in place of the interlayer connection body 31 of the component built-in wiring board shown in FIG. Is used.

以下、図14に示した部品内蔵配線板の製造工程について図15を参照して説明する。図15は、図14に示した部品内蔵配線板の一部製造過程を模式的断面で示す工程図であり、上記説明のうち、配線層22(より厳密には配線層22に加工される金属箔22A)と層間接続体101とからなる部分の製造工程を示すものである。   Hereinafter, the manufacturing process of the component built-in wiring board shown in FIG. 14 will be described with reference to FIG. FIG. 15 is a process diagram schematically showing a partial manufacturing process of the component built-in wiring board shown in FIG. 14. In the above description, the wiring layer 22 (more precisely, the metal processed into the wiring layer 22) is shown. The manufacturing process of the part which consists of foil 22A) and the interlayer connection body 101 is shown.

まず、図15(a)に示すように、例えば厚さ18μmの金属箔(電解銅箔)22A上に、所定位置にマスク除去部109Aを有するめっき阻止マスク109を形成する。マスク除去部109Aの形状は例えばほぼ円筒状である。次に、金属箔22Aを電気供給路としてそのめっき阻止マスク109側に電解めっき工程を施し、図15(b)に示すように、マスク除去部109A内に例えば銅のめっき層を成長させる。この成長させためっき層が層間接続体101になる。めっき層成長後、めっき阻止マスク109を除去すると図15(c)に示すような素材が得られる。以下の工程は、この図15(c)に示した素材を図3(a)に示す素材に代えて、図3(b)以下の工程を行えばよい。   First, as shown in FIG. 15A, a plating prevention mask 109 having a mask removal portion 109A at a predetermined position is formed on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm, for example. The shape of the mask removal unit 109A is, for example, a substantially cylindrical shape. Next, an electrolytic plating process is performed on the plating prevention mask 109 side using the metal foil 22A as an electric supply path, and as shown in FIG. 15B, for example, a copper plating layer is grown in the mask removal portion 109A. This grown plating layer becomes the interlayer connection body 101. After the plating layer is grown, the plating blocking mask 109 is removed to obtain a material as shown in FIG. In the following steps, the material shown in FIG. 15C may be replaced with the material shown in FIG. 3A, and the steps shown in FIG.

以上、図10ないし図15では、絶縁層11およびその両面の配線層21、22からなる両面配線板の部分についての諸例を、その層間接続体の構成という観点から示した。これらの説明以外の層間接続体を有する両面配線板を用いてもよいことは無論である。例えば、層間接続体として、周知の、穴あけおよびめっき工程によるスルーホール内壁導電体としてもよい。さらにその他様々な構成の層間接続体を有する両面配線板を用いることができる。   As described above, in FIGS. 10 to 15, various examples of the double-sided wiring board portion including the insulating layer 11 and the wiring layers 21 and 22 on both sides thereof are shown from the viewpoint of the configuration of the interlayer connector. Of course, a double-sided wiring board having an interlayer connection other than those described above may be used. For example, the interlayer connection body may be a well-known through-hole inner wall conductor formed by a drilling and plating process. Furthermore, a double-sided wiring board having various other configurations of the interlayer connector can be used.

次に、本発明のさらに別の実施形態について図16を参照して説明する。図16は、本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図14において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付してある。その部分の説明は加える事項がない限り省略する。この実施形態は、層間接続体31、32のような、絶縁層を貫通して配線パターンの面同士の間に挟まれ設けられた接続体を用いずに層間接続を行う構造である。層間接続体31、32を省略した構成にすること自体は、すでに説明した製造工程を参考すれば達成できる。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 16 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to still another embodiment of the present invention. In FIG. 14, the same or equivalent parts as those already described are denoted by the same reference numerals. The explanation of that part is omitted unless there is an additional matter. In this embodiment, the interlayer connection is performed without using a connection body that is provided between the surfaces of the wiring pattern through the insulating layer, such as the interlayer connection bodies 31 and 32. The construction itself in which the interlayer connectors 31 and 32 are omitted can be achieved by referring to the manufacturing process already described.

新たな構成要素であるスルーホール内壁導電層34は、以下のように形成できる。すなわち、例えば図5に示したような積層工程が終了した後で、絶縁層11、12、13を貫通する穴をそれら絶縁層の所定位置に例えばドリリングで形成する。そして無電解めっきおよび電解めっきの各工程を行い貫通孔の内壁に導電層34を形成する。このめっき工程により、絶縁層13の上面には全面のめっき層が形成される。   The through-hole inner wall conductive layer 34 as a new component can be formed as follows. That is, for example, after the lamination process as shown in FIG. 5 is completed, holes penetrating the insulating layers 11, 12, and 13 are formed at predetermined positions of the insulating layers by drilling, for example. Then, each step of electroless plating and electrolytic plating is performed to form a conductive layer 34 on the inner wall of the through hole. By this plating step, a whole plating layer is formed on the upper surface of the insulating layer 13.

そこで、この上面について周知のフォトリソグラフィ工程を適用して再びパターニングを行い所定パターンの配線層24とする。このパターニングでは、絶縁層13の逃げ部13aに充填・進入している絶縁層12の上に形成されためっき層はすべて除去するのが好ましい。この部位では内蔵された部品41上で絶縁層13が薄く部品41との絶縁が保証されない場合があるからである。   Therefore, this upper surface is subjected to patterning again by applying a well-known photolithography process to form a wiring layer 24 having a predetermined pattern. In this patterning, it is preferable to remove all the plating layer formed on the insulating layer 12 filling and entering the escape portion 13a of the insulating layer 13. This is because the insulating layer 13 is thin on the built-in component 41 in this part, and insulation with the component 41 may not be guaranteed.

本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on one Embodiment of this invention. 図1に示した部品内蔵配線板の構成を模式的に示す上面図。The top view which shows typically the structure of the component built-in wiring board shown in FIG. 図1、図2に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 1, FIG. 2 with a typical cross section. 図1、図2に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。FIG. 3 is a process view schematically showing another part of the manufacturing process of the component built-in wiring board shown in FIG. 1 and FIG. 図1、図2に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。FIG. 5 is a process diagram schematically showing still another part of the manufacturing process of the component built-in wiring board shown in FIGS. 1 and 2. 本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention. 図6に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention. 図8に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention. 図10に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention. 図12に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention. 図14に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 14 with a typical cross section. 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention.

符号の説明Explanation of symbols

1…配線板素材、2,2A…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、13a…電気/電子部品のための逃げ部、21…配線層(金属配線パターン)、21A…金属箔(銅箔)、22…配線層(金属配線パターン)、22A…金属箔(銅箔)、23…配線層(金属配線パターン)、23A…金属箔(銅箔)、24…配線層(金属配線パターン)、24A…金属箔(銅箔)、31…層間接続体(導電性組成物印刷による導電性バンプ)、32…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール内壁導電層、34…スルーホール内壁導電層、41…チップ部品(電気/電子部品)、51…半田、51a…クリーム半田、62…貫通孔、72…層間接続体(金属板エッチングにより形成された金属バンプ)、72A…金属板(銅板)、81…層間接続体(金属板エッチングにより形成された金属バンプ)、81A…金属板(銅板)、89…エッチングマスク、91,92…層間接続体(導電性組成物充填)、101…層間接続体(めっきにより形成された導体バンプ)、109…めっき阻止マスク、109A…マスク除去部、141…離型シート、ES…エッチングストッパ。   DESCRIPTION OF SYMBOLS 1 ... Wiring board material, 2, 2A ... Wiring board material, 11 ... Insulating layer, 11A ... Prepreg, 12 ... Insulating layer, 12A ... Prepreg, 13 ... Insulating layer, 13a ... Escape part for electrical / electronic parts, 21 ... wiring layer (metal wiring pattern), 21A ... metal foil (copper foil), 22 ... wiring layer (metal wiring pattern), 22A ... metal foil (copper foil), 23 ... wiring layer (metal wiring pattern), 23A ... metal Foil (copper foil), 24 ... wiring layer (metal wiring pattern), 24A ... metal foil (copper foil), 31 ... interlayer connection body (conductive bump by conductive composition printing), 32 ... interlayer connection body (conductivity) Conductive bumps by composition printing), 33 ... through hole inner wall conductive layer, 34 ... through hole inner wall conductive layer, 41 ... chip component (electric / electronic component), 51 ... solder, 51a ... cream solder, 62 ... through hole, 72 ... interlayer connection (gold Metal bumps formed by plate etching), 72A ... Metal plate (copper plate), 81 ... Interlayer connection (metal bumps formed by metal plate etching), 81A ... Metal plate (copper plate), 89 ... Etching mask, 91, 92 ... interlayer connection (filled with conductive composition), 101 ... interlayer connection (conductor bump formed by plating), 109 ... plating prevention mask, 109A ... mask removal part, 141 ... release sheet, ES ... etching stopper .

Claims (12)

第1の絶縁層と、
前記第1の絶縁層の一方の面側に設けられた配線パターンと、
前記配線パターンに実装・接続された電気/電子部品と、
前記第1の絶縁層に対向してかつ該第1の絶縁層から離間して位置し、かつ、前記電気/電子部品の実装された位置に対応して層厚み方向に貫通する逃げ部が形成され、かつ、前記第1の絶縁層に対向する側とは反対側の面が少なくとも一部開放された第2の絶縁層と、
前記第1の絶縁層と前記第2の絶縁層との離間した隙間を埋めるように、かつ前記電気/電子部品を囲んで前記第2の絶縁層の前記逃げ部をも埋めるように設けられた第3の絶縁層と
を具備することを特徴とする部品内蔵配線板。
A first insulating layer;
A wiring pattern provided on one surface side of the first insulating layer;
Electrical / electronic components mounted and connected to the wiring pattern;
A relief portion is formed facing the first insulating layer and spaced from the first insulating layer and penetrating in the layer thickness direction corresponding to the position where the electric / electronic component is mounted. And a second insulating layer whose surface opposite to the side facing the first insulating layer is at least partially open,
Provided to fill a gap between the first insulating layer and the second insulating layer, and to surround the electrical / electronic component and also to fill the relief portion of the second insulating layer. A component built-in wiring board, comprising: a third insulating layer.
前記第2の絶縁層と前記第3の絶縁層とに挟まれて設けられた第2の配線パターンと、
前記第3の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided between the second insulating layer and the third insulating layer;
An axis that penetrates the third insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of a conductive composition, and coincides with the stacking direction. 2. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter changes in a direction of the axis.
前記第2の絶縁層と前記第3の絶縁層とに挟まれて設けられた第2の配線パターンと、
前記第3の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided between the second insulating layer and the third insulating layer;
An axis that penetrates the third insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of a conductive composition, and coincides with the stacking direction. 2. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter does not change in the direction of the axis.
前記第2の絶縁層と前記第3の絶縁層とに挟まれて設けられた第2の配線パターンと、
前記第3の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided between the second insulating layer and the third insulating layer;
An axis that penetrates the third insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of metal, and coincides with the stacking direction. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter changes in the direction.
前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、
前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided on the side of the first insulating layer opposite to the side on which the wiring pattern is located;
An axis that penetrates the first insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of a conductive composition, and coincides with the stacking direction. 2. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter changes in a direction of the axis.
前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、
前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided on the side of the first insulating layer opposite to the side on which the wiring pattern is located;
An axis that penetrates the first insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of metal, and has an axis that coincides with the stacking direction. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter changes in the direction.
前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、
前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided on the side of the first insulating layer opposite to the side on which the wiring pattern is located;
An axis that penetrates the first insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of a conductive composition, and coincides with the stacking direction. 2. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter does not change in the direction of the axis.
前記第1の絶縁層の前記配線パターンが位置する側とは反対側に設けられた第2の配線パターンと、
前記第1の絶縁層を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided on the side of the first insulating layer opposite to the side on which the wiring pattern is located;
An axis that penetrates the first insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the second wiring pattern, is made of metal, and has an axis that coincides with the stacking direction. The component built-in wiring board according to claim 1, further comprising an interlayer connection body having a shape whose diameter does not change in the direction.
前記第1の絶縁層、前記第3の絶縁層、および前記第2の絶縁層を貫通して設けられたスルーホール内壁導電層と、
前記スルーホール内壁導電層に電気的導通するように、前記第2の絶縁層の前記第1の絶縁層に対向する側とは反対の側の面上に設けられた第2の配線パターンと
をさらに具備し、
前記第2の配線パターンが、前記第2の絶縁層の前記逃げ部を埋めた前記第3の絶縁層には接して形成されていないこと
を特徴とする請求項1記載の部品内蔵配線板。
A through hole inner wall conductive layer provided through the first insulating layer, the third insulating layer, and the second insulating layer;
A second wiring pattern provided on a surface of the second insulating layer opposite to the side facing the first insulating layer so as to be electrically connected to the inner wall conductive layer of the through hole. In addition,
The component built-in wiring board according to claim 1, wherein the second wiring pattern is not formed in contact with the third insulating layer filling the relief portion of the second insulating layer.
前記第2の絶縁層の前記逃げ部が、平面形状としてほぼ円形であることを特徴とする請求項1記載の部品内蔵配線板。   The component built-in wiring board according to claim 1, wherein the relief portion of the second insulating layer is substantially circular as a planar shape. 第1の絶縁板の配線パターンが形成された面上に電気/電子部品を実装・接続する工程と、
前記第1の配線板に実装・接続された前記電気/電子部品の位置に対応して板厚み方向に貫通する逃げ部を有する第2の絶縁板を、前記実装・接続された電気/電子部品の位置に対応して板厚み方向に貫通する第2の逃げ部を有するプリプレグを介して、前記第1の絶縁板に対向する側とは反対側の面上には恒久的な積層絶縁物が生じない条件で、前記第1の絶縁板の前記電気/電子部品が実装・接続された面上に積層・一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
Mounting and connecting electrical / electronic components on the surface of the first insulating plate on which the wiring pattern is formed;
The second insulating plate having an escape portion penetrating in the thickness direction corresponding to the position of the electric / electronic component mounted / connected to the first wiring board is mounted / connected to the electric / electronic component A permanent laminated insulator is provided on the surface opposite to the side facing the first insulating plate via a prepreg having a second relief portion penetrating in the thickness direction corresponding to the position of And a step of laminating and integrating on the surface of the first insulating plate on which the electrical / electronic components are mounted and connected under conditions that do not occur.
前記第2の絶縁板の前記逃げ部が、平面形状としてほぼ円形であることを特徴とする請求項11記載の部品内蔵配線板の製造方法。   12. The method of manufacturing a component built-in wiring board according to claim 11, wherein the relief portion of the second insulating plate is substantially circular as a planar shape.
JP2005281249A 2005-09-28 2005-09-28 Component built-in wiring board, method of manufacturing component built-in wiring board Expired - Fee Related JP4657870B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005281249A JP4657870B2 (en) 2005-09-28 2005-09-28 Component built-in wiring board, method of manufacturing component built-in wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005281249A JP4657870B2 (en) 2005-09-28 2005-09-28 Component built-in wiring board, method of manufacturing component built-in wiring board

Publications (2)

Publication Number Publication Date
JP2007095864A true JP2007095864A (en) 2007-04-12
JP4657870B2 JP4657870B2 (en) 2011-03-23

Family

ID=37981217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005281249A Expired - Fee Related JP4657870B2 (en) 2005-09-28 2005-09-28 Component built-in wiring board, method of manufacturing component built-in wiring board

Country Status (1)

Country Link
JP (1) JP4657870B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142202A (en) * 2010-01-07 2011-07-21 Dainippon Printing Co Ltd Method of inspecting connection of electric component in substrate with built-in electric component, and substrate with built-in electric component
JP2015015489A (en) * 2014-09-05 2015-01-22 大日本印刷株式会社 Component built-in wiring board
CN113556884A (en) * 2020-04-24 2021-10-26 鹏鼎控股(深圳)股份有限公司 Embedded circuit board and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102131337B (en) * 2010-01-15 2013-03-20 欣兴电子股份有限公司 Circuit board and manufacturing process thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063583A (en) * 2002-07-25 2004-02-26 Dt Circuit Technology Co Ltd Semiconductor device and manufacturing method therefor
JP2005039094A (en) * 2003-07-16 2005-02-10 Dt Circuit Technology Co Ltd Semiconductor chip built-in wiring board and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063583A (en) * 2002-07-25 2004-02-26 Dt Circuit Technology Co Ltd Semiconductor device and manufacturing method therefor
JP2005039094A (en) * 2003-07-16 2005-02-10 Dt Circuit Technology Co Ltd Semiconductor chip built-in wiring board and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142202A (en) * 2010-01-07 2011-07-21 Dainippon Printing Co Ltd Method of inspecting connection of electric component in substrate with built-in electric component, and substrate with built-in electric component
JP2015015489A (en) * 2014-09-05 2015-01-22 大日本印刷株式会社 Component built-in wiring board
CN113556884A (en) * 2020-04-24 2021-10-26 鹏鼎控股(深圳)股份有限公司 Embedded circuit board and manufacturing method thereof
CN113556884B (en) * 2020-04-24 2022-11-15 鹏鼎控股(深圳)股份有限公司 Embedded circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP4657870B2 (en) 2011-03-23

Similar Documents

Publication Publication Date Title
JP5100989B2 (en) Component built-in wiring board
US8737085B2 (en) Wiring board with a built-in component and method for manufacturing the same
KR20160070588A (en) Embedded printed circuit board and method of manufacturing the same
JP2007073866A (en) Wiring board with built-in component
JP2007329213A (en) Wiring board with built-in part, and method of manufacturing the same
JP4597631B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
JP4657870B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2010103435A (en) Wiring board and method of manufacturing the same
KR102268388B1 (en) Printed circuit board and manufacturing method thereof
JP5651936B2 (en) Capacitor element-equipped wiring board and method for manufacturing capacitor element-equipped wiring board
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2006156669A (en) Wiring board with built-in part and method of manufacturing the same
JP4598140B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5108253B2 (en) Component mounting module
JP2013102047A (en) Component built-in wiring board and method of manufacturing the same
JP5130666B2 (en) Component built-in wiring board
JP2008016651A (en) Component built-in wiring board and its manufacturing method
JP2009283689A (en) Method for manufacturing of component-incorporating wiring board, and component-incorporating wiring board
JP2010258335A (en) Component built-in wiring board and method of manufacturing the same
KR20150136914A (en) Manufacturing method of printed circuit board
JP5223893B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2011071560A (en) Manufacturing method of component built-in wiring board
JP5354078B2 (en) Manufacturing method of component built-in wiring board, component built-in wiring board
JP2009129933A (en) Multilayer printed wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees