JP2007095373A - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP2007095373A
JP2007095373A JP2005280408A JP2005280408A JP2007095373A JP 2007095373 A JP2007095373 A JP 2007095373A JP 2005280408 A JP2005280408 A JP 2005280408A JP 2005280408 A JP2005280408 A JP 2005280408A JP 2007095373 A JP2007095373 A JP 2007095373A
Authority
JP
Japan
Prior art keywords
electrode
image display
film
lower electrode
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005280408A
Other languages
Japanese (ja)
Inventor
Kazufumi Miyata
一史 宮田
Toshio Sasamoto
敏雄 笹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Displays Ltd filed Critical Hitachi Ltd
Priority to JP2005280408A priority Critical patent/JP2007095373A/en
Publication of JP2007095373A publication Critical patent/JP2007095373A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device enabled to realize its commercialization by avoiding failure of a lower electrode due to insulation failure with an upper electrode. <P>SOLUTION: The device is provided with a cathode substrate 10 equipped with a lower electrode 11, an upper electrode 13 and an electron accelerating layer pinched between the lower electrode 11 and the upper electrode 13, arranging in a matrix a number of thin-film electron sources emitting electron from a side of the upper electrode in a region laminated with the electron accelerating layer by impression of voltage between the lower electrode 11 and the upper electrode 13, and a phosphor screen substrate 100 equipped with phosphor of a plurality of colors in correspondence with each of the thin-film electron sources. The thin-film electron sources have the lower electrode 11 formed in a polygon shape in the region of the electron accelerating layer, with a power feeding part consisting of an electrode film of the lower electrode 11 arranged at least at one side of the polygon, and carries out correction of cutting electric joint of the power-feeding part at insulation failure, whereby, pixels can be separated in a state in which only the thin-film electron sources suffering from the insulation failure are independent of the lower electrode 11. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、自発光型フラットパネル型画像表示装置に係わり、特に電子放出部に薄膜型電子源を用いた画像表示装置に関し、特に薄膜型電子源の電極構造に関するものである。   The present invention relates to a self-luminous flat panel image display device, and more particularly to an image display device using a thin film type electron source in an electron emission portion, and particularly to an electrode structure of a thin film type electron source.

薄膜型電子源アレイを用いた自発光型フラットパネルディスプレイ(FPD)の一つとして微少で集積可能な冷陰極を利用するFED(Field Emission Display)が知られている。このFEDの冷陰極は、電界放出型電子源とホットエレクトロン型電子源に分類される。前者には、スピント型電子源、表面伝導型電子源またはカーボンナノチューブ型電子源などが属し、後者には、金属−絶縁体−金属を積層したMIM(Metal−Insulator−Metal)型、金属−絶縁体−半導体を積層したMIS(Metal−Insulator−Semiconductor)型または金属−絶縁体−半導体−金属型等の薄膜型電子源などが属する。   As a self-luminous flat panel display (FPD) using a thin film type electron source array, an FED (Field Emission Display) using a small and accumulating cold cathode is known. The cold cathode of this FED is classified into a field emission type electron source and a hot electron type electron source. The former includes a Spindt type electron source, a surface conduction type electron source, a carbon nanotube type electron source, and the like, and the latter includes a metal-insulator-metal laminated MIM (Metal-Insulator-Metal) type, metal-insulation. A thin-film electron source such as a metal-insulator-semiconductor (MIS) type or a metal-insulator-semiconductor-metal type in which a body-semiconductor is stacked belongs.

MIM型電子源については、例えば下記特許文献1に開示されている。このMIM型電子源の構成及びその動作は、上部電極と下部電極との間に絶縁層を介在させた構造を有し、上部電極と下部電極との間に電圧を印加することにより、下部電極中のフェルミ準位近傍の電子がトンネル現象により障壁を透過し、電子加速層である絶縁層の伝導帯へ注入されてホットエレクトロンとなり、上部電極の伝導帯へ流入する。これらのホットエレクトロンのうち、上部電極に仕事関数φ以上のエネルギーをもって上部電極表面に達したものが真空中に放出される。   The MIM type electron source is disclosed in, for example, Patent Document 1 below. The structure and operation of this MIM type electron source have a structure in which an insulating layer is interposed between an upper electrode and a lower electrode, and by applying a voltage between the upper electrode and the lower electrode, the lower electrode Electrons in the vicinity of the Fermi level therein pass through the barrier due to a tunnel phenomenon, and are injected into the conduction band of the insulating layer, which is an electron acceleration layer, to become hot electrons, and flow into the conduction band of the upper electrode. Among these hot electrons, those that reach the upper electrode surface with energy equal to or higher than the work function φ are discharged into the upper electrode.

このようなMIM型電子源を複数の行(例えば水平方向)と複数の列(例えば垂直方向)とに並べてマトリクスを形成し、各電子源対応に配列した複数色の蛍光体を真空中に配置して画像表示装置を構成することができる。   Such MIM type electron sources are arranged in a plurality of rows (for example, in the horizontal direction) and a plurality of columns (for example, in the vertical direction) to form a matrix, and phosphors of a plurality of colors arranged corresponding to the respective electron sources are arranged in a vacuum. Thus, an image display apparatus can be configured.

自発光型フラットパネルディスプレイ(FPD)は、上記のような薄膜型電子源を備えた背面パネルと、蛍光体層とこの蛍光体層に薄膜型電子源から放出される電子を射突させるための加速電圧を形成する陽極を備えた前面パネルと、両パネルの対向する内部空間を所定の真空状態に封止する封止枠とで構成される表示パネルを構成している。この表示パネルに駆動回路を組み合わせて構成される。   A self-luminous flat panel display (FPD) is a rear panel having a thin film type electron source as described above, a phosphor layer, and a phosphor layer for projecting electrons emitted from the thin film type electron source. A display panel is configured which includes a front panel provided with an anode for forming an accelerating voltage and a sealing frame that seals the opposing internal spaces of both panels in a predetermined vacuum state. This display panel is configured by combining a drive circuit.

背面パネルは、背面基板(陰極基板とも称する)上に形成された上記の薄膜型電子源を有し、前面パネルは、前面基板(蛍光体基板とも称する)上に形成された蛍光体と、薄膜型電子源から放出された電子を蛍光体に射突させる電界を形成するための加速電圧を形成する陽極とを有している。この表示パネルに駆動回路を組み合わせて構成される。   The back panel has the above-described thin film type electron source formed on a back substrate (also referred to as a cathode substrate), and the front panel includes a phosphor formed on the front substrate (also referred to as a phosphor substrate) and a thin film. And an anode for forming an accelerating voltage for forming an electric field for projecting electrons emitted from the electron source to the phosphor. This display panel is configured by combining a drive circuit.

個々の薄膜型電子源は、対応する蛍光体と対になって単位画素を構成する。通常は、赤(R)、緑(G)、青(B)の3色の単位画素で一つの画素(カラー画素、ピクセル)が構成される。なお、カラー画素の場合、単位画素は副画素(サブピクセル)とも呼ばれる。   Each thin film type electron source is paired with a corresponding phosphor to constitute a unit pixel. Usually, one pixel (color pixel, pixel) is composed of unit pixels of three colors of red (R), green (G), and blue (B). In the case of a color pixel, the unit pixel is also called a sub-pixel (sub-pixel).

背面パネルは、絶縁性の背面基板を有し、この背面基板上には一方向に延在し該一方向と直交する他方向に並設されて前記他方向に走査信号が順次印加される複数の走査信号配線が形成されている。また、この背面基板上には、前記他方向に延在し前記走査信号配線に交差するように前記一方向に並設された複数の画像信号配線が形成される。走査信号配線と画像信号配線との各交差部付近には前記薄膜型電子源が設けられ、走査信号配線と薄膜型電子源とは給電電極で接続され、走査信号配線から薄膜型電子源に走査信号が供給される。   The back panel has an insulating back substrate. A plurality of the back panels extend in one direction on the back substrate and are arranged in parallel in another direction orthogonal to the one direction, and scanning signals are sequentially applied in the other direction. Scanning signal wiring is formed. On the rear substrate, a plurality of image signal wirings arranged in the one direction so as to extend in the other direction and intersect the scanning signal wirings are formed. The thin film type electron source is provided in the vicinity of each intersection of the scanning signal wiring and the image signal wiring, and the scanning signal wiring and the thin film type electron source are connected by a feeding electrode, and scanning from the scanning signal wiring to the thin film type electron source is performed. A signal is supplied.

特開平10−153979号公報Japanese Patent Laid-Open No. 10-153979

しかしながら、このように構成された画像表示装置は、画像信号配線となる下部電極上に直接的に薄膜型電子源が形成されている構造となっているので、製造工程中において、この下部電極の上方に配設される走査信号配線となる上部電極との間に電気的な絶縁不良が発生した場合、対応する下部電極の全てが不良となり、結果的に製品化が不可能となるという課題があった。   However, the image display device configured in this way has a structure in which a thin film type electron source is formed directly on the lower electrode serving as the image signal wiring. When an electrical insulation failure occurs between the upper electrode serving as the scanning signal wiring disposed above, all of the corresponding lower electrodes become defective, and as a result, it is impossible to produce a product. there were.

また、この絶縁不良が発生した下部電極を切断して除去すると、データ信号が給電されなくなることから、この下部電極上に配列された薄膜型電子源の全てが消灯してしまい、画面上で線欠陥として表示され、結果的に製品化が不可能となる。   In addition, if the lower electrode in which the insulation failure occurs is cut and removed, the data signal is not supplied, so that all of the thin film type electron sources arranged on the lower electrode are turned off, and the line is displayed on the screen. It is displayed as a defect, and as a result, commercialization becomes impossible.

したがって、本発明は、上述した従来の課題を解決するためになされたものであり、その目的は、下部電極と上部電極との間で絶縁不良が発生した際に生じる下部電極の不良を回避し、製品化を実現可能とした画像表示装置を提供することにある。   Accordingly, the present invention has been made to solve the above-described conventional problems, and its object is to avoid a failure of the lower electrode that occurs when an insulation failure occurs between the lower electrode and the upper electrode. An object of the present invention is to provide an image display device that can be commercialized.

このような目的を達成するために本発明による画像表示装置は、下部電極と上部電極及び下部電極と上部電極との間に挟持される電子加速層を有し、下部電極と上部電極との間に電圧を印加することにより電子加速層と積層した領域で上部電極側より電子を放出する多数の薄膜型電子源をマトリクス状に配置した陰極基板と、薄膜型電子源のそれぞれに対応して配置した複数色の蛍光体を有する蛍光面基板とを備え、薄膜型電子源は、電子加速層の領域内で多角形状に形成され、この多角形の少なくとも一辺に下部電極の電極膜からなる給電部を有することを特徴としている。   In order to achieve such an object, an image display device according to the present invention has an electron acceleration layer sandwiched between a lower electrode and an upper electrode and between the lower electrode and the upper electrode, and between the lower electrode and the upper electrode. A cathode substrate in which a number of thin-film electron sources that emit electrons from the upper electrode side in a region laminated with an electron acceleration layer by applying a voltage to the substrate are arranged in a matrix, and corresponding to each of the thin-film electron sources The thin-film electron source is formed in a polygonal shape in the region of the electron acceleration layer, and a power feeding unit comprising an electrode film of a lower electrode on at least one side of the polygon. It is characterized by having.

本発明によれば、薄膜電子源が多角形状の少なくとも一辺に給電部を設けたことにより、絶縁不良発生時にこの給電部の電気的接合を切断する修正を実施することで絶縁不良が生じた薄膜型電子源のみを下部電極から独立した形状に画素分離することができるので、一画素中の一セルのみ電子線が発生しない表示パネルとすることで、画像表示装置として製品化が可能となり、歩留まりを大幅に向上させることができるという極めて優れた効果が得られる。   According to the present invention, the thin film electron source is provided with the power feeding portion on at least one side of the polygonal shape, so that the thin film in which the insulation failure is caused by performing the correction for cutting the electrical connection of the power feeding portion when the insulation failure occurs. Since only a type electron source can be separated into pixels independent of the lower electrode, a display panel in which only one cell in one pixel does not generate an electron beam enables commercialization as an image display device, yield. It is possible to obtain an extremely excellent effect that can be greatly improved.

以下、本発明の最良の実施形態について、実施例の図面を参照して詳細に説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS The best mode for carrying out the present invention will be described below in detail with reference to the drawings of the examples.

先ず、本発明による画像表示装置を、MIM型電子源を用いた画像表示装置を例として説明する。しかし、本発明は、MIM型電子源に限るものではなく、背景技術の欄で説明した各種の電子放出源を用いた画像表示装置にも同様に適用できる。特に触媒活性のある白金族や薄いAu等の貴金属電極を電子放出部の表面に用いるホットエレクトロン型や貴金属や貴金属酸化物の微粒子を用いる表面伝導型電子源に有効である。   First, an image display apparatus according to the present invention will be described by taking an image display apparatus using an MIM type electron source as an example. However, the present invention is not limited to the MIM type electron source, and can be similarly applied to an image display apparatus using various electron emission sources described in the background art section. Particularly, it is effective for a hot electron type using a noble metal electrode such as platinum group having a catalytic activity or thin Au on the surface of the electron emission portion, or a surface conduction electron source using fine particles of noble metal or noble metal oxide.

図1は、本発明による画像表示装置の実施例1の構造を説明するMIM型薄膜電子源を用いた画像表示装置を例とした模式平面図である。この画像表示装置は、陰極基板10と蛍光面基板100とを貼り合わせた表示パネルで構成される。図1では、蛍光面基板100は煩雑になるのを回避するため、その一部のみを示し、内面に形成される蛍光面の構成部材の一部を陰極基板10の上に図示した。蛍光面は、コントラストを向上させるブラックマトリクス120で区画された赤色蛍光体111と、緑色蛍光体112と、青色蛍光体113とから構成されている。なお、陽極は図示を省略してある。   FIG. 1 is a schematic plan view illustrating an example of an image display device using an MIM type thin film electron source, illustrating the structure of an image display device according to a first embodiment of the present invention. This image display device is composed of a display panel in which a cathode substrate 10 and a phosphor screen substrate 100 are bonded together. In FIG. 1, only a part of the phosphor screen substrate 100 is shown to avoid complication, and a part of the constituent members of the phosphor screen formed on the inner surface is shown on the cathode substrate 10. The phosphor screen is composed of a red phosphor 111, a green phosphor 112, and a blue phosphor 113 that are partitioned by a black matrix 120 that improves contrast. The anode is not shown.

蛍光面を構成する蛍光体としては、例えば、赤色蛍光体としてY22S:Eu(P22−R)を、緑色蛍光体としてZnS:Cu,Al(P22−G)を、青色蛍光体としてZnS:Ag、Cl(P22−B)をそれぞれ用いることができる。ブラックマトリクス120は上記各色の蛍光体の周囲を囲んで隣接する蛍光体を区画する蛍光面基板100の内面に形成されている。 Examples of phosphors constituting the phosphor screen include Y 2 O 2 S: Eu (P22-R) as a red phosphor, ZnS: Cu, Al (P22-G) as a green phosphor, and blue phosphor. ZnS: Ag and Cl (P22-B) can be used, respectively. The black matrix 120 is formed on the inner surface of the phosphor screen substrate 100 that surrounds the phosphors of the respective colors and partitions adjacent phosphors.

陰極基板10と蛍光面基板100とは、表示パネルを大気圧から支持する高強度のスペーサ30を介して貼り合わせられて両基板間を所定の間隔に保持され、表示領域の外周に図示しない封止枠を介在させて封着した後、内部が真空封止される。スペーサ30は、板状のガラスまたはセラミックスに帯電を防止する導電性を付与したものである。また、このスペーサ30は、陰極基板10の上部バス電極20を構成する金属膜上層18上に配置し、蛍光面基板100のブラックマトリクス120の下に隠れるように配置する。下部電極11は、ピクセルにデータ信号(表示信号)を供給する信号線駆動回路50へ接続され、金属膜下層16と金属膜上層18との積層膜からなる上部バス電極20は、ピクセルに走査信号(選択信号)を供給する走査線駆動回路60に接続される。なお、図中、14は下部電極11上に形成された保護絶縁層(フィールド絶縁層)である。   The cathode substrate 10 and the phosphor screen substrate 100 are bonded together via a high-strength spacer 30 that supports the display panel from atmospheric pressure, and the two substrates are held at a predetermined interval. After sealing with a stop frame interposed, the inside is vacuum-sealed. The spacer 30 is obtained by imparting conductivity to a plate-like glass or ceramic to prevent charging. The spacer 30 is disposed on the metal film upper layer 18 constituting the upper bus electrode 20 of the cathode substrate 10 so as to be hidden under the black matrix 120 of the phosphor screen substrate 100. The lower electrode 11 is connected to a signal line driving circuit 50 that supplies a data signal (display signal) to the pixel, and the upper bus electrode 20 formed of a laminated film of the metal film lower layer 16 and the metal film upper layer 18 scans the pixel. It is connected to a scanning line driving circuit 60 that supplies (selection signal). In the figure, reference numeral 14 denotes a protective insulating layer (field insulating layer) formed on the lower electrode 11.

なお、薄膜型電子源(電子放出部、電子源)は、上部バス電極20に接続し、絶縁層を介して下部電極11上に積層する上部電極13で形成され、絶縁層の薄層部分で形成される絶縁層(トンネル絶縁層)12の部分から電子が放出される。この薄膜型電子源は、下部電極11上の所定領域に平面形状で略田の字状に電極膜が形成されていない略枠形状を形成するように開口部を有し、この開口部で囲まれた四辺の上下左右方向からデータ信号を給電する電極膜からなる給電部が形成された給電構造が構成されている。   The thin film type electron source (electron emitting portion, electron source) is formed by the upper electrode 13 connected to the upper bus electrode 20 and laminated on the lower electrode 11 through the insulating layer, and is a thin layer portion of the insulating layer. Electrons are emitted from the portion of the insulating layer (tunnel insulating layer) 12 to be formed. The thin film type electron source has an opening so as to form a substantially frame shape in which a planar shape is not formed in a substantially square shape in a predetermined region on the lower electrode 11 and is surrounded by the opening. A power feeding structure is formed in which a power feeding portion made of an electrode film that feeds a data signal from the four sides of the four sides is formed.

図2は、MIM型電子源の原理を説明する図である。この電子源は、上部電極13と下部電極11との間に駆動電圧Vdを印加してトンネル絶縁層12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、電子加速層である絶縁層12の伝導帯へ注入され、ホットエレクトロンとなり、上部電極13の伝導帯へ流入する。これらのホットエレクトロンのうち、上部電極13の仕事関数φ以上のエネルギーをもって上部電極13の表面に達したものが真空中23に放出される。   FIG. 2 is a diagram for explaining the principle of the MIM type electron source. In this electron source, when a drive voltage Vd is applied between the upper electrode 13 and the lower electrode 11 so that the electric field in the tunnel insulating layer 12 is about 1 to 10 MV / cm, the electron source is in the vicinity of the Fermi level in the lower electrode 11. Electrons pass through the barrier due to the tunnel phenomenon, are injected into the conduction band of the insulating layer 12 which is the electron acceleration layer, become hot electrons, and flow into the conduction band of the upper electrode 13. Among these hot electrons, those that reach the surface of the upper electrode 13 with energy equal to or higher than the work function φ of the upper electrode 13 are released into the vacuum 23.

図1に示したMIM型電子源は、陰極基板10上にデータ電極となる下部電極11,トンネル絶縁層12及び上部電極13が積層されて電子放出部を形成し、トンネル絶縁層12以外の部分はフィールド絶縁層14及び層間絶縁層15で上部バス電極20と電気的に分離されている。上部電極13は、上部バス電極20と配線の片側で接続されており、反対側で金属膜下層16のアンダーカットにより分離されている。これにより、各上部バス電極20を電気的に分離(走査方向に隣接画素の分離)することが可能である。   The MIM type electron source shown in FIG. 1 has a lower electrode 11, a tunnel insulating layer 12, and an upper electrode 13 which are stacked on a cathode substrate 10 to form an electron emission portion. Is electrically isolated from the upper bus electrode 20 by the field insulating layer 14 and the interlayer insulating layer 15. The upper electrode 13 is connected to the upper bus electrode 20 on one side of the wiring, and is separated by an undercut of the metal film lower layer 16 on the opposite side. Thereby, each upper bus electrode 20 can be electrically separated (separate adjacent pixels in the scanning direction).

次に、MIM型電子源を例にした本発明の実施例1を図3〜図11を用いて詳細に説明する。図3〜図11は、本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の製造工程の説明図であり、図2〜図11にしたがって工程を順に示す。各図における(a)は1画素の平面図、(b)は(a)のA−A'線に沿って切断した断面図、(c)は(a)のB−B'線に沿って切断した断面図である。なお、ここで言う1画素(ピクセルとも称する)とは、カラー表示の単位画素であり、各1画素は異なる原色を表示する複数のサブ画素(以下では、サブピクセルとも称する)で構成される。本実施例では赤、緑、青の3原色のサブ画素とする。ここでは、層間絶縁層を用いた場合の例を示す。   Next, the first embodiment of the present invention taking the MIM type electron source as an example will be described in detail with reference to FIGS. 3 to 11 are explanatory diagrams of the manufacturing process of the MIM type electron source constituting one pixel in the image display apparatus according to the first embodiment of the present invention, and the processes are sequentially shown according to FIGS. In each figure, (a) is a plan view of one pixel, (b) is a cross-sectional view taken along line AA ′ in (a), and (c) is along line BB ′ in (a). It is sectional drawing cut | disconnected. Note that one pixel (also referred to as a pixel) referred to here is a unit pixel for color display, and each pixel is composed of a plurality of sub-pixels (hereinafter also referred to as sub-pixels) that display different primary colors. In this embodiment, the sub-pixels of the three primary colors red, green, and blue are used. Here, an example in the case of using an interlayer insulating layer is shown.

先ず、図3に示したように、ガラス材などの絶縁性の陰極基板10上に下部電極11となる金属膜を成膜する。下部電極11の材料としてはアルミニウム(Al)またはアルミニウム合金(Al合金)などを用いる。ここで、AlまたはAl合金を用いるのは、陽極酸化により良質の絶縁膜が形成できることに起因している。ここでは、ネオジム(Nd)を約2原子量%ドープしたAl−Nd合金を用いた。この下部電極11の成膜には、例えば、スパッタリング法を用いる。その膜厚は約300nmとした。   First, as shown in FIG. 3, a metal film to be the lower electrode 11 is formed on an insulating cathode substrate 10 such as a glass material. As the material of the lower electrode 11, aluminum (Al) or aluminum alloy (Al alloy) is used. Here, the reason why Al or Al alloy is used is that a good-quality insulating film can be formed by anodic oxidation. Here, an Al—Nd alloy doped with about 2 atomic% of neodymium (Nd) was used. For example, a sputtering method is used to form the lower electrode 11. The film thickness was about 300 nm.

成膜後は、図4に示すようにパターニング工程とエッチング工程とにより、ストライプ形状の下部電極11及びこの下部電極11の電子放出部を形成する所定の領域にL字状パターンと逆L字パターンとを組み合わせた略田の字状に電極膜の形成されない略枠形状の開口部11aを同時に形成する。これによって下部電極11上の電子放出部の形状は、四辺の上下左右方向からデータ信号を給電する電極膜からなる給電部を有する給電構造が形成される。   After the film formation, an L-shaped pattern and an inverted L-shaped pattern are formed in a predetermined region for forming the stripe-shaped lower electrode 11 and the electron emission portion of the lower electrode 11 by a patterning process and an etching process as shown in FIG. A substantially frame-shaped opening 11a in which no electrode film is formed is simultaneously formed in a substantially square shape combining the above. Thereby, the shape of the electron emission part on the lower electrode 11 forms a power supply structure having a power supply part made of an electrode film that supplies a data signal from the upper, lower, left and right directions of the four sides.

なお、この下部電極11の電極幅は、画像表示装置の画面サイズや解像度などにより異なるが、そのサブピクセルの配列ピッチ程度(約100μm〜200μm)とする。エッチングは、例えば、燐酸,酢酸及び硝酸などの混合水溶液でのウェットエッチングを用いる。この下部電極11は、幅の広い簡易なストライプ構造のため、電極加工用のレジストのパターニングは安価な印刷法を用いることができ、ここでは、スクリーン印刷法を用いた。勿論、プロキシミティ露光などの比較的安価なホトエッチング工程を用いることもでき、ステッパやプロジェクションアライナなどを用いた露光よりも低コスト化を実現できる。   The electrode width of the lower electrode 11 varies depending on the screen size and resolution of the image display device, but is about the arrangement pitch of the subpixels (about 100 μm to 200 μm). Etching uses, for example, wet etching with a mixed aqueous solution of phosphoric acid, acetic acid, and nitric acid. Since the lower electrode 11 has a simple and wide stripe structure, an inexpensive printing method can be used for patterning a resist for electrode processing. Here, a screen printing method is used. Of course, a relatively inexpensive photo-etching process such as proximity exposure can be used, and the cost can be reduced as compared with exposure using a stepper or a projection aligner.

次に、電子放出部を制限し、下部電極11のエッジ部への電界集中を防止する保護絶縁層(フィールド絶縁層とも称する)14と絶縁層(トンネル絶縁層とも称する)12とを形成する。まず、図5に示すように下部電極11上の電子放出部となる部分にレジスト膜25を塗布し、このレジスト膜25でマスクする。レジスト膜25でマスクされない部分を選択的に厚く陽極酸化し、保護絶縁層14とする。本工程で用いるレジスト膜25は電子加速層の形状となるため、下部電極11と比較して加工精度が高い方が望ましい。このため、本実施例では、印刷法ではなく、プロキシミティ露光を用いたホトリソグラフィー工程でパターニングする。陽極酸化は、化成電圧を約100Vとすれば、厚さ約136nmの保護絶縁層14が形成される。   Next, a protective insulating layer (also referred to as a field insulating layer) 14 and an insulating layer (also referred to as a tunnel insulating layer) 12 that limit the electron emission portion and prevent electric field concentration on the edge portion of the lower electrode 11 are formed. First, as shown in FIG. 5, a resist film 25 is applied to a portion to be an electron emission portion on the lower electrode 11 and masked with the resist film 25. A portion that is not masked by the resist film 25 is selectively anodized thickly to form a protective insulating layer 14. Since the resist film 25 used in this step has the shape of an electron acceleration layer, it is desirable that the processing accuracy be higher than that of the lower electrode 11. For this reason, in this embodiment, patterning is performed not by a printing method but by a photolithography process using proximity exposure. In the anodic oxidation, when the formation voltage is about 100 V, the protective insulating layer 14 having a thickness of about 136 nm is formed.

その後、図6に示すようにレジスト膜25を除去して残りの下部電極11の表面を陽極酸化する。例えば、化成電圧を約6Vとすれば、下部電極11上に厚さ約10nmの絶縁層(トンネル絶縁層)12が形成され、下部電極11に形成されている開口部11aが露出する。   Thereafter, as shown in FIG. 6, the resist film 25 is removed, and the surface of the remaining lower electrode 11 is anodized. For example, when the formation voltage is about 6 V, an insulating layer (tunnel insulating layer) 12 having a thickness of about 10 nm is formed on the lower electrode 11, and the opening 11a formed in the lower electrode 11 is exposed.

次に、図7に示すように層間絶縁層15を形成し、この層間絶縁層15上に上部電極13への給電線である上部バス電極20となる金属層と、スペーサ30を配置するためのスペーサ電極となる金属層とを例えばスパッタリング法等で成膜する。層間絶縁層15としては、例えばシリコン酸化物、シリコン窒化物、シリコンなどを用いることができる。ここでは、アルカリ金属の析出防止能力の高いシリコン窒化物を用い、層厚は約100nmとした。この層間絶縁層15は、陽極酸化で形成する保護絶縁層14にピンホールがあった場合、その欠陥を埋め、下部電極11と上部バス電極20との間の絶縁を保つ役割も果たす。   Next, as shown in FIG. 7, an interlayer insulating layer 15 is formed, and a metal layer to be the upper bus electrode 20 that is a power supply line to the upper electrode 13 and a spacer 30 are disposed on the interlayer insulating layer 15. A metal layer to be a spacer electrode is formed by sputtering, for example. As the interlayer insulating layer 15, for example, silicon oxide, silicon nitride, silicon or the like can be used. Here, silicon nitride having a high ability to prevent alkali metal precipitation was used, and the layer thickness was about 100 nm. This interlayer insulating layer 15 also fills in the defect when the protective insulating layer 14 formed by anodic oxidation has a pinhole, and also serves to maintain insulation between the lower electrode 11 and the upper bus electrode 20.

上部バス電極20となる金属層は、金属膜下層16と金属膜上層18との積層構造とし、金属膜下層16としては例えばAl−Nd合金を用い、金属膜上層18としては例えば銅(Cu)やクロム(Cr)などの各種の金属材料を用いることができる。ここでは、金属膜下層16にAl−Nd合金を用い、その層厚を約100nmとし、金属膜上層18にCuを用い、その層厚を約100nmとした。なお、金属膜下層16と金属膜上層18との間に例えば配線抵抗を低減させる例えば純粋なAl膜からなる膜厚約4μm程度の厚膜の金属中間層を介在させる場合もある。   The metal layer to be the upper bus electrode 20 has a laminated structure of the metal film lower layer 16 and the metal film upper layer 18. The metal film lower layer 16 is made of, for example, an Al—Nd alloy, and the metal film upper layer 18 is made of, for example, copper (Cu). Various metal materials such as chrome (Cr) can be used. Here, an Al—Nd alloy was used for the metal film lower layer 16, its layer thickness was about 100 nm, Cu was used for the metal film upper layer 18, and its layer thickness was about 100 nm. In some cases, a metal intermediate layer having a thickness of about 4 μm made of, for example, a pure Al film for reducing wiring resistance is interposed between the metal film lower layer 16 and the metal film upper layer 18.

続いて、図8に示すようにスクリーン印刷によるレジストのパターニングとエッチング工程とにより金属膜上層18を下部電極11と交差するストライプ形状に加工する。金属膜上層18のCuのエッチングは、例えば燐酸、酢酸、消散の混合水溶液でのウェットエッチングを用いる。この場合、金属膜上層18の電極幅は金属膜下層16の電極幅より狭くし、金属膜上層18が庇状にならないようにする。この金属膜上層18のストライプ電極は1ピクセル中で1本形成する。また、金属膜上層18で示されるストライプ電極に隣接する他のストライプ電極は図示していない。   Subsequently, as shown in FIG. 8, the metal film upper layer 18 is processed into a stripe shape intersecting with the lower electrode 11 by resist patterning by screen printing and an etching process. Etching of Cu on the metal film upper layer 18 uses, for example, wet etching with a mixed aqueous solution of phosphoric acid, acetic acid, and dissipation. In this case, the electrode width of the metal film upper layer 18 is narrower than the electrode width of the metal film lower layer 16 so that the metal film upper layer 18 does not have a bowl shape. One stripe electrode of the metal film upper layer 18 is formed in one pixel. Further, other stripe electrodes adjacent to the stripe electrode indicated by the metal film upper layer 18 are not shown.

続いて、図9に示すようにスクリーン印刷によるパターニングとエッチング工程とにより金属膜下層16を下部電極11と交差するストライプ形状に加工する。この金属膜下層16のストライプ電極も1ピクセル中で1本形成する。パターニングは、下部電極11上の電子放出部となる部分にレジスト膜26でマスクし、エッチングは、例えば硝酸アンモニウムセリウム水溶液でのウェットエッチングで行う。その際、金属膜下層16の片側(電子源形成側)は金属膜上層18より張り出させて後の工程で上部電極13との接続を確保するコンタクト部19とし、金属膜下層16の反対側(電子源形成側と反対側)では金属膜上層18をマスクとしてアンダーカットを形成し、後の工程で上部電極13を分離する庇としての後退部19aを形成する。   Subsequently, as shown in FIG. 9, the metal film lower layer 16 is processed into a stripe shape intersecting the lower electrode 11 by patterning by screen printing and an etching process. One stripe electrode of the metal film lower layer 16 is also formed in one pixel. Patterning is performed by masking a portion that becomes an electron emission portion on the lower electrode 11 with a resist film 26, and etching is performed by wet etching using, for example, an aqueous solution of ammonium cerium nitrate. At that time, one side (electron source forming side) of the metal film lower layer 16 protrudes from the metal film upper layer 18 to be a contact portion 19 that secures connection with the upper electrode 13 in a later process, and is opposite to the metal film lower layer 16. On the side opposite to the electron source forming side, an undercut is formed using the metal film upper layer 18 as a mask, and a receding portion 19a is formed as a ridge for separating the upper electrode 13 in a later step.

これにより、上部電極13を自己整合的に分離し、かつ給電を行なう上部バス電極(金属膜下層16と金属膜上層18との積層膜)20を形成することができる。なお、金属膜下層16と金属膜上層18とで形成する走査電極の電極幅は、画像表示装置のサイズや解像度により異なるが、低抵抗化のために可能な限り幅広とし、走査線ピッチの半分以上、例えば略300μm〜400μm程度とする。   Thereby, the upper bus electrode (laminated film of the metal film lower layer 16 and the metal film upper layer 18) 20 that separates the upper electrode 13 in a self-aligned manner and supplies power can be formed. Note that the electrode width of the scan electrode formed by the metal film lower layer 16 and the metal film upper layer 18 varies depending on the size and resolution of the image display device, but is made as wide as possible to reduce resistance, and is half the scan line pitch. As described above, for example, approximately 300 μm to 400 μm.

続いて、図10に示すようにエッチング工程により、層間絶縁層15を加工して電子放出部を開口する。電子放出部は、ピクセル内の1本の下部電極11と、この下部電極11と交差する2本のストライプ形状の上部バス電極(上部バス電極と図示していない隣接する上部バス電極)とに挟まれた空間の交差部の一部に形成する。この際のレジストのパターニングは、孔パターンのため、プロキシミティ露光を用いて行なった。また、エッチング加工は、例えばCF4やSF6を主成分とするエッチングガスを用いたドライエッチングによって行うことができる。 Subsequently, as shown in FIG. 10, the interlayer insulating layer 15 is processed by an etching process to open an electron emission portion. The electron emission portion is sandwiched between one lower electrode 11 in the pixel and two stripe-shaped upper bus electrodes (an upper bus electrode and an adjacent upper bus electrode not shown) intersecting the lower electrode 11. It is formed at a part of the intersection of the space. The resist patterning at this time was performed using proximity exposure because of the hole pattern. Further, the etching process can be performed by dry etching using an etching gas mainly composed of CF 4 or SF 6 , for example.

最後に、図11に示すように上部電極13膜の成膜を行う。この成膜法としては種々の方法を採用できるが、ここでは層間絶縁層15の上方からのスパッタ法によるスパッタ成膜を用いる。上部電極13としては、酸化触媒作用を持つ遷移金属や貴金属電極が有効である。特にPd、Pt、Rh、Ir、Ru、Os、Re、Cr、Ni、Fe、Co膜またはその積層膜、合金膜や平均膜厚あるいは平均粒径が約4nm以下であるAu、Pd、Pt、Rh、Ir、Ru、Os、Re、Cr、Ni、Fe、Co膜またはその積層膜、合金膜上にAuを積層した積層膜などが有効である。ここでは、例えばIr、Pt、Auの積層膜を用い、膜厚比を1:2:3とし、膜厚は例えば約6nmとした。なお、この膜厚はこれに限定されない。   Finally, as shown in FIG. 11, the upper electrode 13 film is formed. Various methods can be adopted as this film formation method, but here, sputtering film formation by sputtering from above the interlayer insulating layer 15 is used. As the upper electrode 13, a transition metal or noble metal electrode having an oxidation catalytic action is effective. In particular, Pd, Pt, Rh, Ir, Ru, Os, Re, Cr, Ni, Fe, Co films or their laminated films, alloy films, Au, Pd, Pt, whose average film thickness or average particle diameter is about 4 nm or less. Rh, Ir, Ru, Os, Re, Cr, Ni, Fe, Co films or a laminated film thereof, a laminated film in which Au is laminated on an alloy film, and the like are effective. Here, for example, a laminated film of Ir, Pt, and Au is used, the film thickness ratio is 1: 2: 3, and the film thickness is, for example, about 6 nm. This film thickness is not limited to this.

このとき、上部電極13は、隣接するストライプ形状の上部バス電極の一方側(図10の右側)で金属膜上層18の庇として形成された後退部19aにより切断されて成膜され、各ピクセル毎に分離される。一方、ストライプ形状の上部バス電極の他方側(図10の左側)では、金属膜下層16のコンタクト部19により上部電極13は断線を起すことなく、層間絶縁層15及び絶縁層12を覆って連続成膜され、電子源への給電構造が構成される。   At this time, the upper electrode 13 is cut and formed by a receding portion 19a formed as a ridge of the metal film upper layer 18 on one side (right side in FIG. 10) of the adjacent stripe-shaped upper bus electrode. Separated. On the other hand, on the other side of the stripe-shaped upper bus electrode (left side in FIG. 10), the upper electrode 13 is continuously covered with the interlayer insulating layer 15 and the insulating layer 12 without disconnection due to the contact portion 19 of the metal film lower layer 16. A film is formed, and a power feeding structure to the electron source is configured.

このような構成によれば、信号線(データ線)を構成する下部電極11の電子放出部を形成する所定領域に略田の字状に電極膜が存在しない開口部11aを設けたことにより、電子放出部の平面形状が四辺から給電される給電構造となるので、その後のプロセスにおいて、電子放出部が上部電極13との電気的絶縁不良が発生した場合、この開口部11aに囲まれた四辺の給電部分の電極膜に例えばYAGレーザ光を照射して電子放出部の電気的接合を切断除去する修正を実施することにより、絶縁不良が生じた電子放出部のみを下部電極11の電極膜から独立した形状に分離し、その部位の1画素中の1セルのみ発光しない黒点として不点灯とすることができる。   According to such a configuration, by providing the opening 11a in which the electrode film does not exist in a substantially square shape in a predetermined region that forms the electron emission portion of the lower electrode 11 constituting the signal line (data line), Since the planar shape of the electron emission portion is a power supply structure in which power is supplied from the four sides, in the subsequent process, when an electrical insulation failure occurs between the electron emission portion and the upper electrode 13, the four sides surrounded by the opening 11a. For example, YAG laser light is irradiated on the electrode film of the power supply portion to cut and remove the electrical junction of the electron emission portion, so that only the electron emission portion where the insulation failure has occurred is removed from the electrode film of the lower electrode 11. It can be separated into independent shapes, and can be turned off as a black spot that does not emit light in only one cell in one pixel of that part.

これによって多数の電子放出部がマトリクス状に配列された下部電極11を不良とすることが皆無となる。なお、この不点灯とする黒点は、1本の下部電極11に対して精々2〜3個程度の範囲であれば、視認上、殆んど認識されず、表示不良などの問題が全く生じない。   As a result, there is no defect in the lower electrode 11 in which a large number of electron emission portions are arranged in a matrix. In addition, if the black spot to be unlit is in a range of about 2 to 3 at most with respect to one lower electrode 11, it is hardly recognized for visual recognition, and problems such as display defects do not occur at all. .

また、このような構成によれば、電子放出部の不良除去が容易であり、レーザ照射による加工が短時間で可能になる。また、レーザ照射による電子放出部の除去面積が現状の現行の四角形状から大幅に少なくなるので、加工時に発生する電極膜のスプラッシュによる正常な電子放出部の不良発生または二次不良などの発生が少なくなる。   Further, according to such a configuration, it is easy to remove the defect of the electron emission portion, and processing by laser irradiation can be performed in a short time. In addition, the removal area of the electron emission part by laser irradiation is significantly reduced from the current square shape, so that a normal electron emission part defect or secondary defect occurs due to the splash of the electrode film that occurs during processing. Less.

図12は、本発明による画像表示装置の他の実施例における1画素を構成するMIM電子源を用いた画像表示装置の模式平面図であり、前述した図と同一部分には同一符号を付し、その説明は省略する。図12において、図11と異なる点は、電子放出部の形状が上下方向の二辺、右方向の一辺の合計三辺の給電部分の電極膜から画像信号が給電される給電構造で形成されている。   FIG. 12 is a schematic plan view of an image display apparatus using an MIM electron source constituting one pixel in another embodiment of the image display apparatus according to the present invention. The description is omitted. 12 is different from FIG. 11 in that the shape of the electron emission portion is formed by a feeding structure in which an image signal is fed from the electrode film of the feeding portion of a total of three sides of two sides in the vertical direction and one side in the right direction. Yes.

このような構成においては、上部電極13との電気的絶縁不良が発生した場合、開口部11aに囲まれた三辺の給電部分の電極膜にYAGレーザ光を照射して電子放出部の電気的接合を切断除去する修正を実施することにより、絶縁不良が生じた電子放出部を下部電極11の電極膜から独立した形状に分離し、その部位の1画素中の1セルのみ発光しない黒点として不点灯とすることができる。上記実施例1とは、レーザ光の照射が1箇所少ない3箇所の照射で実現できる。   In such a configuration, when an electrical insulation failure with the upper electrode 13 occurs, the electrode film of the power feeding portion on the three sides surrounded by the opening 11a is irradiated with YAG laser light to electrically connect the electron emission portion. By carrying out a modification that cuts and removes the junction, the electron-emitting portion where the insulation failure has occurred is separated into an independent shape from the electrode film of the lower electrode 11 and is not considered as a black spot that does not emit light only in one cell in one pixel of that portion. It can be lit. The first embodiment can be realized by the irradiation of three places with one less laser beam irradiation.

図13は、本発明による画像表示装置のさらに他の実施例における1画素を構成するMIM電子源を用いた画像表示装置の模式平面図であり、前述した図と同一部分には同一符号を付し、その説明は省略する。図13において、図11と異なる点は、電子放出部の形状が上下方向の二辺の給電部分の電極膜から画像信号が給電される給電構造で形成されている。   FIG. 13 is a schematic plan view of an image display apparatus using an MIM electron source constituting one pixel in still another embodiment of the image display apparatus according to the present invention. The description is omitted. In FIG. 13, the point different from FIG. 11 is that the shape of the electron emission part is formed by a feeding structure in which an image signal is fed from the electrode film of the feeding part on two sides in the vertical direction.

このような構成においては、上部電極13との電気的絶縁不良が発生した場合、開口部11aに囲まれた上下方向の二辺の給電部分の電極膜にYAGレーザ光を照射して電子放出部の電気的接合を切断除去する修正を実施することにより、絶縁不良が生じた電子放出部を下部電極11の電極膜から独立した形状に分離し、その部位の1画素中の1セルのみ発光しない黒点として不点灯とすることができる。上記実施例1とは、レーザ光の照射が2箇所少ない2箇所の照射で実現できる。   In such a configuration, when an electrical insulation failure with the upper electrode 13 occurs, the electron emission portion is irradiated with YAG laser light on the electrode film of the feeding portion on the two sides in the vertical direction surrounded by the opening 11a. By performing a modification that cuts and removes the electrical junction, the electron-emitting portion in which insulation failure has occurred is separated into an independent shape from the electrode film of the lower electrode 11, and only one cell in one pixel at that portion does not emit light It can be turned off as a black spot. The first embodiment can be realized by two irradiations with two laser light irradiations.

図14は、本発明による画像表示装置の他の実施例における1画素を構成するMIM電子源を用いた画像表示装置の模式平面図であり、前述した図と同一部分には同一符号を付し、その説明は省略する。図14において、図11と異なる点は、電子放出部の形状が右方向の一辺の給電部分の電極膜から画像信号が給電される給電構造で形成されている。   FIG. 14 is a schematic plan view of an image display apparatus using an MIM electron source constituting one pixel in another embodiment of the image display apparatus according to the present invention. The description is omitted. 14 is different from FIG. 11 in that the shape of the electron emission portion is formed by a power feeding structure in which an image signal is fed from an electrode film on a power feeding portion on one side in the right direction.

このような構成においては、上部電極13との電気的絶縁不良が発生した場合、開口部11aに囲まれた右方向の一辺の給電部分の電極膜にYAGレーザ光を照射して電子放出部の電気的接合を切断除去する修正を実施することにより、絶縁不良が生じた電子放出部を下部電極11の電極膜から独立した形状に分離し、その部位の1画素中の1セルのみ発光しない黒点として不点灯とすることができる。上記実施例1とは、レーザ光の照射が3箇所少ない1箇所のみの照射で実現できる。   In such a configuration, when an electrical insulation failure with the upper electrode 13 occurs, the electrode film on the feeding portion on the right side surrounded by the opening 11a is irradiated with YAG laser light to By carrying out a modification that cuts and removes the electrical junction, the electron emitting portion where the insulation failure has occurred is separated into an independent shape from the electrode film of the lower electrode 11, and a black dot that does not emit light only in one cell in one pixel of that portion Can be unlit. The first embodiment can be realized by irradiating laser light only at one place with three places.

図15は、本発明の構成を適用した画像表示装置の等価回路例の説明図である。図15中に破線で示した領域は表示領域であり、この表示領域ARにデータ信号配線d(d1,d2,d3,d4,d5,d6,d7,・・・dn)と走査信号配線s(s1,s2,s3,s4,・・・sm)とが互いに交差して配置されてn×mのマトリクスが形成されている。マトリクスの各交差部は副画素を構成し、図中の“R”,“G”,“B”の1グループでカラー1画素を構成する。なお、電子源の構成は図示を省いた。データ信号配線dはデータ線駆動回路DDRに接続され、走査信号配線sは走査線駆動回路SDRに接続されている。データ線駆動回路DDRには外部信号源からデータ信号dsが入力され、走査線駆動回路SDRには同様に走査信号ssが入力される。   FIG. 15 is an explanatory diagram of an equivalent circuit example of an image display device to which the configuration of the present invention is applied. A region indicated by a broken line in FIG. 15 is a display region, and a data signal wiring d (d1, d2, d3, d4, d5, d6, d7,... Dn) and a scanning signal wiring s ( s1, s2, s3, s4,... sm) are arranged to cross each other to form an n × m matrix. Each intersection of the matrix constitutes a sub-pixel, and one group of “R”, “G”, and “B” in the figure constitutes one color pixel. The configuration of the electron source is not shown. The data signal wiring d is connected to the data line driving circuit DDR, and the scanning signal wiring s is connected to the scanning line driving circuit SDR. The data signal ds is input from the external signal source to the data line driving circuit DDR, and the scanning signal ss is similarly input to the scanning line driving circuit SDR.

これにより、順次選択される走査信号配線sに接続する副画素にデータ信号配線dからデータ信号を供給することにより、二次元のフルカラー画像を表示することができる。本構成例の表示装置により、比較的低電圧で高効率のフラットパネル型の表示装置が実現される。   Accordingly, a two-dimensional full color image can be displayed by supplying a data signal from the data signal wiring d to the sub-pixels connected to the scanning signal wiring s that is sequentially selected. With the display device of this configuration example, a flat panel display device with a relatively low voltage and high efficiency is realized.

図16は、平板型画像表示装置を構成する表示パネルの全体の構造を示す斜視図、図17はその断面図を示す。背面パネルPNL1は前記した実施例で説明したように、陰極基板SUB1の内面に、データ信号配線d1,d2,d3,・・・・・dnと、走査信号配線s1,s2,s3,・・・smのマトリクスで構成された薄膜型電子源構造を有する。一方、前面パネルPNL2としては、蛍光体基板SUB2として透明ガラス基板を用い、その内面に陽極ADと蛍光体層PHとが成膜されている。陽極ADはアルミニウム層を用いた。   FIG. 16 is a perspective view showing the entire structure of a display panel constituting the flat panel image display device, and FIG. 17 is a sectional view thereof. As described in the above embodiment, the rear panel PNL1 has the data signal wirings d1, d2, d3,... Dn and the scanning signal wirings s1, s2, s3,. It has a thin-film electron source structure composed of an sm matrix. On the other hand, as the front panel PNL2, a transparent glass substrate is used as the phosphor substrate SUB2, and the anode AD and the phosphor layer PH are formed on the inner surface thereof. The anode AD used an aluminum layer.

この前面パネルPNL2と背面パネルPNL1とを対向させ、対向間を所定の間隔を保つために幅約80μm,高さ約2.5mmのリブ状の隔壁SPCを走査信号配線の上、かつ走査信号配線の延在方向に沿って介在させて固定した。この際、両パネルの周辺部にはガラスからなる封止枠MFLを設置し、両パネルに挟まれた内部空間が外部と隔絶された構造となるように図示しないフリットガラスを用いて固定した。   The front panel PNL2 and the rear panel PNL1 are opposed to each other, and a rib-shaped partition wall SPC having a width of about 80 μm and a height of about 2.5 mm is provided on the scanning signal wiring and the scanning signal wiring in order to maintain a predetermined distance between the front panel PNL2 And fixed along the extending direction. At this time, a sealing frame MFL made of glass was installed in the periphery of both panels, and fixed using frit glass (not shown) so that the internal space sandwiched between both panels was isolated from the outside.

フリットガラスを用いた隔壁の固着の際には、約400℃での加熱を行なった。その後、装置内部を約1μPaまで排気管303を通して排気した後に封じ切った。動作の際には、前面パネルPNL2上の陽極ADに約10kVの電圧を印加した。   When fixing the partition walls using frit glass, heating at about 400 ° C. was performed. Thereafter, the inside of the apparatus was exhausted to about 1 μPa through the exhaust pipe 303 and then sealed. In operation, a voltage of about 10 kV was applied to the anode AD on the front panel PNL2.

以上の実施例では、電子源にMIM型を用いた構造を例としたが、本発明はこれに限定されるものではなく、前記した各種の電子源を用いた自発光型FPDに対しても同様に適用できるものである。   In the above embodiment, the structure using the MIM type as the electron source is taken as an example. However, the present invention is not limited to this, and the present invention is also applicable to the self-luminous FPD using the various electron sources described above. The same applies.

実施例1の画像表示装置の構成を説明する模式平面図である。1 is a schematic plan view illustrating a configuration of an image display device according to a first embodiment. MIM型電子源の構造及び動作原理を説明する図である。It is a figure explaining the structure and operating principle of a MIM type electron source. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の製造工程の説明図である。It is explanatory drawing of the manufacturing process of the MIM type | mold electron source which comprises 1 pixel in Example 1 of the image display apparatus by this invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図3に続く製造工程の説明図である。It is explanatory drawing of the manufacturing process following FIG. 3 of the MIM type | mold electron source which comprises 1 pixel in Example 1 of the image display apparatus by this invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図4に続く製造工程の説明図である。FIG. 5 is an explanatory diagram of a manufacturing process subsequent to FIG. 4 for the MIM type electron source constituting one pixel in the image display apparatus according to the first embodiment of the present invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図5に続く製造工程の説明図である。It is explanatory drawing of the manufacturing process following FIG. 5 of the MIM type | mold electron source which comprises 1 pixel in Example 1 of the image display apparatus by this invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図6に続く製造工程の説明図である。FIG. 7 is an explanatory diagram of a manufacturing process subsequent to FIG. 6 for the MIM type electron source constituting one pixel in Embodiment 1 of the image display device according to the present invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図7に続く製造工程の説明図である。FIG. 8 is an explanatory diagram of a manufacturing process subsequent to FIG. 7 for the MIM type electron source constituting one pixel in Embodiment 1 of the image display device according to the present invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図8に続く製造工程の説明図である。FIG. 9 is an explanatory diagram of a manufacturing process subsequent to FIG. 8 for the MIM type electron source constituting one pixel in Embodiment 1 of the image display device according to the present invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図9に続く製造工程の説明図である。It is explanatory drawing of the manufacturing process following FIG. 9 of the MIM type | mold electron source which comprises 1 pixel in Example 1 of the image display apparatus by this invention. 本発明による画像表示装置の実施例1における1画素を構成するMIM型電子源の図10に続く製造工程の説明図である。It is explanatory drawing of the manufacturing process following FIG. 10 of the MIM type | mold electron source which comprises 1 pixel in Example 1 of the image display apparatus by this invention. 本発明による画像表示装置の他の実施例における1画素を構成するMIM電子源を用いた画像表示装置の模式平面図である。It is a schematic plan view of the image display apparatus using the MIM electron source which comprises 1 pixel in the other Example of the image display apparatus by this invention. 本発明による画像表示装置のさらに他の実施例における1画素を構成するMIM電子源を用いた画像表示装置の模式平面図である。It is a schematic plan view of the image display apparatus using the MIM electron source which comprises 1 pixel in the further another Example of the image display apparatus by this invention. 本発明による画像表示装置の他の実施例における1画素を構成するMIM電子源を用いた画像表示装置の模式平面図である。It is a schematic plan view of the image display apparatus using the MIM electron source which comprises 1 pixel in the other Example of the image display apparatus by this invention. 本発明の構成を適用した画像表示装置の等価回路例の説明図である。It is explanatory drawing of the equivalent circuit example of the image display apparatus to which the structure of this invention is applied. 平板型画像表示装置を構成する表示パネルの全体の構造を示す斜視図である。It is a perspective view which shows the whole structure of the display panel which comprises a flat type image display apparatus. 図16の断面図である。It is sectional drawing of FIG.

符号の説明Explanation of symbols

10・・・陰極基板、11・・・下部電極、11a・・・開口部、12・・・絶縁層、13・・・上部電極、14・・・保護絶縁膜、15・・・層間膜、16・・・金属膜下層、18・・・金属膜上層、19・・・コンタクト部、19a・・・後退部、20・・・上部バス電極、23・・・真空中、25・・・レジスト膜、26・・・レジスト膜、30・・・スペーサ、50・・・信号線駆動回路、60・・・走査線駆動回路、100・・・蛍光面基板、111・・・赤色蛍光体、112・・・緑色蛍光体、113・・・青色蛍光体、120・・・ブラックマトリクス。


DESCRIPTION OF SYMBOLS 10 ... Cathode substrate, 11 ... Lower electrode, 11a ... Opening part, 12 ... Insulating layer, 13 ... Upper electrode, 14 ... Protective insulating film, 15 ... Interlayer film, DESCRIPTION OF SYMBOLS 16 ... Metal film lower layer, 18 ... Metal film upper layer, 19 ... Contact part, 19a ... Recessed part, 20 ... Upper bus electrode, 23 ... In vacuum, 25 ... Resist Film 26, resist film, 30 spacer, 50 signal line drive circuit, 60 scan line drive circuit, 100 phosphor substrate, 111 red phosphor, 112 ... Green phosphor, 113 ... Blue phosphor, 120 ... Black matrix.


Claims (8)

下部電極と上部電極及び前記下部電極と上部電極との間に挟持される電子加速層を有し、前記下部電極と前記上部電極との間に電圧を印加することにより前記電子加速層と積層した領域で前記上部電極側より電子を放出する多数の薄膜型電子源をマトリクス状に配置した陰極基板と、前記薄膜型電子源のそれぞれに対応して配置した複数色の蛍光体を有する蛍光面基板とを備えた画像表示装置であって、
前記薄膜型電子源は、前記電子加速層の前記領域内で前記下部電極が多角形状に形成され、前記多角形の少なくとも一辺に前記下部電極の電極膜からなる給電部が形成されていることを特徴とする画像表示装置。
The electron acceleration layer is sandwiched between a lower electrode and an upper electrode and between the lower electrode and the upper electrode, and is laminated with the electron acceleration layer by applying a voltage between the lower electrode and the upper electrode. A cathode substrate in which a number of thin film type electron sources emitting electrons from the upper electrode side in a region are arranged in a matrix, and a phosphor screen substrate having a plurality of color phosphors arranged corresponding to each of the thin film type electron sources An image display device comprising:
In the thin film type electron source, the lower electrode is formed in a polygonal shape in the region of the electron acceleration layer, and a power feeding portion including an electrode film of the lower electrode is formed on at least one side of the polygon. A characteristic image display device.
前記薄膜型電子源は、前記多角形の四辺に給電部が形成されていることを特徴とする請求項1に記載の画像表示装置。   The image display apparatus according to claim 1, wherein the thin-film electron source has a power feeding portion formed on four sides of the polygon. 前記薄膜型電子源は、前記多角形の三辺に給電部が形成されていることを特徴とする請求項1に記載の画像表示装置。   The image display apparatus according to claim 1, wherein the thin-film electron source has a power feeding portion formed on three sides of the polygon. 前記薄膜型電子源は、前記多角形の二辺に給電部が形成されていることを特徴とする請求項1に記載の画像表示装置。   The image display apparatus according to claim 1, wherein the thin-film electron source has a power feeding portion formed on two sides of the polygon. 前記薄膜型電子源は、前記多角形の一辺に給電部が形成されていることを特徴とする請求項1に記載の画像表示装置。   The image display apparatus according to claim 1, wherein the thin-film electron source has a power feeding portion formed on one side of the polygon. 前記給電部の長さは、前記多角形の一辺の長さよりも短いことを特徴する請求項1乃至請求項5の何れかに記載の画像表示装置。   The image display apparatus according to claim 1, wherein a length of the power feeding unit is shorter than a length of one side of the polygon. 前記蛍光面基板に有する蛍光体層は、赤、緑、青の3色から構成されていることを特徴とする請求項1乃至請求項6の何れかに記載の画像表示装置。   7. The image display device according to claim 1, wherein the phosphor layer included in the phosphor screen substrate is composed of three colors of red, green, and blue. 前記蛍光面基板に有する蛍光体層は、赤、緑、青の3色から構成され、各蛍光体層は遮光層で区画されていることを特徴とする請求項1乃至請求項6の何れかに記載の画像表示装置。

7. The phosphor layer on the phosphor screen substrate is composed of three colors of red, green, and blue, and each phosphor layer is partitioned by a light shielding layer. The image display device described in 1.

JP2005280408A 2005-09-27 2005-09-27 Image display device Pending JP2007095373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005280408A JP2007095373A (en) 2005-09-27 2005-09-27 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280408A JP2007095373A (en) 2005-09-27 2005-09-27 Image display device

Publications (1)

Publication Number Publication Date
JP2007095373A true JP2007095373A (en) 2007-04-12

Family

ID=37980836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280408A Pending JP2007095373A (en) 2005-09-27 2005-09-27 Image display device

Country Status (1)

Country Link
JP (1) JP2007095373A (en)

Similar Documents

Publication Publication Date Title
JP4192681B2 (en) Display device and manufacturing method thereof
JP2004246317A (en) Cold cathode type flat panel display
US20080238293A1 (en) Self-Luminous Planar Display Device
JP2006107746A (en) Image display device
US7291966B2 (en) Display device
JP2007165012A (en) Picture display device
JP2007095373A (en) Image display device
JP3643503B2 (en) Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus
JP2006253026A (en) Image display device
JP2006236590A (en) Image display device
JP2008257985A (en) Image display device and manufacturing method therefor
JP2007250219A (en) Image display, and its manufacturing method
JP2001023551A (en) Display
JP2006107741A (en) Image display device and its manufacturing method
JP2007103024A (en) Image display device
JP4126987B2 (en) Image display device
JP3992710B2 (en) Display device
JP2009076206A (en) Image display device and manufacturing method thereof
JP2001023553A (en) Display
JP2007134256A (en) Image display device and manufacturing method of the same
JP2008276975A (en) Image display device and its manufacturing method
JP2006202531A (en) Image display device
JP2007165172A (en) Image display unit, display panel, and thin film electron-emitting element used for these
JP2001023510A (en) Thin-film electron source, display, and electronic line drawing device
US20070200801A1 (en) Display device