JP2007094024A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2007094024A JP2007094024A JP2005283504A JP2005283504A JP2007094024A JP 2007094024 A JP2007094024 A JP 2007094024A JP 2005283504 A JP2005283504 A JP 2005283504A JP 2005283504 A JP2005283504 A JP 2005283504A JP 2007094024 A JP2007094024 A JP 2007094024A
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- electrode
- electrodes
- common
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は液晶表示装置に関する。 The present invention relates to a liquid crystal display device.
従来、この種の装置は例えば特許文献1(図4参照)に示されている。図4において、複数の走査電極1および複数の信号電極2と、その交点近傍に位置する複数の画素電極10が配置されている。各走査電極1と各信号電極2と各画素電極10に接続されたTFT5が設けられている。そして、複数の共通電極6と、各画素電極6との間に接続された各補助コンデンサ13が設けられている。
上記装置では、クロストークやフリッカが生じ易い欠点がある。本発明者がその原因を究明したところ、各共通電極6に接続された各補助コンデンサ13に印加される電圧が一定でなく、ばらついているからである事がわかった。その結果、各走査電極1に印加されるゲートパルスが立ち上がった後に、各画素電極に印加される電圧の特性がばらつくので、クロストークやフリッカが起こり易い事が分かった。
The above apparatus has a drawback that crosstalk and flicker are likely to occur. As a result of investigation by the inventor of the present invention, it was found that the voltage applied to each
そもそもの原因は、高精細とするためには、各画素30同士の隙間を大きくできないため、共通電極6の幅を10〜20μmと、狭くせざるを得ない。そのため、共通電極6の先端近傍での電圧降下が大きいためである。
In the first place, in order to achieve high definition, the gap between the
そこで、本発明はこの様な従来の欠点を考慮して、装置を大きくせず、コストを大きく上げることなく、クロストークやフリッカを解消した液晶表示装置を提供する。 Therefore, the present invention provides a liquid crystal display device in which crosstalk and flicker are eliminated without increasing the size of the device and without significantly increasing the cost in consideration of the conventional drawbacks.
上記課題を解決するために、請求項1の本発明では、第1絶縁基板と、第2絶縁基板と、両基板間に設けられた液晶とを備え、前記第1絶縁基板上において、行列状に配置された複数の走査電極および複数の信号電極と、前記走査電極と前記信号電極との交点近傍に配置された複数の画素電極と、各走査電極と各信号電極と各画素電極に接続された各スイッチング素子と、前記第1絶縁基板上に配置された複数の第1共通電極と、各画素電極と各第1共通電極との間に接続された各補助コンデンサと、各第1共通電極に接続され、共通電圧が供給され、閉回路とされた第2共通電極とを備えた。 In order to solve the above-mentioned problem, the present invention of claim 1 includes a first insulating substrate, a second insulating substrate, and a liquid crystal provided between the two substrates, and the matrix is formed on the first insulating substrate. A plurality of scanning electrodes and a plurality of signal electrodes disposed in the plurality of pixel electrodes, a plurality of pixel electrodes disposed near intersections of the scanning electrodes and the signal electrodes, and each scanning electrode, each signal electrode, and each pixel electrode. Each switching element, a plurality of first common electrodes disposed on the first insulating substrate, each auxiliary capacitor connected between each pixel electrode and each first common electrode, and each first common electrode And a second common electrode which is supplied with a common voltage and is a closed circuit.
請求項2の本発明では、前記第1絶縁基板上に、前記第2共通電極と離れて配置され、各第1共通電極に接続され前記共通電圧が供給され、閉回路とされた第3共通電極を備えた。 According to a second aspect of the present invention, a third common circuit is disposed on the first insulating substrate so as to be separated from the second common electrode, connected to each first common electrode and supplied with the common voltage, thereby forming a closed circuit. An electrode was provided.
請求項3の本発明では、前記第2共通電極と前記第3共通電極を電気的接続させた。 In the present invention of claim 3, the second common electrode and the third common electrode are electrically connected.
請求項4の本発明では、前記第2絶縁基板の背面に共通電極が配置され、前記第1共通電極及び/又は前記第2共通電極及び/又は前記第3共通電極が、前記共通電極に電気的接続された。 In a fourth aspect of the present invention, a common electrode is disposed on the back surface of the second insulating substrate, and the first common electrode and / or the second common electrode and / or the third common electrode are electrically connected to the common electrode. Connected.
請求項5の本発明では、前記第2共通電極および前記第3共通電極の各幅が、100μmないし500μmである。
In this invention of
請求項1の様に、各第1共通電極に接続され、共通電圧が供給され、閉回路とされた第2共通電極を設ける事により、各第1共通電極の各部分における電圧降下が小さくなる。その結果、各第1共通電極に接続された各補助コンデンサの印加電圧が略一定となり、クロストークやフリッカの発生を防止できる。 As in claim 1, by providing a second common electrode connected to each first common electrode, supplied with a common voltage, and having a closed circuit, a voltage drop at each portion of each first common electrode is reduced. . As a result, the applied voltage of each auxiliary capacitor connected to each first common electrode becomes substantially constant, and the occurrence of crosstalk and flicker can be prevented.
請求項2の様に、請求項1の構成に加えて、第2共通電極に離れて位置し、各第1共通電極に接続され、共通電圧が供給され、閉回路とされた第3共通電極を設ける事により、各第1共通電極の各部分における電圧降下が更に小さくなる。その結果、各第1共通電極に接続された各補助コンデンサの印加電圧が略一定となり、クロストークやフリッカの発生を防止できる。 As in claim 2, in addition to the structure of claim 1, the third common electrode is located apart from the second common electrode, connected to each first common electrode, supplied with a common voltage, and closed circuit By providing the voltage drop, the voltage drop at each portion of each first common electrode is further reduced. As a result, the applied voltage of each auxiliary capacitor connected to each first common electrode becomes substantially constant, and the occurrence of crosstalk and flicker can be prevented.
請求項3の様に、第2共通電極と第3共通電極を電気的接続させることにより、各第1共通電極の各部分における電圧降下は、更に小さくなる。 As in the third aspect, by electrically connecting the second common electrode and the third common electrode, the voltage drop at each portion of each first common electrode is further reduced.
請求項4の様に、第1共通電極及び/又は第2共通電極及び/又は第3共通電極を、第2絶縁基板の共通電極に電気的接続させる事により、共通電極に対し、電圧を供給するための新規の手段を設ける必要がない。 The voltage is supplied to the common electrode by electrically connecting the first common electrode and / or the second common electrode and / or the third common electrode to the common electrode of the second insulating substrate. There is no need to provide a new means for doing this.
請求項5の様に、第2共通電極および第3共通電極の各幅を、100μmないし500μmとすることにより、各第1共通電極の各部分における電圧降下を更に小さくできる。また、装置を大きくすることなく、コストを大きく上げる必要もない。 As in the fifth aspect, by setting the widths of the second common electrode and the third common electrode to 100 μm to 500 μm, the voltage drop at each portion of each first common electrode can be further reduced. Further, it is not necessary to increase the cost without enlarging the apparatus.
以下に、本発明を実施するための最良の形態を、実施例及び図面を用いて詳細に説明する。以下の実施例は、本発明の技術思想を具体化するための液晶表示装置の一例を例示するものである。本発明は、特許請求の範囲に示した技術思想を逸脱することなく、種々の変更を行ったものにも、均しく適用し得る。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to examples and drawings. The following embodiments exemplify an example of a liquid crystal display device for embodying the technical idea of the present invention. The present invention can be equally applied to various modifications without departing from the technical idea shown in the claims.
以下、図1ないし図3に従い、本実施例に係る液晶表示装置1を説明する。図1は液晶表示装置1の電気回路図である。図2は図1のA部詳細図であり、配線パターンの平面図である。図3は図2のB−B断面図であり、液晶表示装置1の部分的断面図である。 Hereinafter, the liquid crystal display device 1 according to the present embodiment will be described with reference to FIGS. 1 to 3. FIG. 1 is an electric circuit diagram of the liquid crystal display device 1. FIG. 2 is a detailed view of part A of FIG. 1 and is a plan view of a wiring pattern. 3 is a cross-sectional view taken along the line BB in FIG. 2, and is a partial cross-sectional view of the liquid crystal display device 1.
図3において、液晶表示装置1は、第1絶縁基板2と、第2絶縁基板3と、両基板2,3間に設けられた液晶4等を有している。第1絶縁基板2および第2絶縁基板3は例えばガラス板等からなる。
In FIG. 3, the liquid crystal display device 1 includes a first insulating substrate 2, a second insulating substrate 3, and a
第2絶縁基板3の背面には順に、カラーフィルタ層5と、保護層6と、共通電極7等が形成されている。カラーフィルタ層5は例えば、R,G,Bの各フィルタがストライプ状に順に、繰り返し、配置されたものである。
A
図1において、第1絶縁基板2上において、行列状に、複数の走査電極8と、複数の信号電極9が形成されている。
In FIG. 1, a plurality of
信号電極9は、図1の上から順に、s1,s2,…s527,s528で示されたものである。走査電極8は、図1の右から順に、g1,…g110,g220,…g111で示したものである。
The signal electrodes 9 are indicated by s1, s2,... S527, s528 in order from the top of FIG. The
複数の画素電極10は、各走査電極8と、各信号電極9の交点近傍に配置されている。各スイッチング素子11は、各走査電極8と、各信号電極9と、各画素電極10に接続されている。
The plurality of
各スイッチング素子11は例えば、TFT(薄膜トランジスタ)等からなる。各スイッチング素子11のソースは各信号電極9に接続されている。各スイッチング素子11のゲートは各走査電極8に接続されている。各スイッチング素子11のドレインは、各画素電極10に接続されている。
Each switching element 11 includes, for example, a TFT (Thin Film Transistor). The source of each switching element 11 is connected to each signal electrode 9. The gate of each switching element 11 is connected to each
複数の第1共通電極C1,…C110,C220,…C111は、第1絶縁基板2上に配置されている。各第1共通電極C1,…C110,C220,…C111は、走査電極
g1,…g110,g220,…g111に隣接して配置されている。
The plurality of first common electrodes C1, ... C110, C220, ... C111 are arranged on the first insulating substrate 2. Each of the first common electrodes C1,... C110, C220,... C111 is disposed adjacent to the scanning electrodes g1,.
各補助コンデンサ12は、各画素電極10と、各第1共通電極C1〜C220との間に接続されている。
Each
即ち、図2に示す様に、第1絶縁基板2上に第1共通電極C220が形成されている。第1共通電極C220上に絶縁膜(図示せず)が部分的に形成されている。 That is, as shown in FIG. 2, the first common electrode C <b> 220 is formed on the first insulating substrate 2. An insulating film (not shown) is partially formed on the first common electrode C220.
画素電極10は、この絶縁膜上および第1絶縁基板2上に形成されている。これらの第1共通電極C220と、上記絶縁膜と、画素電極10とにより、補助コンデンサ12が形成されている。
The
第2共通電極13は第1絶縁基板2上に形成され、各第1共通電極C1〜C220に接続され、閉回路として構成されている。
The second
第2共通電極13は、入力端子14,15,16を介して、共通電圧(例えば、直流5ボルト)が供給される。
The second
第2共通電極13は例えばアルミニュウム等からなる。第2共通電極13は、第1絶縁基板2上に、例えば、厚さが2000オングストローム、幅が100μmないし500μmにて形成されている。
The second
第2共通電極13は、幅が100μm以上になると、第1共通電極C1〜C220における電圧降下が減ることにより、実用上、差し支えない程度に、クロストークやフリッカの発生を防止できる。
When the width of the second
また、第2共通電極13は、幅が500μmを越えても、幅が500μmの時と、上記電圧降下値は変わらない。従って、第2共通電極13は、幅が100μmないし500μmが望ましい。
Further, even if the width of the second
第3共通電極17は第1絶縁基板2上に、第2共通電極13と離れて配置されている。例えば、第2共通電極13は、第1絶縁基板2の1辺近傍に配置されている。第3共通電極17は、上記1辺に対向する位置にある第1絶縁基板2の他辺近傍に配置されている。
The third
第3共通電極17は、各第1共通電極C1〜C220に接続され、閉回路として構成されている。
The third
第3共通電極17は、入力端子18を介して、共通電圧(例えば、直流5ボルト)が供給されている。
The third
第3共通電極17は、例えばアルミニュウム等からなる。第3共通電極17は、第1絶縁基板2上に、例えば、厚さが2000オングストローム、幅が100μmないし500μmにて形成されている。
The third
第3共通電極17の幅は、100μmないし500μmが望ましい理由は、第2共通電極13と同じである。
The reason why the width of the third
接続部19は、第2共通電極13と、第3共通電極17とを電気的接続させるものである。接続部19は、IC20内の絶縁基板(図示せず)上に、厚さが2000オングストローム、幅が100μmないし500μmのアルミニュウムにて形成されている。
The
第1共通電極C1〜C220及び/又は第2共通電極13及び/又は第3共通電極17は、第2絶縁基板3の背面に設けられた共通電極7に電気的接続されている。
The first common electrodes C <b> 1 to C <b> 220 and / or the second
IC20を構成する走査線駆動部43の各出力端子GD1〜G110は走査電極23,g1〜g110に接続され、各々、走査電極23,g1〜g110を駆動する。
The output terminals GD1 to G110 of the scanning
IC20を構成する走査線駆動部44の各出力端子GD3〜G220は走査電極22,g111〜g220に接続され、各々、走査電極22,g111〜g220を駆動する。
The output terminals GD3 to G220 of the scanning
IC20を構成する信号線駆動部45の各出力端子S1〜S528は,信号電極s1〜s528に接続され、各々、信号電極s1〜s528を駆動する。
The output terminals S1 to S528 of the signal
以下に、本発明の特徴をまとめる。第1の特徴は、第1絶縁基板2と、第2絶縁基板3と、両基板間に設けられた液晶4とを備え、第1絶縁基板上2において、行列状に配置された複数の走査電極8および複数の信号電極9と、走査電極8と信号電極9との交点近傍に配置された複数の画素電極10が設けられている。そして、各走査電極8と各信号電極9と各画素電極10に接続された各スイッチング素子11と、第1絶縁基板2上に配置された複数の第1共通電極C1〜C220と、各画素電極10と各第1共通電極C1〜C220との間に接続された各補助コンデンサ12が設けられている。そして、各第1共通電極C1〜C220に接続され、共通電圧が供給され、閉回路とされた第2共通電極13とが設けられている。
The features of the present invention are summarized below. The first feature includes a first insulating substrate 2, a second insulating substrate 3, and a
第2の特徴は、第1絶縁基板2上に、第2共通電極13と離れて配置され、各第1共通電極C1〜C220に接続され、共通電圧が供給され、閉回路とされた第3共通電極17が設けられている。
The second feature is that a third circuit is arranged on the first insulating substrate 2 apart from the second
第3の特徴は、第2共通電極13と、第3共通電極17とを電気的接続させた構成である。
The third feature is a configuration in which the second
第4の特徴は、第2絶縁基板3の背面に共通電極7が配置され、第1共通電極C1〜C220及び/又は第2共通電極13及び/又は第3共通電極17が、共通電極7に電気的接続された構成である。
A fourth feature is that the
第5の特徴は、第2共通電極13および第3共通電極17の各幅が、100μmないし500μmである事である。以上で、本発明の特徴の説明を終わる。
A fifth feature is that each width of the second
共通線21は、走査電極g111の左側に形成されている。列電極22は共通線21の左側に形成されている。
The
第1共通電極C1の右側には順に、列電極23、共通線24,25,26,27,28が形成されている。共通線24〜28は、第2共通電極13と、第3共通電極17との間に接続されている。
A
信号電極s1の上側には順に、行電極28,29,30が形成されている。信号電極s528の下側には順に、行電極31,32,33が形成されている。
スイッチング素子11は、各列電極22、g111,…g1,23と、各行電極29,28と、各画素電極10とに接続されている。
The switching element 11 is connected to each
各補助コンデンサ12は、各画素電極10と、各共通線21,C111,…C1,24との間に形成されている。
Each
同様に、スイッチング素子11は、各列電極22、g111,…g1,23と、行電極31と、各画素電極10とに接続されている。各補助コンデンサ12は、各画素電極10と、各共通線21,C111,…C1,24との間に形成されている。
Similarly, the switching element 11 is connected to each
この様に、走査電極g1〜g220と、信号電極s1〜s220と、画素電極10に接続された各TFTを有する画素34は、有効表示領域である。
In this manner, the scanning electrodes g1 to g220, the signal electrodes s1 to s220, and the pixel 34 having each TFT connected to the
また、上記画素34を外れた、各TFTを有する画素35は、非表示領域である。この非表示領域は、表示領域が、入力された画像データを正確に表示するために必要である。 Further, the pixel 35 having each TFT outside the pixel 34 is a non-display area. This non-display area is necessary for the display area to accurately display the input image data.
第1保護ダイオード36は、列電極23および走査電極g1〜g110と、行電極30との間に接続されている。第1保護ダイオード36は、走査電極g1〜g110から行電極30を介して、第2共通電極13へ、静電気で生じた電流を流すものである。また、上記流れとは、逆の流れ方もある。
The
第1保護ダイオード37は、列電極22および走査電極g111〜g220と、行電極33との間に接続されている。第1保護ダイオード37は、走査電極g111〜g220から行電極33を介して、第3共通電極17へ、静電気で生じた電流を流すものである。また、上記流れとは、逆の流れ方もある。
The
第2保護ダイオード38は、行電極29,28および信号電極s1〜s528および行電極31,32と、共通線26との間に接続されている。第2保護ダイオード38は、信号電極s1〜s528から共通線26を介して、第2共通電極13および第3共通電極17へ、静電気で生じた電流を流すものである。また、上記流れとは、逆の流れ方もある。
The
第3共通電極17と、第1共通電極C220との交点39は、図1と図2と図3に示されている。
An
図2において、補助コンデンサ12から離れて位置する第1共通電極C220の端は、6個の櫛歯状に形成されている。
In FIG. 2, the end of the first common electrode C220 located away from the
また、第3共通電極17の左端は、6個の櫛歯状に形成されている。第1共通電極C220の櫛歯と、第3共通電極17の櫛歯は、電気的接続されている。
Further, the left end of the third
第3共通電極17の櫛歯上には、絶縁層40が設けられている。絶縁層40には、2個の孔41が設けられている。2個の孔41を導通する様に、ITO層42が設けられている。
An insulating
4 液晶
8 走査電極
9 信号電極
10 画素電極
11 スイッチング素子
12 補助コンデンサ
13 第2共通電極
C1〜C220 第1共通電極
4
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283504A JP2007094024A (en) | 2005-09-29 | 2005-09-29 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283504A JP2007094024A (en) | 2005-09-29 | 2005-09-29 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007094024A true JP2007094024A (en) | 2007-04-12 |
Family
ID=37979828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005283504A Withdrawn JP2007094024A (en) | 2005-09-29 | 2005-09-29 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007094024A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100976581B1 (en) | 2008-04-08 | 2010-08-17 | 이성호 | Liquid crystal display having narrow bezel |
WO2018168680A1 (en) * | 2017-03-17 | 2018-09-20 | シャープ株式会社 | Active-matrix substrate and display panel |
-
2005
- 2005-09-29 JP JP2005283504A patent/JP2007094024A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100976581B1 (en) | 2008-04-08 | 2010-08-17 | 이성호 | Liquid crystal display having narrow bezel |
WO2018168680A1 (en) * | 2017-03-17 | 2018-09-20 | シャープ株式会社 | Active-matrix substrate and display panel |
JPWO2018168680A1 (en) * | 2017-03-17 | 2019-12-26 | シャープ株式会社 | Active matrix substrate and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7944513B2 (en) | Display device | |
US7129999B2 (en) | Liquid crystal display device | |
US6633360B2 (en) | Active matrix type liquid crystal display apparatus | |
JP5114545B2 (en) | Display device | |
KR100361626B1 (en) | Active matrix liquid crystal display apparatus | |
US10115369B2 (en) | Active matrix substrate, and display device including the active matrix substrate | |
CN107077035B (en) | Active matrix substrate and display panel | |
EP0766118A2 (en) | Active-matrix type liquid crystal display device and method of compensating for defective pixel | |
JP4115649B2 (en) | Active matrix liquid crystal display device | |
JP4065645B2 (en) | Active matrix liquid crystal display device | |
JP2007094024A (en) | Liquid crystal display device | |
JP2006251322A (en) | Liquid crystal display device and electronic information apparatus | |
JP4946042B2 (en) | Liquid crystal display | |
JP2000292802A (en) | Lateral electric field type active matrix liquid crystal display device | |
JP4816110B2 (en) | Liquid crystal display | |
JP2007511787A (en) | Liquid crystal display using double selection diode | |
JP5310759B2 (en) | Liquid crystal display | |
JP5594177B2 (en) | Liquid crystal display | |
JP2007193112A (en) | Liquid crystal display | |
JP2007094252A (en) | Liquid crystal display device | |
JP2007206133A (en) | Liquid crystal display device | |
JP2023087819A (en) | Active matrix substrate and display panel | |
KR100831304B1 (en) | Liquid crystal display device | |
JP2006337424A (en) | Electrooptical device and electronic equipment | |
JP2007310281A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |