JP2007074120A - 超電導回路 - Google Patents

Abstract

【課題】 本発明は、ジッタが小さく精度の高いクロック信号を生成可能な超電導回路によるクロック発生回路を提供することを目的とする。
【解決手段】 超電導回路は、第１のトランスの２次側インダクタに結合され単一磁束量子パルスを生成する第１のパルス発生回路と、第２のトランスの２次側インダクタに結合され単一磁束量子パルスを生成する第２のパルス発生回路と、第１のパルス発生回路からの単一磁束量子パルスと第２のパルス発生回路からの単一磁束量子パルスとを重ね合わせたパルス信号を出力する合流回路を含み、第１及び第２のパルス発生回路の各々は、２次側インダクタを含む超電導ループと、超電導ループ内に設けられ単一磁束量子パルスを生成する第１のジョセフソン接合と、超電導ループ内に設けられ２次側インダクタを流れる電流に対する閾値が第１のジョセフソン接合とは異なる第２のジョセフソン接合を含む。
【選択図】 図３

Description

本発明は、単一磁束量子を用いた超電導回路に関し、詳しくは周波数を逓倍することにより高周波クロックを生成する超電導回路に関する。

超電導体の巨視的量子効果として、超電導体でループを形成するとループ内の磁束が量子化される。このように超電導体の中で量子化された磁束の最小単位のことをＳＦＱ（Single Flux Quantum：単一磁束量子）と呼ぶ。磁束量子を情報担体とする論理回路がＳＦＱ回路であり、2個のジョセフソン接合を含む超電導ループに磁束量子が入った状態を論理”1”、磁束量子が入っていない状態を論理”0”に対応させる。

ＳＦＱ回路の基本構造である超電導ループを多数個接続すると，超電導体とジョセフソン接合で構成されるはしご型線路ができる。これがJTL（Josephson Transmission Line：ジョセフソン伝送線）であり、磁束量子を伝搬させることができる。即ち、あるループで発生したＳＦＱはその隣のジョセフソン素子のスイッチングを引き起こし、隣のループにＳＦＱが発生する。この連鎖反応によりＳＦＱが伝播していく。これによりフリップフロップ等の様々な論理回路をＳＦＱ回路により形成することができる。このようなＳＦＱ回路は、例えば、高速信号を測定する超電導サンプラや、高速信号や微小信号用のＡ／Ｄ変換器等のアナログ要素を含む回路等、様々なアナログ/デジタル処理回路への応用が期待される。

このような超電導アナログ/デジタル回路において、高周波且つ高精度のクロック信号が必要とされる。例えば、周波数帯域が１０ＭＨｚでありビット数が１４ｂｉｔの性能を有する超電導体/半導体ハイブリット型のシグマデルタＡ／Ｄコンバータを実現するためには、周波数が２０ＧＨｚでジッタが２ｐｓ以下のサンプリングクロックが必要となる。

しかし高周波の信号を、外部の常温環境下での半導体回路から低温環境下の超電導回路に供給することには困難が伴う。これは信号線を通じての熱伝播を抑えるために、信号線長を長くすること及び信号線幅を狭くすること等が要求され、そのような信号線では高周波の信号が伝播し難いからである。

従って、外部から高周波の信号を直接に供給するのではなく、周波数を抑えた信号を外部から超電導回路に供給し、超電導回路の内部で周波数を逓倍することが好ましい。例えば、外部から１０ＧＨｚの正弦波を入力し、超電導回路のチップ内に設けたダブラー回路により２０ＧＨｚのクロックパルスを生成することなどが考えられる。

超電導回路で構成された周波数逓倍回路としては、例えばラダー＋コンディショナー回路（非特許文献１）やフリークエンシー・マルチプライヤー（非特許文献２）等が開発されている。ラダー＋コンディショナー回路は、ＪＴＬを複数段積み重ねたラダー回路とＪＴＬを用いたコンディショナー回路とが組み合わされた構成となっている。入力として供給されるパルス信号をラダー回路の各段のＪＴＬで遅延させることにより、異なる遅延時間を有する複数のパルス信号を重ね合わせ、更にコンディショナー回路により、重ね合わさったパルス信号の各パルスの間隔が等しくなるように調整する。しかしラダー回路の各段のＪＴＬでの遅延時間を精度よく設定することが難しく、またコンディショナー回路によるパルス間隔の調整能力にも限界があるために、パルス間隔を精度よく均等にすることが困難であった。

フリークエンシー・マルチプライヤーはトランス結合を利用した位相の変化に基づいて周波数を逓倍する回路である。図１は、従来のフリークエンシー・マルチプライヤーの回路構成を示す回路図である。

図１のフリークエンシー・マルチプライヤー１０は、トランス回路１１、インダクタ１２−１乃至１２−５、インダクタ１３−１乃至１３−５、電流源１４−１乃至１４−４、電流源１５−１乃至１５−４、ジョセフソン接合１６−１乃至１６−６、ジョセフソン接合１７−１乃至１７−６、インダクタ１８、電流源１９、及びジョセフソン接合２０を含む。またトランス回路１１の１次側インダクタＬ_１１には、交流電源２１から抵抗２２を介して正弦波電流Ｉ_ｉｎが入力される。

これに応じてトランス回路１１の２次側インダクタＬ_２１に正弦波電流Ｉ_Ｌが生成されるが、この正弦波電流Ｉ_Ｌが最初は図示する矢印の向きに流れるとする。電流源１４−１からジョセフソン接合１６−１に供給されるバイアス電流と正弦波電流Ｉ_Ｌとの和がジョセフソン接合１６−１の臨界電流を超えると、ジョセフソン接合１６−１がスイッチオンしてパルスを生成する。このパルスにより次段のジョセフソン接合１６−２がスイッチオンしてパルスを生成する。このようにしてパルスが順次後段に伝播されていく。

交流電源２１からの正弦波電流Ｉ_ｉｎの位相がπずれた点では、トランス回路１１の２次側インダクタＬ_２１に生成される正弦波電流Ｉ_Ｌが、図示する矢印の向きとは逆になる。電流源１５−１からジョセフソン接合１７−１に供給されるバイアス電流と正弦波電流Ｉ_Ｌとの和がジョセフソン接合１７−１の臨界電流を超えると、ジョセフソン接合１７−１がスイッチオンしてパルスを生成する。このパルスにより次段のジョセフソン接合１７−２がスイッチオンしてパルスを生成する。このようにしてパルスが順次後段に伝播されていく。

このようにしてフリークエンシー・マルチプライヤー１０の上段の回路及び下段の回路をそれぞれ伝播したパルスが、合流バッファ回路２３において合流する。合流後の信号によりジョセフソン接合２０がスイッチングされ、このスイッチングにより生じる電圧が出力電圧Ｖ_ＯＵＴとなる。

上記説明では、簡単のために、バイアス電流と正弦波電流Ｉ_Ｌとの和がジョセフソン接合の臨界電流を超えるとスイッチングが起こると説明した。しかし実際にはジョセフソン接合のスイッチングにより磁束量子が発生し、周回電流が生成されて正弦波電流Ｉ_Ｌに重ね合わさせるので、フリークエンシー・マルチプライヤー１０の実際の動作は上記説明とは若干異なることになる。その結果、パルス間隔が等間隔とはならないという問題が生じる。

図２は、図１に示すフリークエンシー・マルチプライヤー１０の動作波形を示す図である。図２の（ａ）にはトランス回路１１の１次側インダクタＬ_１１へ入力される交流電流Ｉ_ｉｎを示す。（ｂ）にはトランス回路１１の２次側インダクタＬ_２１に流れる電流Ｉ_Ｌを示す。（ｂ）において点線で示す波形が、２次側インダクタＬ_２１により生成される正弦波電流である。また実線で示す波形が、ジョセフソン接合のスイッチングにより生じる磁束量子が発生する電流Ｉ_Φ０と点線で示した正弦波電流との和である。従って、トランス回路１１の２次側インダクタＬ_２１に流れる電流Ｉ_Ｌは実線で示す波形となる。

図１のフリークエンシー・マルチプライヤー１０においては、等間隔のパルスを生成するために、トランス回路１１の２次側インダクタＬ_２１の両端にそれぞれ接続される上段の回路と下段の回路は、対称な構造である必要がある。従って、図２（ｂ）に示すようにジョセフソン接合１６−１の閾値Ｉ_{ｔｈ（Ｊ１）}及びジョセフソン接合１７−１の閾値Ｉ_{ｔｈ（Ｊ２）}は、同一の大きさ（電流の向きを反映して符号は逆）となっている。

図２（ｂ）に示されるように、時間ｔ１までは初期状態（磁束量子が存在しない状態）であり、２次側インダクタＬ_２１に流れる電流Ｉ_Ｌは点線で示す正弦波電流と等しい。時間ｔ１において、この電流Ｉ_Ｌが閾値Ｉ_{ｔｈ（Ｊ１）}（電流Ｉ_Ｌに対する閾値であり電流源１４−１のバイアス電流分を含む値）を超えると、ジョセフソン接合１６−１がスイッチしてインダクタＬ_２１を含む超電導閉ループ内に磁束量子を生成させ、ループ内で反時計回りの周回電流Ｉ_Φ０を生成する。２次側インダクタＬ_２１に流れる電流Ｉ_Ｌは、この周回電流Ｉ_Φ０の分だけ正弦波電流からずれた大きさとなる。またこのジョセフソン接合１６−１のスイッチングで発生したパルスが回路を伝播していき、図１の上段に示す電圧Ｖ１が、図２（ｃ）に示すようにパルス状の変化を示す。

その後時間ｔ２において電流Ｉ_Ｌが閾値Ｉ_{ｔｈ（Ｊ２）}（電流Ｉ_Ｌに対する閾値であり電流源１５−１のバイアス電流分を含む値）を超えると、ジョセフソン接合１７−１がスイッチしてインダクタＬ_２１を含む超電導閉ループ内に磁束量子を生成させ、ループ内で時計回りの周回電流Ｉ_Φ０を生成する。２次側インダクタＬ_２１に流れる電流Ｉ_Ｌは、この周回電流Ｉ_Φ０の分だけ変位して正弦波電流と等しい大きさに戻る。時間ｔ１で発生した磁束量子と時間ｔ２で発生した磁束量子とが打ち消しあって、磁束量子がない状態となる。またこのジョセフソン接合１７−１のスイッチングで発生したパルスが回路を伝播していき、図１の下段に示す電圧Ｖ２が、図２（ｄ）に示すようにパルス状の変化を示す。

次に時間ｔ３において電流Ｉ_Ｌが閾値Ｉ_{ｔｈ（Ｊ２）}を超えると、ジョセフソン接合１７−１がスイッチしてインダクタＬ_２１を含む超電導閉ループ内に磁束量子を生成させ、ループ内で時計回りの周回電流Ｉ_Φ０を生成する。２次側インダクタＬ_２１に流れる電流Ｉ_Ｌは、この周回電流Ｉ_Φ０の分だけ正弦波電流からずれた大きさとなる。またこれに伴うパルス伝播により、図２（ｄ）に示す電圧Ｖ２が、更なるパルス状の変化を示す。

更に時間ｔ４において電流Ｉ_Ｌが閾値Ｉ_{ｔｈ（Ｊ１）}を超えると、ジョセフソン接合１６−１がスイッチしてインダクタＬ_２１を含む超電導閉ループ内に磁束量子を生成させ、ループ内で反時計回りの周回電流Ｉ_Φ０を生成する。２次側インダクタＬ_２１に流れる電流Ｉ_Ｌは、この周回電流Ｉ_Φ０の分だけ変位して正弦波電流と等しい大きさに戻る。時間ｔ３で発生した磁束量子と時間ｔ４で発生した磁束量子とが打ち消しあって、磁束量子がない状態となる。またこれに伴うパルス伝播により、図２（ｃ）に示す電圧Ｖ１が、更なるパルス状の変化を示す。

このようにして入力正弦波の１周期Ｔの間に、ｔ１、ｔ２、ｔ３、ｔ４のタイミングで４つのパルスが発生される。これらのパルスが合流バッファ回路２３で合成されて、出力電圧Ｖ_ＯＵＴは、図２（ｅ）に示す波形となる。この出力電圧Ｖ_ＯＵＴにおいて、パルス間の時間間隔はΔｔ１、Δｔ２、Δｔ１、Δｔ２、・・・となる。

時間ｔ１でのパルスと時間ｔ３でのパルスとは、図２（ｂ）に示されるように正弦波電流の波形に依存したタイミングで発生するので、互いに正弦波の半周期分ずれることになる。従って、これらのパルスのタイミングの精度に関しては問題がない。即ち図２（ｅ）においてΔｔ１＋Δｔ２は入力正弦波の半周期に等しい。

しかし時間ｔ２でのパルスと時間ｔ４でのパルスとは、図２（ｂ）に示されるように正弦波電流に周回電流Ｉ_Φ０が重畳した波形に依存したタイミングで発生する。従って、時間ｔ１のパルスと時間ｔ２のパルスとの間隔、及び時間ｔ３のパルスと時間ｔ４のパルスとの間隔は、正弦波入力とは無関係な時間長となる。即ち図２（ｅ）においてΔｔ１及びΔｔ２のそれぞれは、入力正弦波の１／４周期ではなく、入力正弦波の周期とは無関係な長さとなる。また周回電流Ｉ_Φ０の大きさは、回路パラメータにより変動するので、精度よく時間ｔ２のパルス及び時間ｔ４のパルスのタイミングを設定することが難しい。

このように従来のフリークエンシー・マルチプライヤーでは、均等な間隔のパルス信号を生成することが困難であった。
A. Yoshida et al, "Frequency Multiply Circuit for Superconducting A/D Converter," IEEE Transactions on Applied Superconductivity, Vol. 15, No. 2, pp 431-434 (2005) J. C. Lin et al, "Design of SFQ-Counting Analog-to-Digital Converter," IEEE Transactions on Applied Superconductivity, Vol. 5, No. 2, pp 2252-2259 (1995)

以上を鑑みて、本発明は、ジッタが小さく精度の高いクロック信号を生成可能な超電導回路によるクロック発生回路を提供することを目的とする。

超電導回路は、交流入力を１次側インダクタに受け取り２次側インダクタに第１の交流出力を生成する第１のトランスと、該交流入力を１次側インダクタに受け取り２次側インダクタに第２の交流出力を生成する第２のトランスと、該第１のトランスの該２次側インダクタに結合され該第１の交流出力に応じた単一磁束量子パルスを出力端に生成する第１のパルス発生回路と、該第２のトランスの該２次側インダクタに結合され該第２の交流出力に応じた単一磁束量子パルスを出力端に生成する第２のパルス発生回路と、該第１のパルス発生回路の該出力端と第２のパルス発生回路の該出力端とに結合され該第１のパルス発生回路からの該単一磁束量子パルスと該第２のパルス発生回路からの該単一磁束量子パルスとを重ね合わせたパルス信号を出力する合流回路を含み、該第１のパルス発生回路及び該第２のパルス発生回路の各々は、該２次側インダクタを含む超電導ループと、該超電導ループ内に設けられ該単一磁束量子パルスを生成する第１のジョセフソン接合と、該超電導ループ内に設けられ該２次側インダクタを流れる電流に対する閾値が該第１のジョセフソン接合とは異なる第２のジョセフソン接合を含む。

本発明の少なくとも１つの実施例によれば、超電導ループ内に閾値が異なる第１のジョセフソン接合と第２のジョセフソン接合とを設け、一方の接合で単一磁束量子をプリセットし他方の接合で単一磁束量子をリセットする。この際、第１のジョセフソン接合と第２のジョセフソン接合とで閾値を異ならせることで、各ジョセフソン接合が交流入力の１周期に一回だけスイッチして単一磁束量子を発生するように構成することができる。従って、第１のジョセフソン接合が発生した単一磁束量子パルスを出力として取り出すことにより、等間隔のパルスを得ることができる。更に、第１のパルス発生回路と第２のパルス発生回路とのパルスを重ね合わせることで、交流入力に対して周波数が２倍の高速なクロック信号を生成することができる。これにより、入力周波数を逓倍した高速クロック信号を、ジッタが小さく精度の高いクロック信号として生成することができる。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図３は、本発明によるクロック発生回路の実施例の構成を示す図である。図３のクロック発生回路３０は、トランス回路３１−１、トランス回路３１−２、インダクタ３２−１乃至３２−６、インダクタ３３−１乃至３３−６、バイアス用電流源３４−１乃至３４−５、バイアス用電流源３５−１乃至３５−５、ジョセフソン接合３６−１乃至３６−７、ジョセフソン接合３７−１乃至３７−７、抵抗Ｒ１、抵抗Ｒ２、インダクタ３８、バイアス用電流源３９、及びジョセフソン接合４０を含む。トランス回路３１−１の１次側インダクタＬ_１１及びトランス回路３１−２の１次側インダクタＬ_１２には、交流電源４１から抵抗４２を介して正弦波電流Ｉ_ｉｎが入力される。

トランス回路３１−１、インダクタ３２−１乃至３２−４、電流源３４−１乃至３４−４、ジョセフソン接合３６−１乃至３６−４、及び抵抗Ｒ１で、第１のパルス発生回路５１−１を構成する。またトランス回路３１−２、インダクタ３３−１乃至３３−４、電流源３５−１乃至３５−４、ジョセフソン接合３７−１乃至３７−４、及び抵抗Ｒ２で、第２のパルス発生回路５１−２を構成する。インダクタ３２−６、インダクタ３３−６、電流源３４−５、電流源３５−５、ジョセフソン接合３６−５乃至３６−７、ジョセフソン接合３７−５乃至３７−７で、合流バッファ回路５２を構成する。

図３に示すクロック発生回路３０においては、交流電源４１からの入力正弦波電流の１周期に等しい間隔の第１のパルスをパルス発生回路５１−１により発生し、入力正弦波電流の１周期に等しい間隔で且つ第１のパルスとは半周期タイミングがずれた第２のパルスをパルス発生回路５１−２により発生する。第１のパルスと第２のパルスとは合流バッファ回路５２により重ね合わされて、クロック信号出力となる。

パルス発生回路５１−１において、ジョセフソン接合３６−１（Ｊｒ１）及び電流源３４−１がプリセット回路５３−１を構成する。またパルス発生回路５１−２において、ジョセフソン接合３７−１（Ｊｒ２）及び電流源３５−１がプリセット回路５３−２を構成する。

パルス発生回路５１−１のプリセット回路５３−１により、トランス回路３１−１の２次側インダクタＬ_２１を含む超電導閉ループに磁束量子をプリセットする。その後、この超電導閉ループにおいて、ジョセフソン接合３６−２により逆向きに磁束量子を発生させて磁束量子がない状態にすると共に、これに伴うパルスをパルス発生回路５１−１内で伝播させて電圧Ｖ１として出力する。この際に、ジョセフソン接合３６−１（Ｊｒ１）の閾値Ｉ_{ｔｈ（Ｊｒ１）}とジョセフソン接合３６−２（Ｊｓ１）の閾値Ｉ_{ｔｈ（Ｊｓ１）}とを異なるように設定することで、パルス発生回路５１−１から正弦波入力の１周期に１つだけパルスが出力されるように構成することができる。パルス発生回路５１−２についても同様であり、ジョセフソン接合３７−１（Ｊｒ２）の閾値Ｉ_{ｔｈ（Ｊｒ２）}とジョセフソン接合３７−２（Ｊｓ２）の閾値Ｉ_{ｔｈ（Ｊｓ２）}とを異なるように設定することで、パルス発生回路５１−２から正弦波入力の１周期に１つだけパルスが出力されるように構成することができる。

図１に示す従来のフリークエンシー・マルチプライヤー１０においては、ジョセフソン接合１６−１の閾値Ｉ_{ｔｈ（Ｊ１）}とジョセフソン接合１７−１の閾値Ｉ_{ｔｈ（Ｊ２）}とは、同一の大きさである必要があった。そのために上段の回路で１周期に２つのパルスが発生し、下段の回路でも１周期に２つのパルスが発生し、正弦波入力の周期とは無関係のパルスが含まれてしまうという問題があった。図３に示す本発明のクロック発生回路３０においては、プリセット回路を設け、このプリセット回路のジョセフソン接合の閾値と伝播パルスを発生する回路のジョセフソン接合の閾値とを異ならせることで、正弦波入力の周期とは無関係なパルスの発生を抑制することができる。

また、図３には示さなかったが交流電源４１と直列に直流電源を付加し、直流オフセット電流を調整することにより超電導回路の製造プロセスにおけるバラツキを補正して、生成するパルスの間隔が等間隔となるように調整することができる。

図４は、図３のパルス発生回路５１−１の動作を説明するための信号波形図である。図４の（ａ）にはトランス回路３１−１の１次側インダクタＬ_１１へ入力される交流電流Ｉ_ｉｎを示す。（ｂ）にはトランス回路３１−１の２次側インダクタＬ_２１に流れる電流Ｉ_Ｌ１を示す。（ｂ）において点線で示す波形が、２次側インダクタＬ_２１により生成される正弦波電流である。また実線で示す波形が、ジョセフソン接合のスイッチングにより生じる磁束量子が発生する電流Ｉ_Φ０と点線で示した正弦波電流との和である。従って、トランス回路３１−１の２次側インダクタＬ_２１に流れる電流Ｉ_Ｌ１は実線で示す波形となる。

図３のパルス発生回路５１−１においては、上述のように、ジョセフソン接合３６−１（Ｊｒ１）の閾値Ｉ_{ｔｈ（Ｊｒ１）}とジョセフソン接合３６−２（Ｊｓ１）の閾値Ｉ_{ｔｈ（Ｊｓ１）}とを異なるように設定する。図４（ｂ）に示す例では、閾値Ｉ_{ｔｈ（Ｊｒ１）}は、閾値Ｉ_{ｔｈ（Ｊｓ１）}よりも大幅に小さい値（電流の向きを反映して符号は逆）となっている。

図４（ｂ）に示されるように、時間ｔ１までは初期状態（磁束量子が存在しない状態）であり、２次側インダクタＬ_２１に流れる電流Ｉ_Ｌ１は点線で示す正弦波電流と等しい。時間ｔ１において、この電流Ｉ_Ｌ１が閾値Ｉ_{ｔｈ（Ｊｒ１）}（電流Ｉ_Ｌ１に対する閾値であり電流源のバイアス電流分を含む値）を超えると、ジョセフソン接合３６−１がスイッチしてインダクタＬ_２１を含む超電導閉ループ内に磁束量子を生成させ、ループ内で反時計回りの周回電流Ｉ_Φ０を生成する。２次側インダクタＬ_２１に流れる電流Ｉ_Ｌ１は、この周回電流Ｉ_Φ０の分だけ正弦波電流からずれた大きさとなる。このジョセフソン接合３６−１のスイッチングで発生したパルスは、図４（ｃ）に示すようにジョセフソン接合３６−１（Ｊｒ１）の電圧Ｖｒ１として現れるが、抵抗Ｒ１に吸収されて消滅する。

その後時間ｔ２において電流Ｉ_Ｌ１が閾値Ｉ_{ｔｈ（Ｊｓ１）}（電流Ｉ_Ｌに対する閾値であり電流源のバイアス電流分を含む値）を超えると、ジョセフソン接合３６−２がスイッチしてインダクタＬ_２１を含む超電導閉ループ内に磁束量子を生成させ、ループ内で時計回りの周回電流Ｉ_Φ０を生成する。２次側インダクタＬ_２１に流れる電流Ｉ_Ｌ１は、この周回電流Ｉ_Φ０の分だけ変位して正弦波電流と等しい大きさに戻る。時間ｔ１で発生した磁束量子と時間ｔ２で発生した磁束量子とが打ち消しあって、磁束量子がない状態にリセットされる。またこのジョセフソン接合３６−２のスイッチングで発生したパルスが回路を伝播していき、パルス発生回路５１−１の出力電圧Ｖ１（図３参照）が、図４（ｄ）に示すようにパルス状の変化を示す。

図４（ｂ）に示されるように、閾値Ｉ_{ｔｈ（Ｊｓ１）}が点線で示す正弦波電流の振幅よりも大きい値に設定してあるので、時間ｔ２と同一の周期内でジョセフソン接合３６−２（Ｊｓ２）が再度スイッチすることはない。従って、時間ｔ２の後には、時間ｔ１から１周期経過するまで待ってから、プリセット用のジョセフソン接合３６−１（Ｊｒ１）がスイッチすることになる。

このようにして入力正弦波の１周期Ｔの間に、ｔ１及びｔ２のタイミングで２つのパルスが発生される。各周期の時間ｔ２で発生されるパルスが図４（ｄ）に示すように出力として取り出され、このパルス信号の間隔Δｔは入力正弦波の１周期Ｔに等しい長さとなる。なおこの例では、時間ｔ２において発生するパルスを出力として取り出しているが、逆に時間ｔ１において発生するパルスを出力として取り出してもよい。

図５は、図３のクロック発生回路３０の動作を示す信号波形図である。（ａ）にはトランス回路３１−１及びトランス回路３１−２の１次側インダクタへ入力される交流電流Ｉ_ｉｎを示す。（ｂ）には第１のパルス発生回路５１−１においてトランス回路３１−１の２次側インダクタＬ_２１に流れる電流Ｉ_Ｌ１を示す。（ｃ）には第１のパルス発生回路５１−１においてプリセット回路５３−１のジョセフソン接合Ｊｒ１（３６−１）の電圧Ｖｒ１を示す。（ｄ）には第１のパルス発生回路５１−１の出力電圧Ｖ１を示す。

（ｅ）には第２のパルス発生回路５１−２においてトランス回路３１−２の２次側インダクタＬ_２２に流れる電流Ｉ_Ｌ２を示す。（ｆ）には第２のパルス発生回路５１−２においてプリセット回路５３−２のジョセフソン接合Ｊｒ２（３７−１）の電圧Ｖｒ２を示す。（ｇ）には第２のパルス発生回路５１−２の出力電圧Ｖ１を示す。（ｈ）には、クロック発生回路３０の出力電圧Ｖ_ＯＵＴを示す。

図５（ａ）乃至（ｄ）に示す信号波形は、図４（ａ）乃至（ｄ）に示す信号波形と同様である。図５（ｄ）に示すように、第１のパルス発生回路５１−１により、入力正弦波の１周期に等しい間隔のパルス信号が出力電圧Ｖ１として生成される。

図５（ｅ）乃至（ｇ）に動作波形が示される第２のパルス発生回路５１−２は、入力正弦波に応じた動作が第１のパルス発生回路５１−１とは逆位相となるように回路が構成されていることを除き、第１のパルス発生回路５１−１と同一の構成である。従って、図５（ｆ）に示すように、プリセット用のジョセフソン接合Ｊｒ２（３７−１）が１周期に一回スイッチングしてパルスを発生すると共に、（ｇ）に示すように、パルス発生回路５１−２の出力電圧Ｖ２として１周期に一回パルスが生成される。

（ｄ）に示す第１のパルス発生回路５１−１の出力パルス信号と（ｈ）に示す第２のパルス発生回路５１−２の出力パルス信号とが、合流バッファ回路５２により重ね合わされて、（ｈ）に示すクロック発生回路３０の出力電圧Ｖ_ＯＵＴとなる。このクロック発生回路３０の出力は、パルス間隔が等しく且つ入力正弦波の１周期の間に２つパルスが発生する信号となる。即ち、入力信号の周波数を２倍にするダブラー回路として機能する。なお最終出力Ｖ_ＯＵＴにおけるパルス間隔を等間隔とするためには、パルス発生回路５１−１とパルス発生回路５１−２とが同一の構成及び特性である必要がある。

上記説明した本発明の構成では、ジョセフソン接合Ｊｒ１（又はＪｒ２）とジョセフソン接合Ｊｓ１（又はＪｓ２）とが異なる閾値となるように設定しているが、これはジョセフソン接合自体の臨界電流或いはバイアス電流の少なくとも一方を異ならせることで実現できる。例えば、図３のクロック発生回路３０において、プリセット用のジョセフソン接合Ｊｒ１（又はＪｒ２）とＳＦＱパルス伝播用（リセット用）のジョセフソン接合Ｊｓ１（又はＪｓ２）とが、同一の臨界電流値（スイッチする電流値）となるように構成し、それぞれに印加するバイアス電流の値を異ならせることで、異なる閾値となるように設定すればよい。この際、マージンが広い安定な動作を確保するためには、ＳＦＱパルス伝播用の接合とプリセット用の接合に印加するバイアスの大小関係は、それぞれの臨界電流値が同一である場合、前者の方が小さい方が好ましい。このように設定した場合、プリセット用の接合は、トランス結合が生成する正弦波電流とバイアス電流との和で臨界電流値に達する。一方、ＳＦＱパルス伝播用の接合は、トランス結合が生成する正弦波電流とバイアス電流とに加え、更にプリセット用の接合のスイッチングにより生成した１個の磁束量子による周回電流が印加されて、臨界電流値に達する。即ち、ＳＦＱパルス伝播用の接合の方が電流要素が１つ多いということになる。従って、それぞれの接合の臨界電流値が同じ場合には、ＳＦＱパルス伝播用の接合へのバイアス電流は、プリセット用の接合へのバイアス電流より小さくすることが好ましい。

上記説明のように、ＳＦＱパルス伝播用の接合とプリセット用の接合とで臨界電流値を同一としバイアス電流を異なる値に設定することで異なる閾値を実現する代わりに、ＳＦＱパルス伝播用の接合とプリセット用の接合とで臨界電流値を異なる値に設定するように構成してもよい。この場合であっても、等間隔のパルスを発生するという同様の効果が得られる。

図６は、本発明によるクロック発生回路の別の実施例の構成を示す図である。図６において、図３と同一の構成要素は同一の番号で参照し、その説明は省略する。

図６のクロック発生回路３０Ａは、トランス回路３１−１、トランス回路３１−２、インダクタ３２−１乃至３２−６、インダクタ３３−１乃至３３−６、ジョセフソン接合３６−１乃至３６−７、ジョセフソン接合３７−１乃至３７−７、抵抗Ｒ１、抵抗Ｒ２、インダクタ３８、バイアス用電流源３９、ジョセフソン接合４０、抵抗Ｒ３、抵抗４２、抵抗６４、抵抗６５、及び抵抗６６−１乃至６６−８を含む。これらが超電導回路６０として構成され、その外部には交流電源４１、バイアス用の電流源６１乃至６３が設けられる。

トランス回路３１−１の１次側インダクタ及びトランス回路３１−２の１次側インダクタには、外部の交流電源４１から抵抗４２を介して正弦波電流が入力される。ＳＦＱパルス伝播用のジョセフソン接合３６−２には、抵抗６４を介して、電流源６１からバイアス電流が供給される。ＳＦＱパルス伝播用のジョセフソン接合３７−２には、抵抗６５を介して、電流源６２からバイアス電流が供給される。またプリセット用のジョセフソン接合３６−１及び３７−１には、それぞれ抵抗６６−１及び６６−２を介して、電流源６３からバイアス電流が供給される。更に、ＳＦＱパルス伝播用のジョセフソン接合３６−３乃至３６−５及びジョセフソン接合３７−３乃至３７−５には、それぞれ抵抗６６−３乃至６６−５及び抵抗６６−６乃至６６−８を介して、電流源６３からバイアス電流が供給される。

このように図６に示すクロック発生回路３０Ａでは、第１のパルス発生回路のプリセット用のジョセフソン接合３６−１と、第１のパルス発生回路のＳＦＱパルス伝播用のジョセフソン接合３６−２とには、それぞれ独立の電流源６３及び６１からバイアス電流を供給することで、それぞれ独立にバイアス電流値を設定可能となっている。同様に、第２のパルス発生回路のプリセット用のジョセフソン接合３７−１と、第２のパルス発生回路のＳＦＱパルス伝播用のジョセフソン接合３７−２とには、それぞれ独立の電流源６３及び６２からバイアス電流を供給することで、それぞれ独立にバイアス電流値を設定可能となっている。

このように各部に独立に電流を供給する構成とすれば、各部のバイアス電流値を独立に調整することができる。これにより、超電導回路の製造プロセスにおけるバラツキを補正して、生成するパルスの間隔が等間隔となるように調整することができる。

図７は、本発明によるクロック発生回路の更に別の実施例の構成を示す図である。図７において、図３と同一の構成要素は同一の番号で参照し、その説明は省略する。

図７のクロック発生回路３０Ｂは、トランス回路３１−１、トランス回路３１−２、インダクタ３２−１乃至３２−６、インダクタ３３−１乃至３３−６、ジョセフソン接合３６−１乃至３６−７、ジョセフソン接合３７−１乃至３７−７、抵抗Ｒ１、抵抗Ｒ２、インダクタ３８、バイアス用電流源３９、ジョセフソン接合４０、抵抗Ｒ３、抵抗４２、及び抵抗７３−１乃至７３−１０を含む。これらが超電導回路７０として構成され、その外部には交流電源４１、バイアス用の電流源７１及び７２が設けられる。

トランス回路３１−１の１次側インダクタ及びトランス回路３１−２の１次側インダクタには、外部の交流電源４１から抵抗４２を介して正弦波電流が入力される。図示される第１のパルス発生回路７４−１の各ジョセフソン接合３６−１乃至３６−４には、それぞれ対応する抵抗７３−１乃至７３−４を介して、電流源７１からバイアス電流が供給される。また第２のパルス発生回路７４−２の各ジョセフソン接合３７−１乃至３７−４には、それぞれ対応する抵抗７３−６乃至７３−９を介して、電流源７２からバイアス電流が供給される。

このように図７に示すクロック発生回路３０Ｂでは、第１のパルス発生回路７４−１及び第２のパルス発生回路７４−２に、それぞれ独立の電流源７１及び電流源７２からバイアス電流を供給することで、それぞれ独立にバイアス電流値を設定可能となっている。これにより、超電導回路の製造プロセスにおけるバラツキを補正して、生成するパルスの間隔が等間隔となるように調整することができる。

図８は、本発明によるクロック発生器の応用例の構成を示す図である。図８の回路は、超電導Ａ／Ｄコンバータ８０、交流入力回路８１、及び出力回路８２を含む。超電導Ａ／Ｄコンバータ８０は、本発明によるクロック発生器であるダブラー回路８３、１次デルタ・シグマ・モジュレータ８４、及びデシメーションフィルタ８５を含む。

ダブラー回路８３は、図３、図６、図７に示したクロック発生回路であり、交流入力回路８１から供給される例えば１０ＧＨｚの正弦波信号を入力として、入力の各周期において２つのパルスを有する２倍の周波数（２０ＧＨｚ）のクロック信号を生成する。ダブラー回路８３が生成した例えば２０ＧＨｚの高速クロック信号は、１次デルタ・シグマ・モジュレータ８４に入力される。１次デルタ・シグマ・モジュレータ８４はこの高速クロック信号に同期して動作して、アナログ入力信号をＡ／Ｄ変換し、アナログ入力電圧値に対応するデジタル符号を、１ビット出力信号の時系列として出力する。アナログ入力電圧値を表現するように変調された１ビット出力信号は、デシメーションフィルタ８５により一種の積分処理（平均化処理）されて、アナログ入力電圧値に対応する複数ビットのデジタルデータがデシメーションフィルタ８５から出力回路８２に供給される。

上記のような構成により、高速で高精度なクロック信号を超電導回路内で生成して、このクロック信号に同期したＡ／Ｄ変換動作を実行することで、高速で動作するデルタ・シグマ型Ａ／Ｄ変換器を超電導回路により実現することができる。なお上記応用例では、超電導Ａ／Ｄコンバータ８０の全体を超電導回路のみで構成しているが、例えばデシメーションフィルタ８５の部分については常温動作の半導体回路で構成することで、超電導回路と半導体回路とからなるハイブリッド構成としてもよい。

なお上記各実施例の説明において、入力信号は正弦波信号であるとして説明したが、正弦波信号に限定されるものではない。本発明で用いる入力信号は交流信号でありさえすればよく、例えば三角波の信号を入力としても上記実施例で説明した回路は問題なく動作することができる。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

従来のフリークエンシー・マルチプライヤーの回路構成を示す回路図である。 図１に示すフリークエンシー・マルチプライヤーの動作波形を示す図である。 本発明によるクロック発生回路の実施例の構成を示す図である。 図３のパルス発生回路の動作を説明するための信号波形図である。 図３のクロック発生回路の動作を示す信号波形図である。 本発明によるクロック発生回路の別の実施例の構成を示す図である。 本発明によるクロック発生回路の更に別の実施例の構成を示す図である。 本発明によるクロック発生器の応用例の構成を示す図である。

符号の説明

３０ クロック発生回路
３１−１，３１−２ トランス回路
３２−１〜３２−６ インダクタ
３３−１〜３３−６ インダクタ
３４−１〜３４−５ バイアス用電流源
３５−１〜３５−５ バイアス用電流源
３６−１〜３６−７ ジョセフソン接合
３７−１〜３７−７ ジョセフソン接合
Ｒ１，Ｒ２ 抵抗
３８ インダクタ
３９ バイアス用電流源
４０ ジョセフソン接合
５１−１，５１−２ パルス発生回路
５２ 合流バッファ回路
５３−１，５３−２ プリセット回路

Claims (5)

1. 交流入力を１次側インダクタに受け取り２次側インダクタに第１の交流出力を生成する第１のトランスと、
   該交流入力を１次側インダクタに受け取り２次側インダクタに第２の交流出力を生成する第２のトランスと、
   該第１のトランスの該２次側インダクタに結合され該第１の交流出力に応じた単一磁束量子パルスを出力端に生成する第１のパルス発生回路と、
   該第２のトランスの該２次側インダクタに結合され該第２の交流出力に応じた単一磁束量子パルスを出力端に生成する第２のパルス発生回路と、
   該第１のパルス発生回路の該出力端と第２のパルス発生回路の該出力端とに結合され該第１のパルス発生回路からの該単一磁束量子パルスと該第２のパルス発生回路からの該単一磁束量子パルスとを重ね合わせたパルス信号を出力する合流回路
   を含み、該第１のパルス発生回路及び該第２のパルス発生回路の各々は、
   該２次側インダクタを含む超電導ループと、
   該超電導ループ内に設けられ該単一磁束量子パルスを生成する第１のジョセフソン接合と、
   該超電導ループ内に設けられ該２次側インダクタを流れる電流に対する閾値が該第１のジョセフソン接合とは異なる第２のジョセフソン接合
   を含むことを特徴とする超電導回路。
2. 該第１のジョセフソン接合と該第２のジョセフソン接合とでは、接合の臨界電流或いは印加されるバイアス電流の少なくとも一方が異なることを特徴とする請求項１記載の超電導回路。
3. 該第１のパルス発生回路に該バイアス電流を供給する経路と該第２のパルス発生回路に該バイアス電流を供給する経路とが独立に設けられていることを特徴とする請求項２記載の超電導回路。
4. 該第１のジョセフソン接合の該閾値と該第２のジョセフソン接合の該閾値との何れか一方は該２次側インダクタが生成する交流出力の振幅よりも大きな絶対値を有することを特徴とする請求項１記載の超電導回路。
5. 該第１のパルス発生回路或いは該第２のパルス発生回路の何れか一方を単独に用いてパルス信号を出力することを特徴とする請求項１記載の超電導回路。
   

Images