JP2007073240A - 表示装置及び表示装置の製造方法 - Google Patents

Abstract

【課題】画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することを目的とする。
【解決手段】画素毎に配置された第１電極６０と、第１電極６０上に配置された光活性層６４と、複数の画素に共通に配置されるとともに光活性層６４を覆うように配置された第２電極６６と、を備えた表示素子４０を基板１２０上に備えた表示装置であって、第１電極６０に重なった光活性層６４の膜厚について、第１電極６０の中央部６０Ｃでの膜厚をＤ１とし、第１電極６０の周辺部６０Ｐでの膜厚をＤ２としたとき、Ｄ２／Ｄ１が１．２以上であることを特徴とする。
【選択図】図２

Description

この発明は、自発光性の表示素子を備えた表示装置及び表示装置の製造方法に係り、特に、表示素子を構成する光活性層の形状及び光活性層の形成方法に関する。

近年、平面表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。この有機ＥＬ表示装置は、自発光性素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。

これらの特徴から、有機ＥＬ表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機ＥＬ表示装置は、第１電極（陽極）と第２電極（陰極）との間に発光機能を有する有機化合物を含む光活性層を保持した有機ＥＬ素子をマトリックス状に配置することにより構成されたアレイ基板を備えている。このような構成において、例えば、第１電極（陽極）及び光活性層は、画素毎に配置されている。また、第２電極は、複数の画素に共通に配置されている。

このような有機ＥＬ素子の製造工程において、低分子系の有機化合物からなる光活性層を形成する工程においては、蒸着源から飛散した材料源を蒸着する蒸着法を適用可能である。このような蒸着法により光活性層を成膜する際に、異物が混入することがある。混入した異物の周辺では、光活性層の膜厚が薄く、第１電極と第２電極とがショートするおそれがある。このため、光活性層を成膜した後に、加熱する工程を追加することにより、光活性層を溶融し、異物周辺でのショートを抑制するよう光活性層の膜厚を確保する技術が知られている（例えば、特許文献１参照）。
米国特許第６，５０６，０８８号明細書

上述したような蒸着法において光活性層を成膜した際、第１電極の縁部に重なった光活性層の膜厚が薄くなりやすい。特に、第１電極の縁部に沿って隔壁を配置することなく、蒸着法により光活性層を複数の画素に共通に成膜した場合、第１電極の側面に重なった光活性層の膜厚が薄くなりやすい。また、第１電極の側面の傾斜が急峻なほど側面に成膜された光活性層の膜厚は薄くなりやすい。このため、第１電極の縁部において、第１電極と第２電極とがショートするおそれがある。このようなショートは、表示素子の発光不良を招く。

この発明は、上述した問題点に鑑みなされたものであって、その目的は、画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することにある。

この発明の第１態様による表示装置は、
画素毎に配置された第１電極と、
前記第１電極上に配置された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第２電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記第１電極に重なった前記光活性層の膜厚について、前記第１電極の中央部での膜厚をＤ１とし、前記第１電極の周辺部での膜厚をＤ２としたとき、Ｄ２／Ｄ１が１．２以上であることを特徴とする。

この発明の第２態様による表示装置は、
画素毎に配置された第１電極と、
蒸着法により前記第１電極上に成膜された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第２電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記第１電極に重なった前記光活性層は、前記第１電極の周辺部での膜厚が前記第１電極の中央部での膜厚より厚くなるように形成されたことを特徴とする。

この発明の第３態様による表示装置の製造方法は、
画素毎に第１電極を形成する工程と、
蒸着法により前記第１電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆うように第２電極を形成する工程と、を備え、
前記光活性層を形成する工程は、前記第１電極に重なった前記光活性層の膜厚について、前記第１電極の中央部での膜厚をＤ１とし、前記第１電極の周辺部での膜厚をＤ２としたとき、Ｄ２／Ｄ１が１．２以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする。

この発明によれば、画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。

以下、この発明の一実施の形態に係る表示装置及びその製造方法について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機ＥＬ（エレクトロルミネッセンス）表示装置を例にして説明する。

図１に示すように、有機ＥＬ表示装置１は、画像を表示する表示エリア１０２を有するアレイ基板１００を備えている。表示エリア１０２は、マトリクス状に配置された複数の画素ＰＸ（Ｒ、Ｇ、Ｂ）によって構成されている。

また、アレイ基板１００は、画素ＰＸの行方向（すなわち図１のＹ方向）に沿って配置された複数の走査線Ｙｍ（ｍ＝１、２、…）と、走査線Ｙｍと略直交する列方向（すなわち図１のＸ方向）に沿って配置された複数の信号線Ｘｎ（ｎ＝１、２、…）と、有機ＥＬ素子４０の第１電極６０側に電源を供給するための電源供給線Ｐと、を備えている。

さらに、アレイ基板１００は、表示エリア１０２の外周に沿った周辺エリア１０４に、走査線Ｙｍのそれぞれに走査信号を供給する走査線駆動回路１０７と、信号線Ｘｎのそれぞれに映像信号を供給する信号線駆動回路１０８と、を備えている。すべての走査線Ｙｍは、走査線駆動回路１０７に接続されている。また、すべての信号線Ｘｎは、信号線駆動回路１０８に接続されている。

各画素ＰＸ（Ｒ、Ｇ、Ｂ）は、画素回路及び画素回路によって駆動制御される表示素子を備えている。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ１０と、画素スイッチ１０を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ２０と、駆動トランジスタ２０のゲート−ソース間電位を所定期間保持する蓄積容量素子３０とを有している。これら画素スイッチ１０及び駆動トランジスタ２０は、例えば薄膜トランジスタにより構成され、ここでは、半導体層にポリシリコンを用いている。

表示素子は、自発光素子である有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）によって構成されている。すなわち、赤色画素ＰＸＲは、主に赤色波長に対応した光を出射する有機ＥＬ素子４０Ｒを備えている。緑色画素ＰＸＧは、主に緑色波長に対応した光を出射する有機ＥＬ素子４０Ｇを備えている。青色画素ＰＸＢは、主に青色波長に対応した光を出射する有機ＥＬ素子４０Ｂを備えている。これらの有機ＥＬ素子４０(Ｒ、Ｇ、Ｂ)は、白色に発光する発光層とカラーフィルタとを組み合わせて構成しても良いし、それぞれ赤、緑、青に発光する発光層を備えた構成であっても良い。

各種有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）の構成は、基本的に同一である。すなわち、図２に示すように、アレイ基板１００は、配線基板１２０の主面側に配置された複数の有機ＥＬ素子４０を備えている。なお、配線基板１２０は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ１０、駆動トランジスタ２０、蓄積容量素子３０、走査線駆動回路１０７、信号線駆動回路１０８、各種配線（走査線、信号線、電源供給線等）などを備えて構成されたものとする。

有機ＥＬ素子４０は、マトリクス状に配置され画素ＰＸ毎に独立島状に配置された第１電極６０と、第１電極６０に対向して配置され全画素ＰＸに共通に配置された第２電極６６と、これら第１電極６０と第２電極６６との間に保持された光活性層６４と、によって構成されている。

有機ＥＬ素子４０を構成する第１電極６０は、配線基板１２０表面の絶縁膜上に配置され、陽極として機能する。

光活性層６４は、発光層を含んでいる。この光活性層６４は、発光層以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などを含むこともできる。この光活性層６４は、複数の機能層を複合した層構造で構成されても良い。光活性層６４においては、発光層が有機系材料であればよく、発光層以外の層は無機系材料でも有機系材料でも構わない。発光層は、赤、緑、または青に発光する発光機能を有した有機化合物、あるいは、白色に発光する発光機能を有した有機化合物によって形成される。

第２電極６６は、各画素の光活性層６４上に共通に配置される。この第２電極６６は、電子注入機能を有する金属材料によって形成され、陰極として機能する。

この実施の形態では、図２に示したように、有機ＥＬ素子４０は、画素ＰＸ間を分離する隔壁を配置することなく、画素毎に配置された島状の第１電極６０の上に、複数の画素ＰＸに共通に配置された光活性層６４を備え、さらに光活性層６４上に複数の画素ＰＸに共通に配置された第２電極６６を備えて構成されている。この有機ＥＬ素子４０では、第１電極６０と第２電極６６との間に挟持された光活性層６４にホール及び電子を注入し、これらを発光層で再結合させることにより励起子を生成し、この励起子の失活時に生じる所定波長の光放出により発光する。このＥＬ発光は、例えば白色であり、ここでは、アレイ基板１００の下面側すなわち第１電極６０側から出射され、表示画面を構成している。

上述したような有機ＥＬ表示装置においては、第１電極６０に重なった光活性層６４の膜厚について、第１電極６０の中央部６０Ｃでの膜厚をＤ１とし、第１電極６０の周辺部６０Ｐでの膜厚をＤ２としたとき、Ｄ２はＤ１より厚く設定され、望ましくはＤ２／Ｄ１が１．２以上に設定されている。ここで、光活性層６４の膜厚とは、第１電極６０の表面６０Ｓからこの表面６０Ｓの法線方向に重なった光活性層６４の高さに相当するものであり、換言すると、第１電極６０と第２電極６６とのギャップに相当する。

第１電極６０の中央部６０Ｃとは、画素ＰＸ０の中央部に相当し、例えば、島状に露出した第１電極６０の有効部（光活性層６４と重なる部分）の中心であっても良い。つまり、膜厚Ｄ１は、画素ＰＸの中央部に重なった光活性層６４の膜厚に相当する。中央部６０Ｃにおいては、光活性層６４は略平坦に成膜されている。すなわち、成膜された光活性層６４の表面６４Ｓは、第１電極６０の表面６０Ｓと略平行である。

第１電極６０の周辺部６０Ｐとは、第１電極６０の有効部において側面６０Ｌに相当する。つまり、膜厚Ｄ２は、第１電極６０の側面６０Ｌに重なった光活性層６４の膜厚に相当し、例えば、第１電極６０の側面６０Ｌと配線基板１２０の主面１２０Ｓと交差する第１電極６０の縁部６０Ｅにおける光活性層６４の膜厚であっても良い。周辺部６０Ｐにおいては、光活性層６４は、第１電極６０の側面６０Ｌの影響を受けながら成膜される。すなわち、成膜された光活性層６４の表面６４Ｓは、第１電極６０の表面６０Ｓとは平行にはならず、第１電極６０の側面６０Ｌに沿って延びている。

このような膜厚比に設定したことは、光活性層６４は、第１電極６０の中央部６０Ｃにおいて十分な輝度で発光するのに必要な膜厚で形成される一方で、第１電極６０の周辺部６０Ｐにおいて中央部６０Ｃよりさらに厚く形成されていることを意味するものである。すなわち、光活性層６４の膜厚が薄くなりやすい第１電極６０の周辺部６０Ｐで、厚膜に形成され、第１電極６０と第２電極６６とのショートを抑制することが可能となる。なお、第１電極６０の周辺部６０Ｐにおいては、１０００オングストローム以上の膜厚Ｄ２を有する光活性層６４を形成することにより、第１電極６０と第２電極６６とのショートを十分に防止することが可能である。

図３は、光活性層６４の膜厚比（Ｄ２／Ｄ１）に対するショート発生による不良率（％）の関係を示す図である。不良率とは、１００個の有機ＥＬ表示装置に対して発光不良を生じた有機ＥＬ表示装置の割合に相当する。図３に示したように、膜厚比を１．２以上に設定したところ、不良率を４０％以下に低減することができた。また、膜厚比を１．５以上に設定したところ、不良率を２０％以下に低減することができた。

このような結果に基づき、第１電極６０に重なる光活性層６４について、第１電極６０の中央部６０Ｃでの膜厚Ｄ１と第１電極６０の周辺部６０Ｐでの膜厚Ｄ２との比（Ｄ２／Ｄ１）を１．２以上、より望ましくは１．５以上に設定することにより、第１電極６０と第２電極６６とのショートを効果的に抑制することができる。

このように、膜厚比を大きく設定するほど、すなわち第１電極６０の中央部６０Ｃに対して周辺部６０Ｐの膜厚を厚くするほど、ショートに起因した不良率を２０％以下に抑制することができる。その一方で、第１電極６０の中央部６０Ｃでの膜厚Ｄ１に対して周辺部６０Ｐでの膜厚Ｄ２を厚くしすぎると、中央部６０Ｃと周辺部６０Ｐとで発光効率に差が生じてしまい、画素ＰＸ内で表示ムラを生じてしまうことがある。このため、光活性層６４の膜厚比（Ｄ２／Ｄ１）は、３以下、望ましくは２．５以下に設定される。

つまり、光活性層６４の膜厚比（Ｄ２／Ｄ１）は、１．２以上３以下、望ましくは、１．５以上２．５以下に設定される。これにより、ショートに起因した不良及び表示ムラに起因した不良を同時に抑制することが可能となる。

上述したような第１電極６０の周辺部６０Ｐでのショートは、特に蒸着法により低分子系の材料からなる光活性層６４を成膜した場合に発生しやすい。すなわち、光活性層６４を成膜する前にすでに形成された第１電極６０の側面６０Ｌの傾斜が急峻なほど側面６０Ｌに沿った光活性層６４の膜厚Ｄ２が薄くなりやすい。第１電極６０の側面６０Ｌと配線基板１２０の主面１２０Ｓとのなす角度θが９０°を上回ると、光活性層６４のみならず、光活性層６４上に同様に蒸着法などのドライプロセスで成膜される第２電極６６が周辺部６０Ｐ近傍で途切れてしまい、表示不良を生じるおそれがあるため、θは９０°以下に設定される。また、θが６０°を下回ると、中央部６０Ｃと周辺部６０Ｐとでの発光輝度の差が目立ってしまい、画素ＰＸ内で表示ムラを生じてしまうことがある。このため、θは６０°以上に設定される。

つまり、第１電極６０の側面６０Ｌと配線基板１２０の主面１２０Ｓとのなす角度θは、６０°以上９０°以下に設定される。これにより、光活性層６４及び第２電極６６が第１電極６０の周辺部６０Ｐ近傍で途切れることがなく、しかも、表示ムラを抑制することが可能である。

次に、上述したような構成の表示装置の製造方法について説明する。

まず、図４Ａに示すように、配線基板１２０上の表示エリア１０２において、画素ＰＸ毎に独立島状の第１電極６０を形成する。すなわち、配線基板１２０の一主面側において陽極として機能する光透過性導電膜をパターン化し、第１電極６０を形成する。この第１電極６０については、一般的はフォトリソグラフィプロセスで形成することができる。この実施の形態では、第１電極６０は、その側面６０Ｌと配線基板１２０の主面１２０Ｓとのなす角度θが６０°となるように形成した。この角度θは、第１電極６０の形成条件、例えばフォトリソグラフィプロセスにおけるパターニング条件などにより制御可能である。

続いて、各画素ＰＸ内における第１電極６０上に光活性層６４を形成する。すなわち、光活性層６４として、低分子系材料を選択し、この材料源を蒸着する。この光活性層６４の形成工程は、材料源を蒸着法により成膜した後に、材料源をその融点以上の温度で加熱する工程を含んでいる。

この実施の形態では、白色に発光する機能を有した低分子系の材料が選択され、蒸着法によりこの材料源を複数の画素に共通に成膜する。また、光活性層６４を形成する工程は、第１電極６０上に光活性層６４の底部６４Ｂを成膜する第１成膜工程と、第１成膜工程で成膜した底部６４Ｂを加熱する工程と、底部６４Ｂの上に上部６４Ｔを成膜する第２成膜工程とを含んでいる。

第１成膜工程では、図４Ｂに示すように、まず、蒸着法によりホール注入層を形成するための材料源を成膜したのに続いて、蒸着法によりホール輸送層を形成するための材料源を成膜する。これにより、光活性層６４の底部６４Ｂを成膜する。この実施の形態では、ホール注入層は３０オングストロームの膜厚で成膜し、ホール輸送層は９００オングストロームの膜厚で成膜した。

第１成膜工程に続く加熱工程では、図４Ｃに示すように、底部６４Ｂを形成した基板を、底部６４Ｂを形成する材料、ここではホール輸送層の融点以上の温度で加熱する。この実施の形態では、窒素雰囲気において、１６０℃で４０分間加熱した。これにより、ホール輸送層は溶融して流動性を有するようになる。このため、第１電極６０の側面６０Ｌに沿って成膜された光活性層６４の一部は、側面６０Ｌに沿って配線基板１２０側に流動し、第１電極６０の縁部６０Ｅ近傍に堆積する。このため、第１電極６０に重なった光活性層６４の底部６４Ｂの膜厚は、第１電極６０中央部６０Ｃより周辺部６０Ｐで厚くなる。

加熱工程に続く第２成膜工程では、図４Ｄに示すように、まず、蒸着法によりホール輸送層を形成するための材料源を成膜したのに続いて、蒸着法により発光層を形成するための材料源を成膜する。さらに、蒸着法によりブロッキング層を形成するための材料源を成膜したのに続いて、蒸着法により電子輸送層を形成するための材料源を成膜する。これにより、光活性層６４の上部６４Ｔを形成する。この実施の形態で上部６４Ｔを形成する工程では、ホール輸送層は６００オングストロームの膜厚で成膜し、発光層は３００オングストロームの膜厚で成膜し、また、ブロッキング層は１００オングストロームの膜厚で成膜し、電子輸送層は２００オングストロームの膜厚で成膜した。

これにより、中央部６０Ｃでの膜厚Ｄ１より周辺部６０Ｐでの膜厚Ｄ２が厚い光活性層６４が形成される。この実施の形態では、光活性層６４の膜厚比Ｄ２／Ｄ１は、２に設定した。

なお、上述したように、加熱工程より先の第１成膜工程で成膜された底部６４Ｂの総膜厚は、加熱工程より後の第２成膜工程で成膜された上部６４Ｔの総膜厚より十分に厚い。このため、光活性層６４の膜厚は、底部６４Ｂの膜厚が支配的である。すなわち、底部６４Ｂを加熱して中央部６０Ｃと周辺部６０Ｐとの膜厚比を最適化する（換言すると、膜厚比が１．２以上となるように加熱する）ことにより、後に、上部６４Ｔを成膜した際に、最適な膜厚比（Ｄ２／Ｄ１）を有する光活性層６４が得られる。

また、光活性層６４の膜厚比（Ｄ２／Ｄ１）は、第１成膜工程及び第２成膜工程での成膜条件及び加熱工程での加熱条件により制御可能である。

続いて、図４Ｅに示すように、光活性層６４上に複数の画素ＰＸに共通の第２電極６６を形成する。すなわち、第２電極６６は、光活性層６４を配置した配線基板１２０の一主面側に陰極として機能する金属材料源をドライプロセス、例えば蒸着法によって形成可能である。

このような工程により、有機ＥＬ素子４０が形成される。このようにして形成された有機ＥＬ素子４０によれば、第１電極６０と第２電極６６とのショートを抑制できたことが確認された。

以上説明したように、この実施の形態によれば、第１電極と第２電極との間に介在される光活性層について、第１電極の周辺部での膜厚を第１電極の中央部での膜厚より厚くし、しかも、これらの膜厚比を最適化したことにより、第１電極と第２電極とのショートによる発光不良の発生を抑制することができる。また、このような最適な膜厚比を有する光活性層は、その形成工程に光活性層をその融点以上の温度で加熱する工程を追加することで形成可能である。

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

上述した実施の形態では、白色に発光する光活性層６４を複数の画素に共通に配置（厳密には第２電極６６と同様に表示エリア１０２の全面に配置）した例について説明したが、蒸着法により光活性層６４を成膜する場合、画素ＰＸに対応した開口部を有するマスクを介して蒸着することにより、光活性層６４のうち白色に発光する発光層を各画素ＰＸの第１電極６０上に個別に配置することも可能であるし、さらには、赤、緑、青にそれぞれ発光する発光層をそれぞれ対応する色画素の第１電極上に個別に配置することも可能である。

この場合、図５に示すように、マスクを保持するために、第１電極６０の縁部６０Ｅの一部に隔壁７０を配置することが望ましい。すなわち、隔壁７０は、柱状に形成されている。また、この隔壁７０は、第１電極６０の周辺部６０Ｐのうち、第１電極６０に重なる光活性層６４の膜厚が薄くなりやすい箇所、例えば、四角形状の第１電極６０の角部付近に配置することが望ましい。これにより、それぞれ色画素毎に対応する色の光活性層６４を蒸着法により成膜することが可能となるとともに、第１電極６０と第２電極６６とのショートを抑制することが可能となる。

このような隔壁７０は、例えば、アクリルタイプのポジティブトーンのレジストなどの感光性樹脂材料を第１電極６０上を含む配線基板１２０の一主面側全体に成膜した後にフォトリソグラフィプロセスなどでパターニングした後に、２２０℃で６０分の焼成処理を行うことにより形成可能である。

図１は、この発明の一実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。 図２は、図１に示した有機ＥＬ表示装置の１画素分の構造を概略的に示す断面図である。 図３は、有機ＥＬ素子を構成する光活性層の膜厚比に対する不良率の関係を示す図である。 図４Ａは、有機ＥＬ表示装置を形成するための製造工程を説明するための図であり、第１電極を形成する工程を示す図である。 図４Ｂは、有機ＥＬ表示装置を形成するための製造工程を説明するための図であり、光活性層の底部を形成する工程を示す図である。 図４Ｃは、有機ＥＬ表示装置を形成するための製造工程を説明するための図であり、光活性層を加熱する工程を示す図である。 図４Ｄは、有機ＥＬ表示装置を形成するための製造工程を説明するための図であり、光活性層の上部を形成する工程を示す図である。 図４Ｅは、有機ＥＬ表示装置を形成するための製造工程を説明するための図であり、第２電極を形成する工程を示す図である。 図５は、第１電極の周辺部に部分的に隔壁を配置した構成例を概略的に示す平面図である。

符号の説明

１…有機ＥＬ表示装置、１０…画素スイッチ、２０…駆動トランジスタ、３０…蓄積容量素子、４０…有機ＥＬ素子、６０…第１電極、６０Ｅ…縁部、６０Ｌ…側面、６０Ｃ…第１電極中央部、６０Ｐ…第１電極周辺部、６４…光活性層、６４Ｂ…底部、６４Ｔ…上部、６６…第２電極、７０…隔壁、１００…アレイ基板、１２０…配線基板、ＰＸ…画素、Ｄ１…第１電極の中央部での膜厚、Ｄ２…第１電極の周辺部での膜厚、

Claims (8)

1. 画素毎に配置された第１電極と、
   前記第１電極上に配置された光活性層と、
   複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第２電極と、を備えた表示素子を基板上に備えた表示装置であって、
   前記第１電極に重なった前記光活性層の膜厚について、前記第１電極の中央部での膜厚をＤ１とし、前記第１電極の周辺部での膜厚をＤ２としたとき、Ｄ２／Ｄ１が１．２以上であることを特徴とする表示装置。
2. Ｄ２／Ｄ１が３以下であることを特徴とする請求項１に記載の表示装置。
3. 前記基板の主面と前記第１電極の側面とのなす角度は、６０°以上９０°以下であることを特徴とする請求項１に記載の表示装置。
4. 前記光活性層は、複数の画素に共通に配置されたことを特徴とする請求項１に記載の表示装置。
5. さらに、前記第１電極の縁部の一部に配置された隔壁を備えたことを特徴とする請求項１に記載の表示装置。
6. 画素毎に配置された第１電極と、
   蒸着法により前記第１電極上に成膜された光活性層と、
   複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第２電極と、を備えた表示素子を基板上に備えた表示装置であって、
   前記第１電極に重なった前記光活性層は、前記第１電極の周辺部での膜厚が前記第１電極の中央部での膜厚より厚くなるように形成されたことを特徴とする表示装置。
7. 画素毎に第１電極を形成する工程と、
   蒸着法により前記第１電極上に光活性層を形成する工程と、
   各画素の前記光活性層を覆うように第２電極を形成する工程と、を備え、
   前記光活性層を形成する工程は、前記第１電極に重なった前記光活性層の膜厚について、前記第１電極の中央部での膜厚をＤ１とし、前記第１電極の周辺部での膜厚をＤ２としたとき、Ｄ２／Ｄ１が１．２以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする表示装置の製造方法。
8. 光活性層を形成する工程は、前記第１電極上に底部を成膜する第１成膜工程と、底部上に上部を成膜する第２成膜工程とを含み、
   前記加熱する工程は、前記第１成膜工程と前記第２成膜工程との間に行うことを特徴とする請求項７に記載の表示装置の製造方法。

Images