JP2007067409A - 制御可能な周波数を生成するための半導体チップ - Google Patents

制御可能な周波数を生成するための半導体チップ Download PDF

Info

Publication number
JP2007067409A
JP2007067409A JP2006232548A JP2006232548A JP2007067409A JP 2007067409 A JP2007067409 A JP 2007067409A JP 2006232548 A JP2006232548 A JP 2006232548A JP 2006232548 A JP2006232548 A JP 2006232548A JP 2007067409 A JP2007067409 A JP 2007067409A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
chip region
region
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006232548A
Other languages
English (en)
Inventor
Gerald Krimmer
クリマー ゲラルト
Reinhard Reimann
ライマン ラインハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Publication of JP2007067409A publication Critical patent/JP2007067409A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06519—Bonding areas having different functions including bonding areas providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】制御可能な周波数を生成するための半導体チップにおいて、熱源を有するチップ領域と電圧制御式の発振回路のチップ領域との間で妨害となる熱結合が可能な限り小さくなる半導体チップを提供すること。
【解決手段】第１のチップ領域と第２のチップ領域との間のコンタクトの少なくとも一部が、第１のチップ領域と第２のチップ領域との間で熱遮蔽部として機能するように配置される構成。
【選択図】図１

Description

本発明は、制御可能な周波数を生成するための次の形式の半導体チップに関する。すなわち、
・該半導体チップの第１のチップ領域に配置された電圧制御式の発振回路と、
・該半導体チップの第２のチップ領域に配置された、たとえばパワーアンプおよび／または位相同期ループの形態の熱源と、
・該半導体チップをボンディングプロセスでコンタクトするためのコンタクト
とを有する形式の半導体チップに関する。
半導体チップは「ダイ」または「ダイス」とも称され、通常はウェハから分離ステップによって形成される。完成品の集積回路を製造する際には、半導体チップの導電性のコンタクトがいわゆるボンディングプロセスで、ケーシングまたはサブストレートの所属のコンタクトと接続される。その後に続いて、パッケージングプロセスが行われる。
このような半導体チップを完成された状態で、制御可能な周波数を生成するために使用し、たとえばいわゆる送受信器またはトランシーバとして使用する場合、通常は電圧制御式の発振回路（ＶＣＯ）が設けられる。この電圧制御式の発振回路（ＶＣＯ）は、半導体チップの所定の第１のチップ領域に配置ないしは実装される。
しかしトランシーバ機能を実現するためには、さらに別の回路部分が必要であり、たとえばパワーアンプおよび／または位相同期ループ（ＰＬＬ）が必要である。このような回路部分は通常、半導体チップにおいて前記第１のチップ領域に隣接するチップ領域内に配置される。その理由は、前記回路部分の相互間に密な機能的結合が生じるからである。
ＶＣＯは通常、温度変動に影響を受けやすい。すなわち、ＶＣＯによって出力される周波数は該ＶＣＯの温度に依存する。ＰＬＬないしはパワーアンプは動作中に著しい熱出力を発生するので、異なるチップ領域間に熱結合が発生し、ＶＣＯ動作を妨害する影響が生じてしまう。このような影響はとりわけ、タイムスロット方式が使用される際にＶＣＯが熱源とともにそのつど短時間だけ作動され、それによって加熱と冷却とが常に交代する場合に妨害となる。
このような熱による作用を低減するためには、熱源とＶＣＯとの間ないしは熱源と熱の影響を受けやすい回路部分との間の間隔を可能な限り大きく選択する。しかし、チップ面積は常に小さくなり、高い動作周波数によって、結合される回路部分の相互間の間隔が小さく制限されるので、前記のようにして得られる分離作用は不十分であることが多い。
したがって本発明の課題は、制御可能な周波数を生成するための、冒頭に挙げた形式の次のような半導体チップを提供することである。すなわち、熱源を有するチップ領域と電圧制御式の発振回路のチップ領域との間で妨害となる熱結合が可能な限り小さくなる半導体チップを提供することである。
本発明では前記課題は、請求項１記載の半導体チップによって解決される。すなわち、第１のチップ領域と第２のチップ領域との間のコンタクトの少なくとも一部が、第１のチップ領域と第２のチップ領域との間で熱遮蔽部として機能するように配置されることを特徴とする半導体チップによって解決される。
本発明では、第１のチップ領域と第２のチップ領域との間のコンタクトの少なくとも一部が次のように配置される。すなわち、該少なくとも一部が第１のチップ領域と第２のチップ領域との間で完全な熱遮蔽部または少なくとも部分的な熱遮蔽部として機能するように配置される。このコンタクトによってヒートシンクが構成され、このヒートシンクに、熱源によって生成された熱が流出される。このことによって、電圧制御式の発振回路のチップ領域に侵入する熱がなくなるか、ないしはごく僅かになる。このようにして、熱を生成する回路部分の妨害となる影響は効果的に低減ないしは阻止される。
１つの発展形態では、コンタクトの前記少なくとも一部は、電圧制御式の発振回路を電気的にコンタクトするために使用される。こうすることにより、チップのレイアウトが簡単になり、かつ、サブストレートないしはケーシングのコンタクトに対する配属が簡単になる。
１つの発展形態では、半導体チップの平面図は矩形の形状を有し、第１のチップ領域は矩形のコーナの領域に配置されている。このような配置によって、熱源から可能な限り良好に分離される。というのも第１のチップ領域の縁部位置により、熱源に起因する熱入力が低減されるからである。
１つの発展形態では、周波数は５ＧＨｚ〜７ＧＨｚの領域内にある。有利には、周波数は５．８ＧＨｚである。
１つの発展形態では、半導体チップはＩＳＭトランシーバである。ＩＳＭ周波数帯（Industrial, Scientific and Medical Band）は、産業、学問および医療における通信機器の周波数領域である。ＩＳＭ周波数帯の位置は、世界的には画一的に調整されていないので、たとえば９０２ＭＨｚ〜９２８ＭＨｚの周波数領域内にあるＩＭＳ周波数帯、２，４００ＭＨｚ〜２，４８３ＭＨｚの周波数領域内にあるＩＭＳ周波数帯、および５，８００ＭＨｚのＩＭＳ周波数帯が存在し、世界的には２．４ＧＨｚ周波数帯しか許可されていない。
図１は、制御可能な周波数を生成するための矩形の半導体チップ１の第１の実施形態を示している。ボンディングプロセスおよびパッケージングが終了すると、この半導体チップ１はＩＭＳトランシーバ機能を有する集積回路として使用される。
半導体チップ１は、電圧制御式の発振回路と、パワーアンプおよび位相同期ループの形態の熱源と、半導体チップ１をボンディングプロセスでコンタクトするための複数の金属性のコンタクト４ａおよび４ｂとを有する。前記発振回路は第１のチップ領域２内に、該半導体チップ１の右下のコーナに配置されている。前記熱源は該半導体チップ１の第２のチップ領域３に、チップ領域２に隣接して配置されている。コンタクト４ａおよび４ｂの個数、形状および寸法は、概略的にのみ図示されている。半導体チップ１はもちろん、ここでは図示されていない別の機能ユニットないしは回路部分も有する。
電圧制御式の発振回路に配属されたコンタクト４ｂは、第１のチップ領域２と第２のチップ領域３との間に、相互に直角に延在して交差する２つの線に沿って配置されることにより、第１のチップ領域２と第２のチップ領域３との間に熱的な分離が得られるようにされている。第２のチップ領域３に発生する熱エネルギーはコンタクト４ｂを介して流出し、第１のチップ領域２が実質的に加熱されることはない。このようにして、熱源のアクティベートないしはデアクティベートによって発生するＶＣＯのいわゆる周波数ドリフトは、効果的に阻止される。
コンタクト４ａには、集積回路の別の端子も配属されている。もちろん択一的に、これらのコンタクトを付加的または排他的に、熱的分離のために使用することもできる。コンタクト４ａは、半導体チップ１の上方および下方の水平方向の縁部に沿って配置されている。
図２は、制御可能な周波数を生成するための矩形の半導体チップ１’の択一的な第２の実施形態を示している。半導体チップ１’は、トポグラフィが変更されている以外は、図１の半導体チップに相応する。
第１のチップ領域２は半導体チップ１’の左上のコーナに配置されており、第２のチップ領域３はチップ領域２に隣接して配置されている。
電圧制御式の発振回路に配属されているコンタクト４ｂは第１のチップ領域と第２のチップ領域との間で、水平線に対して約４５°傾斜された線に沿って、半導体チップ１’の左方の垂直方向の縁部から上方の水平方向の縁部まで配置されている。このコンタクト配置でも、チップ領域２および３の効果的な熱的結合が実現される。
もちろん実用的には、ここに図示された実施形態の他に任意のトポグラフィも可能である。重要であるのは、分離すべき領域の相互間のコンタクトの配置に基づいて熱的分離を行うことだけである。
制御可能な周波数を生成するための半導体チップの第１の実施形態である。 制御可能な周波数を生成するための半導体チップの第２の実施形態である。

Claims (5)

  1. 制御可能な周波数を生成するための半導体チップ（１，１’）であって、
    ・該半導体チップ（１，１’）の第１のチップ領域（２）に配置された電圧制御式の発振回路と、
    ・該半導体チップ（１，１’）の第２のチップ領域（３）に配置された、たとえばパワーアンプおよび／または位相同期ループの形態の熱源と、
    ・該半導体チップ（１，１’）をボンディングプロセスでコンタクトするためのコンタクト（４ａ，４ｂ）とを有する形式のものにおいて、
    第１のチップ領域（２）と第２のチップ領域（３）との間のコンタクト（４ｂ）の少なくとも一部が、第１のチップ領域（２）と第２のチップ領域（３）との間で熱遮蔽部として機能するように配置されることを特徴とする、半導体チップ。
  2. 前記コンタクト（４ｂ）の少なくとも一部は、電圧制御式の発振回路を電気的にコンタクトするために使用される、請求項１記載の半導体チップ。
  3. 該半導体チップの平面図は、矩形の形状を有しており、
    第１のチップ領域（２）は、前記矩形のコーナの領域に配置されている、請求項１または２記載の半導体チップ。
  4. 周波数は５ＧＨｚ〜７ＧＨｚの領域内にある、請求項１から３までのいずれか１項記載の半導体チップ。
  5. ＩＳＭトランシーバを構成する、請求項１から４までのいずれか１項記載の半導体チップ。
JP2006232548A 2005-09-01 2006-08-29 制御可能な周波数を生成するための半導体チップ Withdrawn JP2007067409A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005042706A DE102005042706B4 (de) 2005-09-01 2005-09-01 Halbleiter-Chip zur Erzeugung einer steuerbaren Frequenz

Publications (1)

Publication Number Publication Date
JP2007067409A true JP2007067409A (ja) 2007-03-15

Family

ID=37035970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232548A Withdrawn JP2007067409A (ja) 2005-09-01 2006-08-29 制御可能な周波数を生成するための半導体チップ

Country Status (4)

Country Link
US (1) US20070215907A1 (ja)
EP (1) EP1760781B1 (ja)
JP (1) JP2007067409A (ja)
DE (2) DE102005042706B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053313A (ja) * 2006-08-22 2008-03-06 Denso Corp 半導体集積回路装置
JP2014099470A (ja) * 2012-11-13 2014-05-29 Fujitsu Ltd 半導体装置および半導体集積回路装置、電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363411B2 (en) 2011-03-18 2013-01-29 Eldon Technology Limited Passive, low-profile heat transferring system
US8619427B2 (en) 2011-03-21 2013-12-31 Eldon Technology Limited Media content device chassis with internal extension members
US8681495B2 (en) 2011-03-29 2014-03-25 Eldon Technology Limited Media device having a piezoelectric fan

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247426A (en) * 1992-06-12 1993-09-21 Digital Equipment Corporation Semiconductor heat removal apparatus with non-uniform conductance
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6286206B1 (en) * 1997-02-25 2001-09-11 Chou H. Li Heat-resistant electronic systems and circuit boards
DE10056943C1 (de) * 2000-11-17 2002-04-11 Infineon Technologies Ag Oszillatorschaltung
JP3612031B2 (ja) * 2001-03-29 2005-01-19 Ｔｄｋ株式会社 高周波モジュール
US6683512B2 (en) * 2001-06-21 2004-01-27 Kyocera Corporation High frequency module having a laminate board with a plurality of dielectric layers
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US7383058B2 (en) * 2002-07-16 2008-06-03 Intel Corporation RF/microwave system with a system on a chip package or the like
US7061340B2 (en) * 2003-04-04 2006-06-13 Agere Systems, Inc. Differently-tuned VCO using inductively coupled varactors
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP4687066B2 (ja) * 2004-10-25 2011-05-25 株式会社デンソー パワーｉｃ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053313A (ja) * 2006-08-22 2008-03-06 Denso Corp 半導体集積回路装置
JP2014099470A (ja) * 2012-11-13 2014-05-29 Fujitsu Ltd 半導体装置および半導体集積回路装置、電子装置
US9543228B2 (en) 2012-11-13 2017-01-10 Fujitsu Limited Semiconductor device, semiconductor integrated circuit device, and electronic device

Also Published As

Publication number Publication date
DE102005042706A1 (de) 2007-04-05
DE502006001809D1 (de) 2008-11-27
EP1760781A1 (de) 2007-03-07
EP1760781B1 (de) 2008-10-15
DE102005042706B4 (de) 2008-08-14
US20070215907A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
US6323735B1 (en) Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
JP2007067409A (ja) 制御可能な周波数を生成するための半導体チップ
CN102347243B (zh) 半导体装置及其制造方法
CN100580952C (zh) 在集成电路中减少电磁耦合
EP2769466B1 (en) Voltage controlled oscillators having low phase noise
US9520356B1 (en) Circuit with reduced noise and controlled frequency
JP2010135722A (ja) 半導体装置
US9364914B2 (en) Apparatus and method of attaching solder ball and method of fabricating semiconductor package including solder ball
CN102904569B (zh) 具有环形谐振电路的振荡器系统
US20150255442A1 (en) Power semiconductor module
US20070126521A1 (en) Coaxial resonator based voltage controlled oscillator/phased locked loop synthesizer module
JP2004165664A (ja) ヒートシンクを有する電気回路用遮蔽ケーシング
TWI575695B (zh) 電子裝置和電磁輻射抑制方法
JP6203103B2 (ja) 高周波半導体装置
US6593793B1 (en) Electronic package with integrated clock distribution structure
JP5027196B2 (ja) 電圧制御発振器
JP2007166005A (ja) シンセサイザモジュール
JP2002246476A (ja) 絶縁デバイス、集積回路、発信器及び無線信号受信装置
JP2008294585A (ja) 表面実装用の水晶発振器
JP5237426B2 (ja) 超小型サイズ対応のレイアウト構造を有する水晶発振器
JP4575147B2 (ja) 半導体装置
Cheng et al. Low phase-noise integrated voltage controlled oscillator design using LTCC technology
JP2007096645A (ja) マイクロ波発生装置およびこれを用いた機器
CN107750478A (zh) 低成本性能优异的无埋块rf功率放大器
JP2005509315A (ja) 高周波数ｖｃｘｏ構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081224