JP2007067406A - リソグラフィで画定された導電性ビアで作成される制限電流路を有するｃｐｐ読み取りセンサおよびその製造方法 - Google Patents

Abstract

【課題】リソグラフィで画定された導電性ビアで作成された制限電流路を有するＣＰＰ型読み取りセンサ、およびその製造方法を提供する。
【解決手段】導電性のスペーサ層１１３２を含むセンサスタック構造１１００が第１のシールド層１１７２の上に形成される。絶縁体層１１４０が、スペーサ層１１３２の上にそれに隣接して蒸着され、絶縁体層の１以上の部分を露出させるレジスト構造１３９２が、絶縁体層の上に形成される。レジスト構造が配置された状態で、露出した絶縁体層部分がエッチングによって除去されて、絶縁体からスペーサ層まで貫通する１以上の開口１４８２を形成する。続いて導電性材料１５３４が１以上の開口内に蒸着されて、電流制限構造１５８０の１以上のリソグラフィで画定された導電性ビア１５８２を形成する。導電性ビアは、読み取りセンサの検出領域における電流密度を増加させ、それによって同時にその抵抗と磁気抵抗を増加させる。
【選択図】図１０

Description

本発明は、一般にデータ記憶装置内の磁気ヘッドの読み取りセンサに関し、より具体的には面直電流（ＣＰＰ）型の読み取りセンサに関する。

コンピュータは、多くの場合、後で使用するために、データをそこに書き込むことができ、かつデータをそこから読み取ることができる媒体を有する、補助記憶装置を含む。回転する磁気ディスクを組み込む直接アクセス記憶装置（ディスクドライブ）が、ディスク表面上に磁気の形態でデータを格納するために一般に使用される。データは、ディスク表面上の同心で半径方向に離間したトラック上に記録される。読み取りセンサを含む磁気ヘッドは、その後、ディスク表面上のトラックからデータを読み取るのに使用される。

高容量ディスクドライブでは、薄膜誘導ヘッドよりも大きな線密度でディスクの表面からデータを読み取るために、一般にＭＲヘッドと称される磁気抵抗（ＭＲ）読み取りセンサが使用されてもよい。ＭＲセンサは、ＭＲ層によって感知された磁束の強度および方向の関数として、そのＭＲ検出層（「ＭＲ素子」とも称される）の抵抗の変化によって磁界を検出する。記録されたデータは磁気媒体から読み取ることができるが、これは、記録された磁気媒体からの外部磁界（信号磁界）がＭＲ素子中の磁化方向の変化を引き起こし、それが次に、ＭＲ素子中の抵抗の変化、およびそれに対応する感知された電流または電圧の変化を引き起こすためである。ＭＲセンサの一般的な分類の中には、ＧＭＲ効果を示す巨大磁気抵抗（ＧＭＲ）センサがある。ＧＭＲセンサでは、ＭＲ感知層の抵抗は、非磁性層（スペーサ）で分離された磁性体層間の伝導電子のスピン依存伝導と、それに伴って磁性層と非磁性層との境界面または磁性層内で起こるスピン依存散乱とに応じて変化する。非磁性材料（例えば銅）の層で分離された強磁性材料（例えば、ニッケル鉄、コバルト鉄、またはニッケル鉄コバルト）の２層のみを使用するＧＭＲセンサは、一般に、ＳＶ効果を示すスピンバルブ（ＳＶ）センサと称される。

固着層と称される強磁性（ＦＭ）層の１つは、その磁化が通常、反強磁性（ＡＦＭ）層（例えば、酸化ニッケル、鉄マンガン、または白金マンガン）との交換結合によって固着されている。ＡＦＭピン止め層によって生成されたピン止め磁界は、外部磁界（例えば、ディスクに記録されたビットからの磁界）の印加中に固着層の磁化方向が確実に固定されたままになるように、減磁界よりも大きくなければならない。しかし、自由層と称されるＦＭ層の磁化は固定されず、磁気媒体上に記録された情報からの磁界（信号磁界）に応じて自由に回転することができる。固着層は、第１および第２のＡＰ固着層間に形成された反平行結合（ＡＰＣ）層を含む、反平行の（ＡＰ）固着構造の一部であってもよい。例えば、第１のＡＰ固着層は、ＡＦＭピン止め層に交換結合され、かつそれによってピン止めされた層であってもよい。第１および第２のＡＰ固着層間の強い反平行結合により、第２のＡＰ固着層の磁気モーメントは、第１のＡＰ固着層の磁気モーメントと反平行になる。

センサは、固着層がセンサの底部近くで第１の読み取りギャップ層の近傍に配置されるか、センサの頂部近くで第２の読み取りギャップ層の近傍に配置されるかによって、ボトムセンサまたはトップセンサとして分類される。センサはさらに、ピン止め構造が一方向の磁気モーメントを有する１以上のＦＭ層であるか、ＡＰ固着層の磁気モーメントが反平行であるＡＰＣ層によって分離した一対のＡＰ固着層であるかによって、単純固着またはＡＰ固着として分類される。センサはさらにまた、シングルまたはデュアルとして分類され、シングルセンサは１つの固着層のみを使用し、デュアルセンサは間に自由層構造が配置された２つの固着層を使用する。

読み取りセンサはまた、電流がセンサ層の主面に垂直に流れる面直電流（ＣＰＰ）型であってもよい。第１および第２のシールド層は、同時にセンサ用リード線として働くように、それぞれセンサの底部と頂部となる。ＣＰＰセンサは、電流がセンサの主な薄膜面と平行な面内で伝導される面内電流（ＣＩＰ）型センサと対比することができる。ＣＰＰセンサでは、自由層とＡＰ固着構造の間のスペーサ層が非磁性かつ導電性（銅など）である場合、電流は「センス電流」と称されるが、スペーサ層が非磁性かつ非導電性（酸化アルミニウムなど）である場合、電流は「トンネル電流」と称される。以下、電流は、センス電流またはトンネル電流のいずれかになり得る垂直電流Ｉ_Ｐと称される。このようなＣＰＰ型読み取りセンサ及びトンネル型読み取りセンサに関しては、例えば特許文献１に開示されている。

特開２００４−１７８６５６号公報

従来の金属性ＣＰＰ読み取りセンサは、すべて、いくつかの欠点を有する。第１に、それらの抵抗面積（ＲＡ）は非常に低い。典型的なセンサ面積においては、これによって、読み取り回路構成の増幅器に良好に適合しない、抵抗値が低い読み取りセンサとなる。さらに、磁気抵抗に寄与しない読み取りセンサの層（例えばＡＦＭ層）からの寄生抵抗は、センサの信号対雑音比（ＳＮＲ）を低下させる。最後に、トンネル電流として電流Ｉ_Ｐを使用する磁気トンネル接合（ＭＴＪ）ＣＰＰセンサと異なり、すべての金属性ＣＰＰセンサは、比較的低い抵抗のため、非常に高い電流密度で動作する必要がある。しかしながら、スピントルク現象およびエルステッド磁界からの垂直電流Ｉ_Ｐなどの効果により、安定したセンサの動作に好適な電流密度が制限される。

ＣＰＰ読み取りセンサの電流密度は、センサスタックによって垂直電流Ｉ_Ｐのフローを制限することによって増加することができる。従来、これは、センサ内に１以上の極めて薄い絶縁層（ナノ酸化層、すなわちＮＯＬ）を置くことによって作成される、「電流遮蔽」層を使用することで達成することができる。電流のフローを制限し電流密度をセンサの活性層の近くに集中させる、多くの小さな不規則に分布された伝導性の細孔または穴が、このプロセスを通じて作成される。しかし実際には、そのプロセスは制御するのが難しく、適切かつ製造可能な結果は達成されない。センサがより小さくなるのに伴って、センサは、フィルムの非常に小さな領域を対象とするので、伝導性細孔の分布、さらにすなわち電流密度における統計上のばらつきが、センサの抵抗における、制御が難しくまた許容できないばらつきを生じさせる場合がある。

したがって、従来技術のこれらおよび他の欠点を克服する必要がある。

リソグラフィで画定された導電性ビアで作成される制限電流路を有する面直電流（ＣＰＰ）型読み取りセンサ、およびその製造方法が開示される。１つの具体例では、導電性のスペーサ層を含むセンサスタック構造の少なくとも一部は、第１のシールド層の上に形成される。絶縁体層は、スペーサ層の上にそれに隣接して蒸着され、絶縁体層の１以上の部分を露出させるレジスト構造は、絶縁体層の上に形成される。レジスト構造が配置された状態で、１以上の露出した絶縁体部分はエッチングによって除去されて、絶縁体層からスペーサ層まで貫通する１以上の開口を形成する。続いて導電性材料が１以上の開口内に蒸着されて、電流制限構造の１以上のリソグラフィで画定された導電性ビアを形成する。有利な点として、そのようなリソグラフィで画定された導電性ビアは、検出層の領域における読み取りセンサの電流密度を増加させ、それによって同時にその抵抗と磁気抵抗を増加させる。ビアの寸法および数は、センサの抵抗および磁気抵抗を精密に「調整」できるように、変えられ選択されてもよい。
本発明の本質および利点、ならびに好ましい使用法をより十分に理解するため、以下の詳細な説明を添付図面と併せ読んで参照されたい。

本発明によれば、ＣＰＰ型読み取りセンサにおいて、リソグラフィで画定された導電性ビアは、検出層の領域における読み取りセンサの電流密度を増加させ、それによって同時にその抵抗と磁気抵抗を増加させることができる。

リソグラフィで画定された導電性ビアで作成される制限電流路を有する面直電流（ＣＰＰ）型読み取りセンサ、およびその製造方法が開示される。１つの具体例では、センサスタック構造の少なくとも一部は、第１のシールド層の上に形成される。絶縁体層は、センサスタック構造のキャッピング層構造の少なくとも一部の上にそれに隣接して蒸着され、絶縁体層の１以上の部分を露出させるレジスト構造は、絶縁体層の上に形成される。レジスト構造が配置された状態で、１以上の露出した絶縁体部分はエッチングによって除去されて、絶縁体層からキャッピング層構造まで貫通する１以上の開口を形成する。続いて導電性材料が１以上の開口内に蒸着されて、センサスタック構造の頂部を形成する電流制限構造の、１以上のリソグラフィで画定された導電性ビアを形成する。有利な点として、そのようなリソグラフィで画定された導電性ビアは、検出層の領域における読み取りセンサの電流密度を増加させ、同時にそれによって抵抗と磁気抵抗を増加させる。ビアの寸法および数は、センサの抵抗および磁気抵抗を精密に「調整」できるように、変えられ選択されてもよい。ミリングによる損傷によって、読み取りセンサの縁部付近で磁気抵抗効果が低下することがますます明らかになってきているため、センサ構造の中央部において１つまたはいくつかのビアを隔離して、そのような損傷を回避することもまた有利である。

以下の記載は、本発明を実施するために現在考慮される最良の実施形態である。この記載は、本発明の一般的な原理を説明する目的でなされたものであり、本明細書に主張する発明の概念を制限することを目的としない。

ここで図面を参照すると、図１〜３は磁気ディスクドライブ３０を示しており、図面において、同様の参照番号はいくつかの図面を通して同様または類似の部分を指す。ディスクドライブ３０は、磁気ディスク３４を支持し回転させるスピンドル３２を含む。スピンドル３２は、モータコントローラ３８で制御されるスピンドルモータ３６によって回転される。スライダ４２は、結合した読み取りおよび書き込み磁気ヘッド４０を含み、アクチュエータ４７によって回転可能に位置付けられるサスペンション４４およびアクチュエータアーム４６で支持される。磁気ヘッド４０は、本発明にしたがって製造される読み取りセンサを使用してもよい。

複数のディスク、スライダおよびサスペンションが、図３に示されるような大容量直接アクセス記憶装置（ＤＡＳＤ）に使用されてもよい。サスペンション４４およびアクチュエータアーム４６は、アクチュエータ４７によって移動されて、磁気ヘッド４０が磁気ディスク３４の表面と変換関係にあるように、スライダ４２を位置付ける。ディスク３４がスピンドルモータ３６によって回転されると、スライダ４２は、ディスク３４表面と空気軸受面（ＡＢＳ）４８との間で薄い（通常は、０．０５μｍ）空気のクッション（空気軸受）上で支持される。磁気ヘッド４０は次に、ディスク３４の表面上の複数の円形トラックに情報を書き込むため、ならびにそこから情報を読み取るために使用されてもよい。処理回路構成５０は、そのような情報を表す信号をヘッド４０と交換し、磁気ディスク３４を回転させるためのスピンドルモータドライブ信号を提供し、様々なトラックにスライダ４２を移動させるためにアクチュエータ４７への制御信号を提供する。

図４において、スライダ４２はサスペンション４４に取り付けられて示される。図３に示されるように、上述した構成要素はハウジング５５のフレーム５４上に載置されてもよい。図５は、スライダ４２および磁気ヘッド４０のＡＢＳ図である。スライダ４２は、磁気ヘッド４０を支持するセンターレール５６、ならびにサイドレール５８および６０を有する。レール５６、５８および６０は、クロスレール６２から延びる。磁気ディスク３４の回転に対して、クロスレール６２はスライダ４２の前縁６４にあり、磁気ヘッド４０はスライダ４２の後縁６６にある。

図６は、組合せ磁気ヘッド４０の側面横断立面図であり、書き込みヘッド部分７０および読み取りヘッド部分７２を含む。読み取りヘッド部分７２は、ＣＰＰセンサ７４を使用するＣＰＰ巨大磁気抵抗（ＧＭＲ）読み取りヘッドを含む。図７は図６のＡＢＳ図である。ＣＰＰセンサ７４は、強磁性の第１のシールド層８０と第２のシールド層８２の間に挟まれる。外部磁界に応じてＣＰＰセンサ７４の抵抗は変わる。センサを通って伝導されるセンス電流Ｉ_Ｓにより、これらの抵抗の変化が電位の変化として現れる。これらの電位の変化は、次に、図３に示される処理回路構成５０によってリードバック信号として処理される。

磁気ヘッド４０の書き込みヘッド部分７０は、第１の絶縁層８６と第２の絶縁層８８の間に挟まれたコイル層８４を含む。第３の絶縁層９０は、ヘッドを平坦化して、コイル層８４によって引き起こされる第２の絶縁層中のリプルを除去するのに使用されてもよい。第１、第２、および第３の絶縁層は、当該技術分野では「絶縁スタック」と称される。コイル層８４、ならびに第１、第２、および第３の絶縁層８６、８８、および９０は、第１の磁極片層９２と第２の磁極片層９４の間に挟まれる。第１の磁極片層９２および第２の磁極片層９４は、バックギャップ９６で磁気的に結合され、ＡＢＳで書き込みギャップ層１０２によって分離された第１の磁極端９８および第２の磁極端１００を有する。第２のシールド層８２および第１の磁極片層９２は共通の層なので、このヘッドは組合せヘッドとして知られている。ピギーバックヘッドでは、絶縁層は、第２のシールド層と第１の磁極片層の間に位置する。図２および４に示されるように、第１のはんだ接続１０４および第２のはんだ接続１０６は、スピンバルブセンサ７４からのリード線をサスペンション４４上のリード線１１２および１１４に接続し、第３のはんだ接続１１６および第４のはんだ接続１１８は、コイル８４（図８を参照）からのリード線１２０および１２２をサスペンション４４上のリード線１２４および１２６に接続する。

図９は、図７に示される従来技術の読み取りヘッド部分の拡大ＡＢＳ図である。読み取りヘッドはＣＰＰセンサ７４を含む。アルミナなどの第１の絶縁層１２７および第２の絶縁層１２８は、センサ７４の両側の第１のシールド層８０を覆うとともに、センサの第１の側壁１３０および第２の側壁１３２もわずかに覆う。第１のハードバイアス層（ＨＢ）１３４および第２のハードバイアス層１３６は、絶縁層１２７および１２８上にあり、側壁１３０および１３２に隣接する。金属シード層（図９には図示せず）は、絶縁体層１２７および１２８とハードバイアス層１３４および１３６との間に形成される。ハードバイアス層１３４および１３６は、自由層を安定させるために、磁界がセンサ７４を通って長手方向に延びるようにする。センサ７４、ならびに第１のハードバイアス層１３４および第２のハードバイアス層１３６は、センサ７４を通って垂直電流Ｉ_Ｐを伝導させるためのリード線として働いてもよい強磁性の第１のシールド層８０と第２のシールド層８２の間に位置する。

図１０は、１以上のリソグラフィで画定された導電性ビアで作成される電流制限構造を有する例示的なＣＰＰ読み取りセンサの作製プロセスを説明するフローチャートである。図１０のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造を示す一連のＡＢＳ図である図１１〜１５について、図１０のフローチャートの工程と組み合わせて参照する。

図１１と組み合わせて図１０の開始ブロック１００２から始めると、導電性のスペーサ層部分（ＳＰ−１）１１３２を有するＣＰＰセンサスタック構造１１００の少なくとも一部分は、第１のシールド層（Ｓ１）１１７２の上に形成される（図１０のステップ１００４）。ＣＰＰセンサスタック構造１１００は、任意の好適なセンサ材料で作成されてもよく、この実施形態では、（下から上に向かって）シード層（ＳＬ）１１１２、反強磁性（ＡＦＭ）ピン止め層１１１４、固着層構造１１０４、およびスペーサ層部分（ＳＰ−１）１１３２を含む。この「トップＳＶ」の例示的な構成では、固着層構造１１０４は、スペーサ層部分１１３２の下にそれに隣接して、またＡＦＭピン止め層１１１４の上にそれに隣接して形成される。ＡＦＭピン止め層１１１４は、固着層構造１１０４の下にそれに隣接して、またシード層１１１２の上にそれに隣接して形成される。シード層１１１２は、第１のシールド層１１７２の上にそれに隣接して、またＡＦＭピン止め層１１１４の下に形成されて、その上に蒸着される層の組織の改善を促進する。この実施形態では、スペーサ層部分１１３２は、結果として得られるＣＰＰ読み取りセンサのスペーサ層構造全体の底部部分または底部のサブレイヤ（ＳＰ−１）のみを形成する。スペーサ層部分１１３２は、導電性が高く非磁性であり、銅（Ｃｕ）または金（Ａｕ）などの好適な材料で作成されてもよい。

蒸着プロセス１１９０は、絶縁体材料を、スペーサ層部分１１３２の上にそれに隣接して蒸着するのに使用される（図１０のステップ１００６）。結果は図１２に示され、絶縁体層１１４０はスペーサ層部分１１３２に接して形成される。絶縁体層１１４０は、アルミナ（Ａｌ_２Ｏ_３）などの任意の好適な電気絶縁材料、または酸化シリコン（ＳｉＯ_２）、窒化ケイ素（Ｓｉ_３Ｎ_４）、酸化マグネシウム（ＭｇＯ）、もしくは酸化タンタル（Ｔａ_２Ｏ_５）などの他の絶縁体材料から作成されてもよい。これがスペーサ層構造の一部を形成するので、絶縁体層１１４０は、１０オングストローム〜１００オングストロームなどの非常に小さな厚さで形成される。

次に、レジスト構造形成プロセス１２９０が実行されるが、図１３において、レジスト構造１３９２が、絶縁体層１１４０の上にそれに隣接して適用されパターニングされて、絶縁体層１１４０の絶縁体材料１１４２を露出させる（図１０のステップ１００８）。レジスト構造１３９２はフォトレジストから作成されてもよい。あるいは、レジスト構造１３９２は、電子ビーム（ｅ−ビーム）リソグラフィプロセスと適合するレジストから作成されてもよい。レジスト構造１３９２は、単層レジストとして示され記載されているが、その代わりに多層のレジスト（例えば２層または３層レジスト）であってもよい。図に示されるように、レジスト構造１３９２は、続けて形成されるリソグラフィで画定された導電性ビアのために、適切な幅Ｗ_１３を有する開口部を画定するように形成される。フォトリトグラフィがレジスト構造１３９２を形成するのに使用される場合、レジストがポジ型レジストであれば、除去されるべき領域内でレジストの薄膜は露光される。レジストがネガ型レジストである場合、保持されるべき領域内で露光される。最後に、レジストは基本的な現像溶液にさらされる。電子ビーム（ｅ−ビーム）リソグラフィがレジスト構造１３９２を形成するのに使用される場合、レジストがポジ型レジストであれば、除去されるべき領域内でレジストの薄膜は電子ビーム露光される。レジストがネガ型レジストである場合、保持されるべき領域内で露光される。最後に、レジストは好適な現像溶液にさらされる。結果として得られる導電性ビアの幅を最終的に決定する幅Ｗ_１３は、３〜４０ナノメートル（ｎｍ）以内であってもよい。この実施形態では、単一の開口部のみが、レジスト構造１３９２（センサスタック構造１１００の幅および結果として得られる読み取りセンサのトラック幅の中心線にある）の中央部内に形成される。しかしながら、開口部の数は、所望のビアの数によって変わる。

レジスト構造１３９２が配置された状態で、エッチングプロセス１３９０（例えば、イオンミリング）は、レジスト構造１３９２の開口部を通して露出された絶縁体材料１１４２を除去するために使用される（図１０のステップ１０１０）。結果は図１４に示され、開口１４８２は、スペーサ層部分１１３２の頂部まで形成されて、その導電性材料１４３２を露出する。エッチングがストライプ高さ（ＳＨ）の寸法全体にわたって実行された場合、絶縁体層は、第１の絶縁体層部分１４４２と第２の絶縁体層１４４４とに完全に分離されてもよい。スペーサ層部分１１３２の導電性材料１４３２が露出されるスペーサ層部分１１３２の頂部に達すると、イオンミリングプロセスは中断される。したがって、開口１４８２は、絶縁体層全体を下向きに貫通して形成され、絶縁体層部分１４４２および１４４４に取り囲まれ、レジスト構造の開口部とほぼ同じ幅Ｗ_１３を有する。図１４はまた、レジスト構造が、好適な溶媒または他の好適な技術を用いてこの時点で除去されてもよいことを示す。

次に蒸着プロセス１４９０が実行されて、露出された導電材料１４３２の上の開口１４８２内に導電性材料を蒸着する（図１０のステップ１０１２）。結果は図１５に示され、導電性材料１５３４は、開口１４８２内だけでなく絶縁体層部分１４４２および１４４４の上にも形成される。その結果、電流制限構造１５８０のリソグラフィで画定された導電性ビア１５８２が形成される。リソグラフィで画定された導電性ビア１５８２の上かつ絶縁体部分１４４２および１４４４の上に形成された導電性材料１５３４は、スペーサ層構造全体の頂部部分または頂部のサブレイヤ（ＳＰ−２）を形成する。この実施形態では、単一のビアのみが、構造の中央部（センサスタック構造１１００の幅および結果として得られる読み取りセンサのトラック幅の中心線にある）内に形成される。しかしながら、ビアの数は設計に応じて変わる。図１４の蒸着プロセス１４９０は、あるいは、開口１４３２が導電性材料で充填されて絶縁体部分１４４２および１４４４を備えた平坦な頂部表面を形成するまで、レジスト構造１３９２を配置したままで実行されてもよいことに留意されたい。開口が導電性材料で充填されてビアを形成した後、レジスト構造１３９２が除去され、残りの導電性材料が蒸着されて、スペーサ層の頂部のサブレイヤを形成する。

図１０のフローチャートに説明された工程に対応する方法は、終了ブロック１０１４で終了するが、追加の処理工程が続けて実行されてもよい。例えば、追加の製造工程１５９０は、ＣＰＰ読み取りセンサ１６００として図１６に示されるＣＰＰ読み取りセンサの形成を完了するために使用される。これらのプロセス１５９０は、（従来またはその他の）当該技術分野で既知のいずれかの好適な技術を使用して、設計要件ごとに製造を完了してもよい。

記載されるように、図１０の方法で使用される好ましいリソグラフィプロセスは、センサスタック構造の絶縁体層の上に絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、レジスト構造を配置したままで、露出された絶縁体材料をエッチングして絶縁体層を通して開口を形成する工程と、導電性材料を開口内に形成し、それによってリソグラフィで画定された導電性ビアを形成する工程とを含んでいた。しかしながら、代替形態として、導電性層がエッチングされてもよく、続いて絶縁体材料がその周りに蒸着されてビアを形成してもよい。この代替リソグラフィプロセスは、さらに詳細な、導電性層の上に導電性層の導電性材料を露出させるレジスト構造を形成する工程と、レジスト構造を配置したままで、露出された導電性材料をエッチングで除去して導電性層を通して開口部を形成する工程と、絶縁体材料を開口部内に蒸着してリソグラフィで画定された導電性ビアを取り囲む工程とを含んでもよい。

図１６に示されるように、上述の方法から作成された、結果として得られたＣＰＰ読み取りセンサ１６００は、端部領域１６５０および１６５４で取り囲まれた中央領域１６５２中に形成されるセンサスタック構造１６０２（「トップＳＶ」）を有する。センサスタック構造１６０２は、下から上に向かって、シード層１６１２、ＡＦＭピン止め層１６１４、固着層構造１６０４、電流制限構造１６８０、検出層構造（Ｆ）１６２４、およびキャッピング層１６２０を含む。キャッピング層１６２０は、第２のシールド層１６７４の下にそれに隣接して、ならびに検出層構造１６２４の上にそれに隣接して形成される。検出層構造１６２４は、キャッピング層１６２０の下にそれに隣接して、ならびに電流制限構造１６８０の上にそれに隣接して形成される。電流制限構造１６８０は、検出層構造１６２４の下にそれに隣接して、ならびに固着層構造１６０４の上にそれに隣接して形成される。固着層構造１６０４は、電流制限構造１６８０の下にそれに隣接して、ならびにＡＦＭピン止め層１６１４の上にそれに隣接して形成される。ＡＦＭピン止め層１６１４は、固着層構造１６０４の下にそれに隣接して、ならびにシード層１６１２の上にそれに隣接して形成される。シード層１６１２は、第１のシールド層１１７２の上にそれに隣接して、ならびにＡＦＭピン止め層１６１４の下にそれに隣接して形成されて、その上に蒸着される層の組織の改善を促進する。ＣＰＰ読み取りセンサ１６００は、第１のシールド層１１７２の上にあって、それとセンサスタック構造１６０２の側壁とに隣接する端部領域１６５０および１６５４に形成される、第１の絶縁体層１６６０および第２の絶縁体層１６６２を有する。さらに、ＣＰＰ読み取りセンサ１６００は、絶縁体層１６６０および１６６２の上にそれに隣接して形成される、第１のハードバイアス層１６６４および第２のハードバイアス層１６６６を有する。最後に、第２のシールド層（Ｓ２）１６７４は、平坦化された構造の上に形成されて示される。

電流制限構造１６８０は、スペーサ層全体内に形成される代わりに、スペーサ層の上に、あるいはその下に形成されてもよいことに留意されたい。この変形例では、リソグラフィで画定された導電性ビアは、スペーサ層と同じかまたは異なる非磁性の導電性材料から、あるいは下にある／上にある磁性体層の強磁性材料から形成されてもよい。

次の材料が、ＣＰＰ読み取りセンサ１６００に使用されてもよい。第１のシールド１１７２および第２のシールド１６７４は、ニッケル鉄（ＮｉＦｅ）などの任意の好適な材料で作成されてもよい。シード層１６１２は、ニッケル鉄クロミウム（ＮｉＦｅＣｒ）またはＮｉＦｅなどの任意の好適な材料の１以上の層を有してもよい。ＡＦＭピン止め層構造１６１４は、白金マンガン（ＰｔＭｎ）またはその代わりにイリジウムマンガン（ＩｒＭｎ）などの任意の好適な材料で作成されてもよい。固着層構造１６０４は、コバルト（Ｃｏ）またはコバルト鉄（ＣｏＦｅ）などの任意の好適な材料で作成されてもよい。電流制限構造１６８０の導電性部分１６３２および１６３４は、銅（Ｃｕ）または金（Ａｕ）などの任意の好適な材料で作成されてもよく、電流制限構造１６８０の絶縁部分１６４２および１６４４は、酸化アルミニウム（Ａｌ_２Ｏ_３）などの任意の好適な材料で作成されてもよい。検出層構造１６２４は、ＣｏＦｅまたはその代わりにＮｉＦｅなどの任意の好適な材料で作成されてもよい。キャッピング層１６２０は、タンタル（Ｔａ）などの任意の好適な材料で作成されてもよい。第１の絶縁体層１６６０および第２の絶縁体層１６６２は、Ａｌ_２Ｏ_３などの任意の好適な材料で作成されてもよい。第１のハードバイアス層１６６４および第２のハードバイアス層１６６６は、コバルト白金クロミウム（Ｃｏ−Ｐｔ−Ｃｒ）または他のＣｏ系合金などの任意の好適な材料で作成されてもよい。

様々な層の次の厚さが、ＣＰＰ読み取りセンサ１６００に使用されてもよい。第１のシールド１１７２および第２のシールド１６７４は、約３０ｎｍ〜約５００ｎｍの厚さ範囲を有してもよい。シード層１６１２は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。ＡＦＭピン止め層構造１６１４は、約３０オングストローム〜約３００オングストロームの厚さ範囲を有してもよい。固着層構造１６０４は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。電流制限構造１６８０の導電性部分１６３２および１６３４は、約２オングストローム〜約１０オングストロームの厚さ範囲をそれぞれ有してもよく、電流制限構造１６８０の絶縁部分１６４２および１６４４は、約５オングストローム〜約１００オングストロームの厚さ範囲を有してもよく、またリソグラフィで画定された導電性ビア１５８２は、約５オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。検出層構造１６２４は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。キャッピング層１６２０は、約５オングストローム〜約５０オングストロームの厚さ範囲を有してもよい。第１の絶縁体層１６６０および第２の絶縁体層１６６２は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。第１のハードバイアス層１６６４および第２のハードバイアス層１６６６は、約２０ｎｍ〜約２００ｎｍの厚さ範囲を有してもよい。

図１６に示されるように、この例示的な実施形態の電流制限構造１６８０は、第１のスペーサ層部分（ＳＰ−１）および第２のスペーサ層部分（ＳＰ−２）を有するスペーサ層の一部として、またはその中に形成される。第２のスペーサ層部分ＳＰ−２は、（その上に位置する）検出層構造１６２４に隣接して形成され、第１のスペーサ層部分ＳＰ−１は、（その下に位置する）固着層構造１６０４に隣接して形成される。この実施形態では、電流制限構造１６８０は、絶縁体材料１６４２および１６４４に取り囲まれた単一のリソグラフィで画定された導電性ビア１５８２を有し、また構造の中央に位置する。しかしながら、図１７および１８に関して後に示し記載するように、好ましくは均等に分布するいずれかの好適な数のビアが、電流制限構造１６８０内に組み込まれてもよい。

リソグラフィで画定された導電性ビア１５８２の幅Ｗ_１３は、ＣＰＰ読み取りセンサ１６００のトラック幅ＴＷ_Ｓ１６に関して画定されてもよい。好ましくは、リソグラフィで画定された導電性ビア１５８２の幅Ｗ_１３は、ＣＰＰ読み取りセンサ１６００のトラック幅ＴＷ_Ｓ１６の１／２以下である。この実施形態では、トラック幅ＴＷ_Ｓ１６は約１００ｎｍ（３０〜２００ｎｍの範囲）であり、幅Ｗ_１３は約１０ｎｍ（３〜４０ｎｍの範囲）である。図１６は、リソグラフィで画定された導電性ビア１５８２が、センサスタック構造１６０２の幅およびＣＰＰ読み取りセンサ１６００のトラック幅ＴＷ_Ｓ１６の中心線Ｌ_Ｃ１６に形成されることをより明白に示す。単一の導電性ビアの場合、距離Ｄ_１６が各絶縁体材料部分１６４２および１６４４の幅を画定し、Ｗ_１３＋（２×Ｄ_１６）＝ＴＷ_Ｓ１６であることに留意されたい。

次に、リソグラフィで定義された導電性ビア１５８２のストライプ高さ（ＳＨ）方向の寸法を、図１９、２０、および２１に関して検討する。図１９では、センサスタック構造１６０２の等角図が示される。図に示されるように、センサスタック構造１６０２は、それに関連付けられたストライプ高さＳＨ_Ｓ１９を有し、リソグラフィで画定される導電性ビア１５８２は、ストライプ高さ方向の寸法Ｌ_Ｖ１９を有する。この実施形態では、Ｌ_Ｖ１９＝ＳＨ_Ｓ１９である。より一般的には、寸法Ｌ_Ｖ１９はストライプ高さＳＨ_Ｓ１９以下である。図１６の線２０−２０に沿って取った上面図が図２０に示され、これは、リソグラフィで画定された導電性ビア１５８２が、センサスタック構造１６０２のストライプ高さＳＨ_Ｓ１９の中心線Ｌ_Ｃ１９に形成されることを示す。図２１では、この例示的な実施例の変形例の上面図が示される。やはり、リソグラフィで画定された導電性ビア２１８２は、ストライプ高さ方向の寸法Ｌ_Ｖ２１を有する。図２１の実施形態では、リソグラフィで画定された導電性ビア２１８２の寸法Ｌ_Ｖ２１は、ストライプ高さＳＨ_Ｓ１９未満である。この場合、距離Ｄ_２１は、各絶縁体材料部分の高さを画定し、Ｌ_Ｖ２１＋（２×Ｄ_２２）＝ＳＨ_Ｓ１９である。単一の導電性ビアの実施形態では、リソグラフィで定義された導電性ビア２１８２は、センサスタック構造１６０２のストライプ高さＳＨ_Ｓ１９の中心線Ｌ_Ｃ１９に形成される。

本発明の１以上のリソグラフィで画定された導電性ビアを備えた電流制限構造を有するＣＰＰ読み取りセンサは、利点を有する。最も重要なことには、リソグラフィで画定された導電性ビアは、検出層の領域における読み取りセンサの電流密度を増加させ、それによって同時にその抵抗と磁気抵抗を増加させる。特に、読み取りセンサの寸法が減少するのに伴って、読み取りセンサの電流密度要求に対するより厳しい制御が、設計によって、および作製中に達成されてもよい。ビアの寸法および数は、センサの抵抗および磁気抵抗を精密に「調整」できるように、変えられ選択されてもよい。ミリングによる損傷によって、読み取りセンサの縁部付近で磁気抵抗効果が低下することがますます明らかになってきているため、センサ構造の中央部において１つまたはいくつかのビアを隔離して、そのような損傷を回避することもまた有利である。

次に図１７を参照して、本願のＣＰＰ読み取りセンサ１７００の代替実施形態が示される。図１７は、ＣＰＰ読み取りセンサ１７００の電流制限構造１７８０における違いを除いて、図１６に関して示され記載されたものと同じである。特に、電流制限構造１７８０は、センサスタック構造１７０２の幅およびＣＰＰ読み取りセンサ１７００のトラック幅ＴＷ_Ｓ１７の中心線Ｌ_Ｃ１７から等しく離間した、２つのリソグラフィで画定された導電性ビア１７８２および１７８４を備えて形成される。図１６と同様、電流制限構造１７８０は、第１のスペーサ層部分（ＳＰ−１）および第２のスペーサ層部分（ＳＰ−２）を有するスペーサ層構造の一部であり、第２のスペーサ層部分ＳＰ−２は、（その上に位置付けられる）検出層構造１６２４に隣接して形成され、第１のスペーサ層部分ＳＰ−１は、（その下に位置付けられる）固着層構造１６０４に隣接して形成される。リソグラフィで画定された導電性ビア１７８２および１７８４は、それらの中に形成される導電性材料１７３４を有し、その一部はスペーサ層を構成する。リソグラフィで画定された導電性ビア１７８２は、左側の絶縁体材料１７４２と右側の絶縁体材料１７４４とで取り囲まれる。同様に、リソグラフィで画定された導電性ビア１７８４は、左側の絶縁体材料１７４４と右側の絶縁体材料１７４６とで取り囲まれる。

この実施形態では、リソグラフィで画定された導電性ビア１７８２および１７８４それぞれの幅Ｗ_Ａ１７は、（２×Ｗ_Ａ１７）がＣＰＰ読み取りセンサ１７００のトラック幅ＴＷ_Ｓ１７の１／２以下であるように選択される。リソグラフィで画定された導電性ビア１７８２および１７８４は、センサスタック構造１７０２のトラック幅ＴＷ_Ｓ１７の中心線Ｌ_Ｃ１７と距離Ｄ_１７Ａだけ等しく離間して形成され、（２×Ｗ_Ａ１７）＋（２×Ｄ_１７Ａ）＋（２×Ｄ_１７Ｂ）＝ＴＷ_Ｓ１７である。距離Ｄ_１７Ｂは、距離Ｄ_１７Ａと等しくても、それより小さくても、またはそれより大きくてもよいことに留意されたい。図２０〜２１に関して説明したように、リソグラフィで画定された導電性ビア１７８２および１７８４は、同様に変わってもよいストライプ高さの寸法を有する。

図１７のそのような構造を作成する方法は、電流制限構造１７８０が２つのリソグラフィで画定された導電性ビア１７８２および１７８４を有して形成されることを除いて、図１０に関して上述したものと同じである。ここで、フォトレジスト構造は２つの開口部を備えて形成され（例えば図１２〜１３）、２つの開口を作成するためにエッチングが実行され（例えば図１３〜１４）、２つの開口内で蒸着が実行される（例えば図１４〜１５）。

図１８を先に参照すると、本願のＣＰＰ読み取りセンサ１８００の代替実施形態が示される。図１８は、ＣＰＰ読み取りセンサ１８００の電流制限構造１８８０における違いを除いて、図１６に示されるものと同じである。特に、電流制限構造１８８０は、センサスタック構造１８０２の幅およびＣＰＰ読み取りセンサ１８００のトラック幅ＴＷ_Ｓ１８の中心線Ｌ_Ｃ１８から等しく離間した、３つのリソグラフィで画定された導電性ビア１８８２、１８８４、および１８８６を備えて形成される。図１６〜１７と同様、電流制限構造１８８０は、第１のスペーサ層部分（ＳＰ−１）および第２のスペーサ層部分（ＳＰ−２）を有するスペーサ層構造の一部であり、第２のスペーサ層部分ＳＰ−２は、（その上に位置付けられる）検出層構造１６２４に隣接して形成され、第１のスペーサ層部分ＳＰ−１は、固着層構造１６０４に隣接して形成される。リソグラフィで画定された導電性ビア１８８２、１８８４および１８８６は、それらの中に形成された導電性材料１８３４を有し、その一部はスペーサ層構造を構成する。リソグラフィで画定された導電性ビア１８８２は、左側の絶縁体材料１８４２と右側の絶縁体材料１８４４とで取り囲まれる。同様に、リソグラフィで画定された導電性ビア１８８４は、左側の絶縁体材料１８４４と右側の絶縁体材料１８４６とで取り囲まれる。さらに同様に、リソグラフィで画定された導電性ビア１８８６は、左側の絶縁体材料１８４６と右側の絶縁体材料１８４８とで取り囲まれる。

この実施形態では、リソグラフィで画定された導電性ビア１８８２、１８８４、および１８８６それぞれの幅Ｗ_Ａ１８は、（３×Ｗ_Ａ１８）がＣＰＰ読み取りセンサ１８００のトラック幅ＴＷ_Ｓ１８の１／２以下であるように選択される。リソグラフィで画定された導電性ビア１８８４は、センサスタック構造１８０２のトラック幅ＴＷ_Ｓ１８の中心線Ｌ_Ｃ１８に形成され、リソグラフィで画定された導電性ビア１８８２および１８８６は、中心線Ｌ_Ｃ１８と距離Ｄ_１８Ａだけ等しく離間して形成され、（３×Ｗ_Ａ１８）＋（２×Ｄ_１８Ａ）＋（２×Ｄ_１８Ｂ）＝トラック幅ＴＷ_Ｓ１８である。距離Ｄ_１８Ｂは、距離Ｄ_１８Ａと等しくても、それより小さくても、またはそれより大きくてもよいことに留意されたい。図２０〜２１に関して説明したように、リソグラフィで画定された導電性ビア１８８２、１８８４、および１８８６は、同様に変わってもよいストライプ高さの寸法を有する。

図１８のそのような構造を作成する方法は、電流制限構造１８８０が３つのリソグラフィで画定された導電性ビア１８８２、１８８４、および１８８６を有して形成されることを除いて、図１０に関して上述したものと同じである。ここで、フォトレジスト構造は３つの開口部を備えて形成され（例えば図１２〜１３）、３つの開口を作成するためにエッチングが実行され（例えば図１３〜１４）、３つの開口内で蒸着が実行される（例えば図１４〜１５）。

図２２は、１以上のリソグラフィで画定された導電性ビアで作成される電流制限構造を有する別の例示的なＣＰＰ読み取りセンサの作製プロセスを説明するフローチャートである。図２２のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造を示す一連のＡＢＳ図である図２３〜２７について、図２２のフローチャートの工程と組み合わせて参照する。

図２３と組み合わせて図２２の開始ブロック２２０２から始めると、ＣＰＰセンサスタック構造２３００の少なくとも一部分は、第１のシールド層（Ｓ１）２３７２の上に形成される（図２２のステップ２２０４）。ＣＰＰセンサスタック構造２３００は、導電性のキャッピング層構造（ＣＡＰ）２３２０の少なくとも一部分を有する。ＣＰＰセンサスタック構造２３００は、任意の好適なセンサ材料で作成されてもよく、この実施形態では、（下から上に向かって）シード層（ＳＬ）２３１２、反強磁性（ＡＦＭ）ピン止め層２３１４、固着層構造２３０４、スペーサ層（ＳＰ）２３３２、検出層構造（Ｆ）２３２４、およびキャッピング層構造２３２０を含む。この「トップＳＶ」の例示的な構成では、検出層構造２３２４は、キャッピング層構造２３２０の下にそれに隣接して、またスペーサ層２３３２の上にそれに隣接して形成される。固着層構造２３０４は、スペーサ層２３３２の下にそれに隣接して、またＡＦＭピン止め層２３１４の上にそれに隣接して形成される。ＡＦＭピン止め層２３１４は、固着層構造２３０４の下にそれに隣接して、またシード層２３１２の上にそれに隣接して形成される。シード層２３１２は、第１のシールド層２３７２の上にそれに隣接して、またＡＦＭピン止め層２３１４の下に形成されて、その上に蒸着される層の組織の改善を促進する。

この実施形態では、キャッピング層構造部分２３２０は、結果として得られるＣＰＰ読み取りセンサの頂部の底部部分または底部のサブレイヤのみを形成する。キャッピング層構造２３２０は、導電性が高く非磁性であり、タンタル（Ｔａ）などの好適な材料で作成されてもよい。

蒸着プロセス２３９０は、絶縁体材料を、キャッピング層構造２３２０の上にそれに隣接して蒸着するのに使用される（図２２のステップ２２０６）。結果は図２４に示され、絶縁体層２４４０はキャッピング層構造２３２０に接して形成される。絶縁体層２４４０は、Ａｌ_２Ｏ_３などの任意の好適な電気絶縁材料、またはＳｉＯ_２、Ｓｉ_３Ｎ_４、ＭｇＯ、もしくはＴａ_２Ｏ_５などの他の絶縁体材料から作成されてもよい。絶縁体層２４４０は結果として得られるセンサスタック構造の頂部の一部を形成し、１０オングストローム〜１００オングストロームなどの厚さで形成される。

次に、レジスト構造形成プロセス２４９０が実行されるが、図２５において、レジスト構造２５９２が、絶縁体層２４４０の上にそれに隣接して適用されパターニングされて、絶縁体層２４４０の絶縁体材料２５４０を露出させる（図２２のステップ２２０８）。レジスト構造２５９２は、フォトレジストであっても、またはそれを含んでもよい。あるいは、レジスト構造２５９２は、電子ビーム（ｅ−ビーム）リソグラフィプロセスと適合するレジストから作成されてもよい。レジスト構造２５９２は、単層レジストとして示され記載されているが、その代わりに多層のレジスト（例えば２層または３層レジスト）であってもよい。フォトリトグラフィがレジスト構造２５９２を形成するのに使用される場合、レジストがポジ型レジストであれば、除去されるべき領域内でレジストの薄膜は露光される。レジストがネガ型レジストである場合、保持されるべき領域内で露光される。最後に、レジストは基本的な現像溶液にさらされる。電子ビーム（ｅ−ビーム）リソグラフィがレジスト構造２５９２を形成するのに使用される場合、レジストがポジ型レジストであれば、除去されるべき領域内でレジストの薄膜は電子ビーム露光される。レジストがネガ型レジストである場合、保持されるべき領域内で露光される。最後に、レジストは好適な現像溶液にさらされる。この実施形態では、単一の開口部のみが、レジスト構造２５９２（センサスタック構造２３００の幅および結果として得られる読み取りセンサのトラック幅の中心線にある）の中央部内に形成される。しかしながら、開口部の数は、所望のビアの数によって変わる。

図２５に示されるように、レジスト構造２５９２は、適切な幅Ｗ_２５を有する開口部を画定するように形成される。結果として得られる導電性ビアの幅を最終的に決定する幅Ｗ_２５は、３〜５０ナノメートル（ｎｍ）以内であってもよい。

レジスト構造２５９２が配置された状態で、エッチングプロセス２５９０（例えば、イオンミリング）は、レジスト構造２５９２の開口部を通して露出された絶縁体材料２５４０を除去するために使用される（図２２のステップ２２１０）。結果は図２６に示され、開口２６８２は、キャッピング層構造２３２０の頂部まで形成されて、その導電性材料２６２０を露出する。エッチングがストライプ高さ（ＳＨ）の寸法全体にわたって実行された場合、絶縁体層は、第１の絶縁体層部分２６４２と第２の絶縁体層２６４４とに完全に分離されてもよい。図に示されるように、キャッピング層構造２３２０の導電性材料２６２０が露出されるキャッピング層構造２３２０の頂部に達すると、イオンミリングプロセスは中断される。あるいは、ミリングプロセスは、キャッピング層中の任意の所望の深さまで継続されてもよいが、自由層に対する何らかの損傷が生じる前に停止されるべきである。したがって、開口２６８２は、絶縁体層全体を下向きに貫通して形成され、絶縁体層部分２６４２および２６４４に取り囲まれ、レジスト構造の開口部とほぼ同じ幅Ｗ_２５を有する。図２６はまた、レジスト構造が、好適な溶媒または他の好適な技術を用いてこの時点で除去されてもよいことを示す。

次に蒸着プロセス２６９０が実行されて、露出された導電性材料２６２０の上の開口２６８２内に導電性材料を蒸着する（図２２のステップ２２１２）。結果は図２７に示され、導電性材料２７２０は、開口２６８２内だけに形成される。その結果、電流制限構造２７８０のリソグラフィで画定された導電性ビア２７８２が形成される。導電性材料２７２０は、リソグラフィで画定された導電性ビア２７８２内に形成され、キャッピング層構造全体の頂部部分または頂部のサブレイヤを形成する。明らかなように、電流制限構造２７８０は、センサスタック構造の一部として、またその頂部として形成される。この実施形態では、単一のビアのみが、構造の中央部（センサスタック構造２３００の幅および結果として得られる読み取りセンサのトラック幅の中心線にある）内に形成される。しかしながら、ビアの数および位置は設計に応じて変わる。

あるいは、導電性材料は、開口２６８２内だけでなく絶縁体層部分２６４２および２６４４の上にも形成されてもよい。この場合、図２６の蒸着プロセス２６９０は、あるいは、開口２６８２が導電性材料で充填されて絶縁体部分２６４２および２６４４を備えた平坦な頂部表面を形成するまで、レジスト構造２５９２を配置したままで実行されてもよい。開口が導電性材料で充填されてビアを形成した後、レジスト構造２５９２が除去され、残りの導電性材料が蒸着されて、キャッピング層構造の頂部のサブレイヤを形成する。

図２２のフローチャートに説明された工程に対応する方法は、終了ブロック２２１４で終了するが、追加の処理工程が続けて実行されてもよい。例えば、追加の製造工程２７９０は、ＣＰＰ読み取りセンサ２８００として図２８に示されるＣＰＰ読み取りセンサの形成を完了するために使用される。これらのプロセス２７９０は、（従来またはその他の）当該技術分野で既知のいずれかの好適な技術を使用して、設計要件ごとに製造を完了してもよい。

記載されているように、図２２の方法で使用される好ましいリソグラフィプロセスは、センサスタック構造の絶縁体層の上に絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、レジスト構造を配置したままで、露出された絶縁体材料をエッチングして絶縁体層を通して開口を形成する工程と、導電性材料を開口内に形成し、それによってリソグラフィで画定された導電性ビアを形成する工程とを含んでいた。しかしながら、代替形態として、導電性層がエッチングされてもよく、続いて絶縁体材料がその周りに蒸着されてビアを形成してもよい。この代替リソグラフィプロセスは、さらに詳細な、導電性層の上に導電性層の導電性材料を露出させるレジスト構造を形成する工程と、レジスト構造を配置したままで、露出された導電性材料をエッチングで除去して導電性層を通して開口部を形成する工程と、絶縁体材料を開口部内に蒸着してリソグラフィで画定された導電性ビアを取り囲む工程とを含んでもよい。

さらに別の代替形態として、キャッピング層上に酸素処理プロセスが用いられて、本発明の電流制限構造を生成するのを助けてもよい。この場合、リソグラフィプロセスは、キャッピング層を通して１以上の開口を形成するために使用される。次に、酸素処理プロセスはキャッピング層材料上で続き、電気絶縁材料を生成する。その後、導電性材料が開口内に蒸着されて、リソグラフィで画定された導電性ビアを形成する。

図２８に示されるように、上述の方法から作成された、結果として得られたＣＰＰ読み取りセンサ２８００は、端部領域２８５０および２８５４で取り囲まれた中央領域２８５２中に形成されるセンサスタック構造２８０２（「トップＳＶ」）を有する。センサスタック構造２８０２は、下から上に向かって、シード層２８１２、ＡＦＭピン止め層２８１４、固着層構造２８０４、スペーサ層２８３２、検出層構造２８２４、および電流制限構造２８８０を含む。キャッピング層サブレイヤ２８２０、絶縁体部分２８４２および２８４４、ならびに導電性材料２７２０を備える電流制限構造２８８０は、センサスタック構造２８０２の一部であり、またその頂部を形成する。電流制限構造２８８０は、第２のシールド層２８７４の下にそれに隣接して、また検出層構造２８２４の上にそれに隣接して形成される。

検出層構造２８２４は、電流制限構造２８８０の下にそれに隣接して、ならびにスペーサ層２８３２の上にそれに隣接して形成される。スペーサ層２８３２は、検出層構造２８２４の下にそれに隣接して、ならびに固着層構造２８０４の上にそれに隣接して形成される。固着層構造２８０４は、スペーサ層２８３２の下にそれに隣接して、ならびにＡＦＭピン止め層２８１４の上にそれに隣接して形成される。ＡＦＭピン止め層２８１４は、固着層構造２８０４の下にそれに隣接して、ならびにシード層２８１２の上にそれに隣接して形成される。シード層２８１２は、第１のシールド層２３７２の上にそれに隣接して、ならびにＡＦＭピン止め層２８１４の下にそれに隣接して形成されて、その上に蒸着される層の組織の改善を促進する。ＣＰＰ読み取りセンサ２８００は、第１のシールド層２３７２の上にあって、それとセンサスタック構造２８０２の側壁とに隣接する端部領域２８５０および２８５２に形成される、第１の絶縁体層２８６０および第２の絶縁体層２８６２を有する。さらに、ＣＰＰ読み取りセンサ２８００は、絶縁体層２８６０および２８６２の上にそれに隣接して形成される、第１のハードバイアス層２８６４および第２のハードバイアス層２８６６を有する。最後に、第２のシールド層（Ｓ２）２８７４は、平坦化された構造の上に形成されて示される。

次の材料が、ＣＰＰ読み取りセンサ２８００に使用されてもよい。第１のシールド２３７２および第２のシールド２８７４は、ＮｉＦｅなどの任意の好適な材料で作成されてもよい。シード層２８１２は、ＮｉＦｅＣｒまたはＮｉＦｅなどの任意の好適な材料の１以上の層を有してもよい。ＡＦＭピン止め層構造２８１４は、ＰｔＭｎまたはその代わりにＩｒＭｎなどの任意の好適な材料で作成されてもよい。固着層構造２８０４は、ＣｏまたはＣｏＦｅなどの任意の好適な材料で作成されてもよい。スペーサ層２８３２は、ＣｕまたはＡｕなどの任意の好適な導電性かつ非磁性の材料で作成されてもよい。検出層構造２８２４は、ＣｏＦｅまたはその代わりにＮｉＦｅなどの任意の好適な材料で作成されてもよい。電流制限構造２８８０の導電性部分２８２０および２７２０は、Ｔａなどの任意の好適な材料で作成されてもよく、電流制限構造２８８０の絶縁部分２８４２および２８４４は、Ａｌ_２Ｏ_３などの任意の好適な材料で作成されてもよい。第１の絶縁体層２８６０および第２の絶縁体層２８６２は、Ａｌ_２Ｏ_３などの任意の好適な材料で作成されてもよい。第１のハードバイアス層２８６４および第２のハードバイアス層２８６６は、Ｃｏ−Ｐｔ−Ｃｒまたは他のＣｏ系合金などの任意の好適な材料で作成されてもよい。

様々な層の次の厚さが、ＣＰＰ読み取りセンサ２８００に使用されてもよい。第１のシールド２３７２および第２のシールド２８７４は、約３０ｎｍ〜約５００ｎｍの厚さ範囲を有してもよい。シード層２８１２は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。ＡＦＭピン止め層構造２８１４は、約３０オングストローム〜約３００オングストロームの厚さ範囲を有してもよい。固着層構造２８０４は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。スペーサ層２８３２は、約５オングストローム〜約２０オングストロームの厚さ範囲を有してもよい。検出層構造２８２４は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。電流制限構造２８８０の導電性部分２８２０および２７２０は、約５オングストローム〜約５０オングストロームの厚さ範囲をそれぞれ有してもよく、電流制限構造２８８０の絶縁部分２８４２および２８４４は、約５オングストローム〜約５０オングストロームの厚さ範囲を有してもよく、またリソグラフィで画定された導電性ビア２７８２は、約５オングストローム〜約５０オングストロームの厚さ範囲を有してもよい。第１の絶縁体層２８６０および第２の絶縁体層２８６２は、約１０オングストローム〜約１００オングストロームの厚さ範囲を有してもよい。第１のハードバイアス層２８６４および第２のハードバイアス層２８６６は、約２０ｎｍ〜約２００ｎｍの厚さ範囲を有してもよい。

図２８に示されるように、この例示的な実施形態の電流制限構造２８８０は、導電性部分（例えばキャッピング層）２８２０および２７２０、ならびに絶縁部分２８４２および２８４４を有するキャッピング層構造の一部として、またはその中に形成される。導電性部分２８２０は、（その下に位置する）検出層構造２８２４に隣接して形成され、導電性部分２７２０ならびに絶縁部分２８４２および２８４４は、（その上に位置する）第２のシールド層２８７４に隣接して形成される。この実施形態では、電流制限構造２８８０は、絶縁体材料２８４２および２８４４に取り囲まれた単一のリソグラフィで画定された導電性ビア２７８２を有し、また構造の中央に位置する。

リソグラフィで画定された導電性ビア２７８２の幅Ｗ_２８は、ＣＰＰ読み取りセンサ２８００のトラック幅ＴＷ_Ｓ２８に関して画定されてもよい。好ましくは、リソグラフィで画定された導電性ビア２７８２の幅Ｗ_２８は、ＣＰＰ読み取りセンサ２８００のトラック幅ＴＷ_Ｓ２８の１／２以下である。この実施形態では、トラック幅ＴＷ_Ｓ２８は約１００ｎｍ（３０〜２００ｎｍの範囲）であり、幅Ｗ_２８は約１０ｎｍ（３〜５０ｎｍの範囲）である。図２８は、リソグラフィで画定された導電性ビア２７８２が、センサスタック構造２８０２の幅およびＣＰＰ読み取りセンサ２８００のトラック幅ＴＷ_Ｓ２８の中心線Ｌ_Ｃ２８に形成されることをより明白に示す。単一の導電性ビアの場合、距離Ｄ_２８が各絶縁体材料部分２８４２および２８４４の幅を画定し、Ｗ_２８＋（２×Ｄ_２８）＝ＴＷ_Ｓ２８であることに留意されたい。

図１７および１８の電流制限構造１７８０および１８８０に関して以前に示し記載したように、好ましくは均等に分布するいずれかの好適な数のビアが、電流制限構造２８８０内に組み込まれてもよいことに留意されたい。さらに、図１９、２０、および２１における、リソグラフィで画定された導電性ビア１５８２のストライプ高さ（ＳＨ）方向の寸法に関する説明は、リソグラフィで画定された導電性ビア２７８２のＳＨ方向の寸法にも当てはまる。

本発明の１以上のリソグラフィで画定された導電性ビアを備えた電流制限構造を有するＣＰＰ読み取りセンサは、利点を有する。最も重要なこととして、リソグラフィで画定された導電性ビアは、検出層の領域における読み取りセンサの電流密度を増加させ、それによって同時にその抵抗と磁気抵抗を増加させる。特に、読み取りセンサの寸法が減少するのに伴って、読み取りセンサの電流密度要求に対するより厳しい制御が、設計によって、および作製中に達成されてもよい。ビアの寸法および数は、センサの抵抗および磁気抵抗を精密に「調整」できるように、変えられ選択されてもよい。ミリングによる損傷によって、読み取りセンサの縁部付近で磁気抵抗効果が低下する場合があるため、センサスタック構造の中央部において１つまたはいくつかのビアを隔離して、そのような損傷を回避することもまた有利である。

本発明のＣＰＰセンサは、図１６〜１９に関して示され記載された層をすべて含んでもよい。しかしながら、図１６〜１９および２８に関して記載された層は、あらゆる可能なＣＰＰセンサ層構成のいくつかの例に過ぎないことが、当業者には理解される。例えば、ＣＰＰセンサはトップ型のＣＰＰセンサとして示されるが、センサはボトム型のＣＰＰセンサであってもよい。代替構成は、例えば、デュアルＣＰＰセンサ、インスタックバイアス構造、ＡＰ固着層構造、ＡＰ検出層構造を含んでもよい。

さらに、構造の変更も行われてもよい。上述したように、電流制限構造は、検出層構造に隣接して、またはキャッピング層構造内もしくはそれに隣接して形成されてもよい。あるいは、電流制限構造は、固着層構造またはＡＦＭピン止め層構造に隣接して形成されてもよい。さらに上述したように、リソグラフィで画定された導電性ビアは、スペーサ層内に形成されてもよい。しかしながら、あるいは、リソグラフィによる導電性ビアは、スペーサ層の上または下、あるいはキャッピング層の上または下に形成されてもよい。

本明細書では、リソグラフィで画定された導電性ビアの相対的位置に特に注目した。具体的には、上述の実施形態は、センサスタック構造のトラック幅の中心線および／またはセンサスタック構造のストライプ高さの中心線にある、またはそこから等しく離間した、リソグラフィで画定された導電性ビアの位置について記載している。あるいは、本発明のリソグラフィで画定された導電性ビアは、ＡＢＳに隣接してなど、適切な電流フローに対して任意の好適な位置で形成されてもよい。さらに、特に図２２に関して説明されるように、本願の電流制限構造は、ストライプ高さの寸法未満であるストライプ高さ方向の寸法を備えた。リソグラフィで画定された導電性ビアを有してもよい。しかしながら他の構成が可能である。例えば、リソグラフィで画定された導電性ビアの２次元のマトリックス（上面から見たとき）が、電流制限構造内に形成されてもよい。さらに、本発明の複数の電流制限構造が、ユーザの要望に応じて使用されてもよい。

本明細書に記載されているように、本発明のＣＰＰ読み取りセンサは制限電流路を有する。具体的な実施形態では、ＣＰＰ読み取りセンサは、センサスタック構造、およびセンサスタック構造の導電性層に隣接して形成されたセンサスタック構造の電流制限構造を含み、電流制限構造は、絶縁体材料に取り囲まれたリソグラフィで画定された導電性ビアを有する。そのようなリソグラフィで画定された導電性ビアを備えた電流制限構造を有するＣＰＰ読み取りセンサは、既存のセンサを越える利点を有する。最も重要なこととして、リソグラフィで画定された導電性ビアは、特に読み取りセンサの活性領域内の電流密度を増加させ、それによってその全体的な抵抗および磁気抵抗を増加させる。特に、読み取りセンサの寸法が減少し続けるのに伴って、読み取りセンサの電流密度要求に対するより厳しい制御が、設計によって、および作製中に達成されてもよい。ビアの寸法および数は、センサの抵抗および磁気抵抗を精密に「調整」できるように、変えられ選択されてもよい。ミリングによる損傷によって、読み取りセンサの縁部付近で磁気抵抗効果が低下することがますます明らかになってきているため、センサ構造の中央部において１つまたはいくつかのビアを隔離して、そのような損傷を回避することもまた有利である。

本発明の磁気ヘッドは、第１および第２のシールド層、ならびに第１および第２のシールド層の間に形成されたＣＰＰ読み取りセンサを含む。ＣＰＰ読み取りセンサは、センサスタック構造、およびセンサスタック構造の導電性層に隣接して形成されたセンサスタック構造の電流制限構造を含み、電流制限構造は、絶縁体材料に取り囲まれたリソグラフィで画定された導電性ビアを有する。

本発明のディスクドライブは、ハウジングと、ハウジング内で回転可能に支持された磁気ディスクと、磁気ヘッドと、磁気ディスクと変換関係にあるように磁気ヘッドを支持する、ハウジング内に載置された支持体と、磁気ディスクを回転させるスピンドルモータと、前記磁気ディスクに対して複数の位置に磁気ヘッドを移動させる、支持体に接続されたアクチュエータ位置決め手段と、磁気ヘッドと信号を交換して磁気ディスクの移動を制御し、また磁気ヘッドの位置を制御する、磁気ヘッドアセンブリ、スピンドルモータ、およびアクチュエータに接続されたプロセッサと、上述したようなＣＰＰセンサを有する読み取りヘッドを含む磁気ヘッドアセンブリとを含んでもよい。

制限電流路を有するＣＰＰ読み取りセンサの製造方法は、センサスタック構造の少なくとも一部を形成する工程と、リソグラフィプロセスを実行してセンサスタック構造の導電性層に隣接して電流制限構造を形成する工程とを含み、電流制限構造は、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを含む。リソグラフィプロセスは、センサスタック構造の絶縁体層の上に絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、レジスト構造が配置された状態で、露出した絶縁体材料をエッチングで除去し、それによって絶縁体層を通して開口を形成する工程と、開口内に導電性材料を形成し、それによってリソグラフィで画定された導電性ビアを形成する工程とを含んでもよい。あるいは、リソグラフィプロセスは、導電性層の上に導電性層の導電性材料を露出させるレジスト構造を形成する工程と、レジスト構造が配置された状態で、露出した導電性層をエッチングで除去し、それによって導電性層を通して開口を形成する工程と、開口部内に絶縁体材料を形成してリソグラフィで画定された導電性ビアを取り囲む工程とを含んでもよい。

やはり上述したように、ＣＰＰ読み取りセンサは、センサスタック構造と、センサスタック構造の導電性層に隣接して形成された電流制限構造とを有してもよく、電流制限構造は、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを有する。しかしながら、ＣＰＰ読み取りセンサは他の様々な属性を有してもよい。一例として、電流制限構造のリソグラフィで画定された導電性ビアは、センサスタック構造の幅の１／２以下である幅を有してもよい。さらに例えば、リソグラフィで画定された導電性ビアは、導電性層内に形成されてもよい。あるいは、リソグラフィで画定された導電性ビアは、導電性層の上にそれに接して形成されてもよい。さらにあるいは、リソグラフィで画定された導電性ビアは、導電性層の下に形成されてもよい。リソグラフィで画定された導電性ビアは、センサスタック構造のトラック幅の中心線に形成されてもよい。電流制限構造は、センサスタック構造のトラック幅の中心線から等しく離間して形成された、複数のリソグラフィで画定された導電性ビアを有してもよいことにも留意されたい。導電性層は、センサスタック構造の検出層構造に隣接して形成されたスペーサ層を含んでもよい。あるいは、導電性層は、センサスタック構造の検出層構造に隣接して形成されたキャッピング層を含んでもよい。さらに、電流制限構造は、センサスタック構造のストライプ高さの中心線から等しく離間して形成された、複数のリソグラフィで画定された導電性ビアを含んでもよい。一実施形態では、導電性層は、センサスタック構造の検出層とピン止め層の間に形成されたスペーサ層の少なくとも一部であり、リソグラフィで画定された導電性ビアは、センサスタック構造の幅の中心線に形成された電流制限構造の、単一のリソグラフィで画定された導電性ビアである。

本発明の特定の一実施形態では、ＣＰＰ読み取りセンサは、センサスタック構造と、センサスタック構造の頂部として形成されたセンサスタック構造の電流制限構造とを含み、電流制限構造は、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを有する。この特定の実施形態の磁気ヘッドは、第１および第２のシールド層と、第１および第２のシールド層の間に形成されたＣＰＰ読み取りセンサとを含む。ＣＰＰ読み取りセンサは、センサスタック構造と、センサスタック構造の頂部として形成されたセンサスタックの電流制限構造とを含み、電流制限構造は、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを有する。この特定のＣＰＰセンサは、上述した他の様々な属性のいくつかを有していてもよい。さらに、この特定のＣＰＰセンサでは、リソグラフィで画定された導電性ビアの底部幅は、リソグラフィで画定された導電性ビアの頂部幅以下であってもよい。

この特定の実施形態のディスクドライブは、ハウジングと、ハウジング内で回転可能に支持された磁気ディスクと、磁気ヘッドと、磁気ディスクと変換関係にあるように磁気ヘッドを支持する、ハウジング内に載置された支持体と、磁気ディスクを回転させるスピンドルモータと、前記磁気ディスクに対して複数の位置に磁気ヘッドを移動させる、支持体に接続されたアクチュエータ位置決め手段と、磁気ヘッドと信号を交換して磁気ディスクの移動を制御し、また磁気ヘッドの位置を制御する、磁気ヘッドアセンブリ、スピンドルモータ、およびアクチュエータに接続されたプロセッサと、上述したようなＣＰＰセンサを有する読み取りヘッドを含む磁気ヘッドアセンブリとを含んでもよい。

本明細書に記載されるように、この特定の実施形態の制限電流路を有するＣＰＰ読み取りセンサの製造方法は、センサスタック構造の少なくとも一部を形成する工程と、リソグラフィプロセスを実行してセンサスタック構造の頂部としての電流制限構造を形成する工程とを含み、電流制限構造は、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを含む。リソグラフィプロセスは、センサスタック構造の絶縁体層の上に絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、レジスト構造が配置された状態で、露出した絶縁体材料をエッチングで除去し、それによって絶縁体層を通して開口を形成する工程と、開口内に導電性材料を形成し、それによってリソグラフィで画定された導電性ビアを形成する工程とを含んでもよい。あるいは、リソグラフィプロセスは、センサスタック構造の導電性層（例えば、キャッピング層）の少なくとも一部分の上に、導電性層の導電性材料を露出させるレジスト構造を形成する工程と、レジスト構造が配置された状態で、露出した導電性層をエッチングで除去し、それによって導電性層を通して開口を形成する工程と、開口部内に絶縁体材料を形成してリソグラフィで画定された導電性ビアを取り囲む工程とを含んでもよい。

この特定の実施形態のＣＰＰの好ましい製造方法は、読み取りセンサのセンサスタック構造の少なくとも一部を形成する工程と、センサスタック構造のキャッピング層の少なくとも一部を形成する導電性層の上にそれに隣接して絶縁体層を形成する工程と、絶縁体層の上に絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、レジスト構造が配置された状態で、露出した絶縁体材料をエッチングで除去し、それによって絶縁体層を通して導電性層まて１以上の開口を形成する工程と、１以上の開口内に導電性材料を形成して、センサスタック構造の頂部である電流制限構造の１以上のリソグラフィで画定された導電性ビアを形成する工程とを含む。

上述のものは本発明の好ましい実施形態の単なる説明であり、添付の特許請求の範囲に記載される本発明の本質的な趣旨および範囲から逸脱することなく、様々な変更、修正および変形を行ってもよいことが理解されよう。本明細書および請求項における用語または語句に、それらの通常の言語の意味と異なる特別の意味が与えられていることがあるが、そのような場合があってもごく僅かであり、したがって、本明細書は、必要以上に狭義で用語を定義することには使用されない。

例示的な従来技術の磁気ディスクドライブの平面図である。 図１の平面２−２に見られるようなディスクドライブの磁気ヘッドを備えたスライダの端面図である。 複数のディスクおよび磁気ヘッドが使用される磁気ディスクドライブの立面図である。 スライダおよび磁気ヘッドを支持するための例示的な従来技術のサスペンションシステムの等角図である。 図２の平面５−５に沿って取った磁気ヘッドのＡＢＳ図である。 図２の平面６−６に見られるようなスライダおよび組合せ磁気ヘッドの部分図である。 磁気ヘッドの読み取りおよび書き込み素子を示すために図６の平面７−７に沿って取ったスライダの部分ＡＢＳ図である。 コイル層およびリード線の上のすべての材料を取り除いた、図６の平面８−８に沿って取った図である。 面直電流（ＣＰＰ）型センサを有する磁気ヘッドの拡大等角ＡＢＳ図である。 リソグラフィで画定された導電性ビアで作成される制限電流路を有するＣＰＰセンサの作製プロセスを説明するフローチャートである。 図１０のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、導電性のスペーサ層を含む読み取りセンサスタック構造が第１のシールド層の上に形成されることを示す。 図１０のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、絶縁体層がスペーサ層の上に形成される点を除いて、図１１に示されるものと同様である。 図１０のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、レジスト構造が絶縁体層上に適用されパターニングされて絶縁体層の絶縁体材料を露出する点を除いて、図１２に示されるものと同様である。 図１０のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、露出した絶縁体材料が除去され、絶縁体層を貫通してビアが形成される点を除いて、図１３に示されるものと同様である。 図１０のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、導電性材料がビア内かつ絶縁体層の上に形成され、それによってリソグラフィで画定された導電性ビアを有する電流制限構造を形成する点を除いて、図１４に示されるものと同様である。 本発明の例示的な一実施形態のＣＰＰ読み取りセンサを示すＡＢＳ図である。 本発明の代替実施形態のＣＰＰ読み取りセンサを示すＡＢＳ図であり、電流制限構造が２つのリソグラフィで画定された導電性ビアを有する点を除いて、図１６に示されるものと同様である。 本発明の代替実施形態のＣＰＰ読み取りセンサを示すＡＢＳ図であり、電流制限構造が３つのリソグラフィで画定された導電性ビアを有する点を除いて、図１６に示されるものと同様である。 リソグラフィで画定された導電性ビアの例示的なトラック幅およびストライプ高さの寸法を示す、図１６の例示的な実施形態のＣＰＰ読み取りセンサの等角図である。 リソグラフィで画定された導電性ビアの例示的なトラック幅およびストライプ高さの寸法を示す、図１６および１９の電流制限構造の上面図である。 図１６および１９〜２０のリソグラフィで画定された導電性ビアのストライプ高さの１つの変形例の上面図である。 センサスタック構造上に形成されたリソグラフィで画定された導電性ビアを有するＣＰＰセンサの作製プロセスを説明するフローチャートである。 図２２のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、導電性層キャッピング層を含む読み取りセンサスタック構造が検出層構造の上に形成されることを示す。 図２２のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、絶縁体層がキャッピング層の上に形成される点を除いて、図２３に示されるものと同様である。 図２２のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、レジスト構造が絶縁体層上に適用されパターニングされて絶縁体層の絶縁体材料を露出する点を除いて、図２４に示されるものと同様である。 図２２のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、露出した絶縁体材料が除去され、絶縁体層を貫通して開口が形成される点を除いて、図２５に示されるものと同様である。 図２２のフローチャートに説明される工程に対応する部分的に作製されたセンサ構造のＡＢＳ図であり、導電性材料が絶縁体層の上でビア開口内に形成され、それによってリソグラフィで画定された導電性ビアを有する電流制限構造を形成する点を除いて、図２６に示されるものと同様である。 本発明の例示的な実施形態のＣＰＰ読み取りセンサを示すＡＢＳ図である。

符号の説明

１１００、１６０２、１７０２、１８０２、２３００、２８０２…センサスタック構造、
１１０４、１６０４、２３０４、２８０４…固着層構造、
１１１２、１６１２、２３１２、２８１２…シード層、
１１１４、１６１４、２３１４、２８１４…反強磁性（ＡＦＭ）ピン止め層、
１１３２、１６３２、１６３４、２３３２、２８３２…スペーサ層
１１４０、２４４０…絶縁体層、
１１７２、２３７２…第１のシールド層、
１３９２、２５９２…レジスト構造、
１４３２、１５３４、１６３４、１７３４、１８３４、２６２０、２７２０…導電性材料、
１４４２、１６４２、２６４２、２８４２…第１の絶縁体層部分、
１４４４、１６４４、２６４４、２８４４…第２の絶縁体層部分、
１４８２、２６８２…開口、
１５８０、１６８０、１７８０、１８８０、２７８０、２８８０…電流制限構造、
１５８２、１７８２、１７８４、１８８２、１８８４、１８８６、２６８２、２７８２…リソグラフィで画定された導電性ビア、
１６００、１７００、１８００、２８００…ＣＰＰ読み取りセンサ、
１６２０、２３２０、２８２０…キャッピング層、
１６２４、２３２４、２８２４…検出層構造、
１６５０、１６５４、２８５０、２８５４…端部領域、
１６５２、２８５２…中央領域、
１６６０、１６６２、２８６０、２８６２…絶縁体層、
１６６４、２８６４…第１のハードバイアス層、
１６６６、２８６６…第２のハードバイアス層、
１６７４、２８７４…第２のシールド層。

Claims (21)

1. 制限電流路を有する面直電流（ＣＰＰ）型読み取りセンサの製造方法であって、
   センサスタック構造を形成する工程と、
   リソグラフィプロセスを実行して、前記センサスタック構造の導電性層に隣接して、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを含む電流制限構造を形成する工程と、を含む方法。
2. 前記リソグラフィプロセスを実行する工程が、
   前記導電性層の上に絶縁体層を形成する工程と、
   前記絶縁体層の上に前記絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、
   前記レジスト構造を配置した状態で、前記露出した絶縁体材料をエッチングして前記導電性層に開口を形成する工程と、
   前記開口内に導電性材料を形成し、それによって前記リソグラフィで画定された導電性ビアを形成する工程と、をさらに含む請求項１に記載の方法。
3. 前記リソグラフィプロセスを実行する工程が、
   前記導電性層の上に前記導電性層の導電性材料を露出させるレジスト構造を形成する工程と、
   前記レジスト構造を配置した状態で、前記露出した導電性材料をエッチングして除去し、それによって前記リソグラフィで画定された導電性ビアを形成する工程と、
   前記露出された導電性材料が除去されたところに絶縁体材料を形成する工程と、をさらに含む請求項１に記載の方法。
4. 前記リソグラフィで画定された導電性ビアが前記センサスタック構造の幅の１／２以下の幅を有する、請求項１に記載の方法。
5. 前記リソグラフィプロセスを実行する工程が、フォトリソグラフィプロセスを実行するさらなる工程を含む、請求項１に記載の方法。
6. 前記リソグラフィプロセスを実行する工程が、電子ビーム（ｅ−ビーム）リソグラフィプロセスを実行するさらなる工程を含む、請求項１に記載の方法。
7. 前記リソグラフィで画定された導電性ビアが前記導電性層の下に形成される、請求項１に記載の方法。
8. 前記リソグラフィで画定された導電性ビアが前記センサスタック構造のトラック幅の中心線に形成される、請求項１に記載の方法。
9. 前記電流制限構造が、前記センサスタック構造のトラック幅の中心線から等しく離間して形成された、複数の前記リソグラフィで画定された導電性ビアをさらに含む、請求項１に記載の方法。
10. 前記導電性層が、前記センサスタック構造の検出層構造に隣接して形成されたスペーサ層を含む、請求項１に記載の方法。
11. 前記導電性層が、前記センサスタック構造の検出層構造に隣接して形成されたキャッピング層を含む、請求項１に記載の方法。
12. 前記導電性層が、前記センサスタック構造のピン止め層構造に隣接して形成されたスペーサ層を含む、請求項１に記載の方法。
13. 前記導電性層が、前記センサスタック構造の検出層とピン止め層の間に形成されたスペーサ層の少なくとも一部を含み、前記リソグラフィで画定された導電性ビアが、前記センサスタック構造の幅の中心線に形成された前記電流制限構造の単一のリソグラフィで画定された導電性ビアを含む、請求項１に記載の方法。
14. 制限電流路を有する面直電流（ＣＰＰ）型読み取りセンサの製造方法であって、
    読み取りセンサのセンサスタック構造の少なくとも一部を形成する工程と、
    前記センサスタック構造のスペーサ層の少なくとも一部を形成する前記センサスタック構造の導電性層の上に、それに隣接して絶縁体層を形成する工程と、
    前記絶縁体層の上に前記絶縁体層の絶縁体材料を露出させるレジスト構造を形成する工程と、
    前記レジスト構造を配置した状態で、前記露出した絶縁体材料をエッチングして除去し、それによって前記絶縁体層を通して前記導電性層まで１以上の開口を形成する工程と、
    前記１以上の開口内に導電性材料を形成して、前記読み取りセンサの前記電流制限構造の１以上のリソグラフィで画定された導電性ビアを形成する工程と、を含む方法。
15. 前記リソグラフィで画定された導電性ビアが前記センサスタック構造の幅の１／２以下の幅を有する、請求項１４に記載の方法。
16. 前記リソグラフィで画定された導電性ビアが前記スペーサ層内に形成される、請求項１４に記載の方法。
17. 前記リソグラフィで画定された導電性ビアが前記スペーサ層の下に形成される、請求項１４に記載の方法。
18. 前記リソグラフィで画定された導電性ビアが、前記センサスタック構造のトラック幅の中心線および前記センサスタック構造のストライプ高さの中心線の１つに形成される、請求項１４に記載の方法。
19. 前記電流制限構造が、前記センサスタック構造のトラック幅の中心線および前記センサスタック構造のストライプ高さの中心線の１つから等しく離間して形成された、複数のリソグラフィで画定された導電性ビアをさらに含む、請求項１４に記載の方法。
20. 制限電流路を有する面直電流（ＣＰＰ）型読み取りセンサであって、
    センサスタック構造と、
    前記センサスタック構造の導電性層に隣接して形成された、前記センサスタック構造の電流制限構造と、を有し、
    前記電流制限構造が、絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを含むセンサ。
21. 面直電流（ＣＰＰ）型読み取りセンサであって、
    センサスタック構造の頂部として形成された電流制限構造を有し、前記電流制限構造が絶縁体材料で取り囲まれたリソグラフィで画定された導電性ビアを含むセンサ。

Images