JP2007067202A - Manufacturing method of capacitor - Google Patents
Manufacturing method of capacitor Download PDFInfo
- Publication number
- JP2007067202A JP2007067202A JP2005251898A JP2005251898A JP2007067202A JP 2007067202 A JP2007067202 A JP 2007067202A JP 2005251898 A JP2005251898 A JP 2005251898A JP 2005251898 A JP2005251898 A JP 2005251898A JP 2007067202 A JP2007067202 A JP 2007067202A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- substrate
- manufacturing
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000003989 dielectric material Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 7
- 239000002994 raw material Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 5
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 claims description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910002113 barium titanate Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 43
- 239000004020 conductor Substances 0.000 description 41
- 238000009792 diffusion process Methods 0.000 description 40
- 230000002265 prevention Effects 0.000 description 29
- 239000000463 material Substances 0.000 description 14
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- -1 barium titanate Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、コンデンサの製造方法に関する。 The present invention relates to a method for manufacturing a capacitor.
半導体IC、不揮発性メモリ、超高密度DRAM等においてはコンデンサが用いられており、このようなコンデンサは一般に、シリコン単結晶、サファイヤなどのセラミック基板に形成されたスルーホールやプラグに導電体を充填し、その上に下部電極と上部電極を形成し、両電極間に強誘電材料などからなる誘電体膜を挟んだ構造を有している。 Capacitors are used in semiconductor ICs, non-volatile memories, ultra-high density DRAMs, etc. These capacitors are generally filled with conductors in through-holes and plugs formed in ceramic substrates such as silicon single crystals and sapphire. A lower electrode and an upper electrode are formed thereon, and a dielectric film made of a ferroelectric material or the like is sandwiched between the electrodes.
このようなコンデンサにおける誘電体膜の製造方法として、ABO3で構成されるペロブスカイト型複合化合物に対し、Aサイト及びBサイトの元素の酸化物又は複合酸化物をターゲットとしてパルスレーザー光を照射して蒸発させ、同じくレーザー光を照射した基板上に被膜を堆積させることにより組成制御性良く低温で合成する、いわゆるパルスレーザーデポジション法を用いた方法が知られている(下記特許文献1参照)。
ところで、上記のようなコンデンサにおいては、導電体や下部電極材料としては一般に、Agなどの比較的低い融点を有する金属が用いられており、この金属が拡散するのを防止するために拡散防止層が各導電体上に設けられ、拡散防止層の凹凸を平坦化するために当該拡散防止層上に絶縁性の平坦化膜が形成される。また近年、コスト低減の観点から、アルミナとガラスを主成分としたLTCC(Low Temperature Co-fired Ceramics)基板がセラミック基板として多用されるようになっている。 By the way, in the capacitor as described above, a metal having a relatively low melting point such as Ag is generally used as the conductor and the lower electrode material. In order to prevent the metal from diffusing, a diffusion preventing layer is used. Are provided on each conductor, and in order to flatten the unevenness of the diffusion prevention layer, an insulating flattening film is formed on the diffusion prevention layer. In recent years, from the viewpoint of cost reduction, LTCC (Low Temperature Co-fired Ceramics) substrates mainly composed of alumina and glass have been widely used as ceramic substrates.
しかしながら、本発明者らは、上記のような平坦化膜を有するコンデンサにおいて、500℃を超える温度で基板を加熱すると、誘電体膜の結晶性が向上して高誘電率が実現されるものの、コンデンサの作製に多大な時間を要するほか、上部電極と電気的に接続される導電体と平坦化膜との熱膨張差により平坦化膜にクラックが発生し、上部電極と下部電極との間の絶縁性が低下して、高電圧印加時に両電極間で短絡が生じるおそれがあることを見出した。そのため、基板を500℃以下の温度で加熱することが望ましいが、この場合、誘電体膜の結晶性が十分に向上せず、高誘電率が実現されなくなる。 However, the inventors of the present invention have a capacitor having a flattening film as described above, and when the substrate is heated at a temperature exceeding 500 ° C., the crystallinity of the dielectric film is improved and a high dielectric constant is realized. In addition to the time required for manufacturing the capacitor, a crack occurs in the planarization film due to the difference in thermal expansion between the conductor electrically connected to the upper electrode and the planarization film. It has been found that there is a possibility that a short circuit may occur between both electrodes when a high voltage is applied due to a decrease in insulation. Therefore, it is desirable to heat the substrate at a temperature of 500 ° C. or lower. In this case, however, the crystallinity of the dielectric film is not sufficiently improved, and a high dielectric constant cannot be realized.
本発明は、上記事情に鑑みてなされたものであり、基板上の平坦化膜におけるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できるコンデンサの製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a capacitor manufacturing method capable of preventing the occurrence of cracks in a planarizing film on a substrate and realizing a dielectric film having a high dielectric constant. And
本発明者らは、上記課題を解決するため鋭意検討した。その結果、本発明者らは、誘電体膜をPVD法で蒸着するときの蒸着速度と、そのときの基板温度が特定の範囲にあることで上記課題を解決し得ることを見出し、本発明を完成するに至った。 The present inventors diligently studied to solve the above problems. As a result, the present inventors have found that the above problem can be solved by the deposition rate when the dielectric film is deposited by the PVD method and the substrate temperature at that time being in a specific range. It came to be completed.
即ち本発明は、本体部、前記本体部に埋め込まれ互いに離れて配置される第1導電部および第2導電部を有する基板上に、絶縁体からなる平坦化膜を形成する平坦化膜形成工程と、前記平坦化膜上に、前記第1導電部と導通するように第1電極膜を形成する第1電極膜形成工程と、前記第1電極膜の上に、PVD法を用いて誘電体材料を蒸着させて誘電体膜を形成する誘電体膜形成工程と、前記誘電体膜の上に、前記第2導電部と導通するように第2電極膜を形成する第2電極膜形成工程とを含み、前記誘電体膜形成工程において、前記誘電体材料の蒸着を0.1nm/s以下の速度で行い、前記基板を500℃以下の温度で加熱する、コンデンサの製造方法である。 That is, the present invention provides a planarization film forming step of forming a planarization film made of an insulator on a substrate having a main body portion, a first conductive portion and a second conductive portion embedded in the main body portion and spaced apart from each other. A first electrode film forming step of forming a first electrode film on the planarizing film so as to be electrically connected to the first conductive portion; and a dielectric on the first electrode film using a PVD method. A dielectric film forming step of depositing a material to form a dielectric film; and a second electrode film forming step of forming a second electrode film on the dielectric film so as to be electrically connected to the second conductive portion; In the dielectric film forming step, the dielectric material is deposited at a rate of 0.1 nm / s or less, and the substrate is heated at a temperature of 500 ° C. or less.
この発明によれば、低温で結晶性の高い誘電体膜を得ることができる。このため、第2導電部と平坦化膜との間に熱膨張差があっても、基板上の平坦化膜において第2導電部の膨張によるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できる。したがって、第1電極膜と第2電極膜との間での短絡を十分に防止し得るコンデンサが得られる。 According to the present invention, a dielectric film having high crystallinity can be obtained at a low temperature. For this reason, even if there is a difference in thermal expansion between the second conductive portion and the planarizing film, the occurrence of cracks due to the expansion of the second conductive portion in the planarizing film on the substrate can be prevented, and a dielectric having a high dielectric constant can be obtained. A body membrane can be realized. Therefore, a capacitor that can sufficiently prevent a short circuit between the first electrode film and the second electrode film is obtained.
本発明のコンデンサの製造方法は、前記平坦化膜と前記第2導電部との間の熱膨張係数の差の絶対値が10ppm/K以上である場合に有効である。この場合、特に、平坦化膜におけるクラックの発生が顕著となる。 The capacitor manufacturing method of the present invention is effective when the absolute value of the difference in thermal expansion coefficient between the planarizing film and the second conductive portion is 10 ppm / K or more. In this case, the occurrence of cracks in the planarizing film is particularly significant.
上記誘電体膜形成工程においては、基板の温度を400℃以上とすることが好ましい。基板の温度が400℃未満では、400℃以上の場合に比べて誘電率が大幅に小さくなる傾向がある。 In the dielectric film forming step, the temperature of the substrate is preferably 400 ° C. or higher. When the temperature of the substrate is less than 400 ° C., the dielectric constant tends to be significantly smaller than when the temperature is 400 ° C. or higher.
上記誘電体膜形成工程においては、PVD法が、前記誘電体材料を前記第1電極膜上にそのまま蒸着させる原料転写型PVD法であることが好ましい。この場合、PVD法が、原料転写型PVD法以外のPVD法である場合と比べて、より低い基板温度において高い誘電率が得られる傾向がある。 In the dielectric film forming step, the PVD method is preferably a raw material transfer type PVD method in which the dielectric material is directly deposited on the first electrode film. In this case, compared with the case where the PVD method is a PVD method other than the raw material transfer type PVD method, a high dielectric constant tends to be obtained at a lower substrate temperature.
ここで、原料転写型PVD法がパルスレーザーデポジション法であることが好ましい。この場合、パルスレーザーが誘電体材料を励起させることで、誘電体材料が高エネルギー状態とされる。このため、より低温で誘電体材料を結晶化させることが可能となる。 Here, the raw material transfer type PVD method is preferably a pulse laser deposition method. In this case, the dielectric material is brought into a high energy state by exciting the dielectric material with the pulse laser. For this reason, it becomes possible to crystallize the dielectric material at a lower temperature.
上記コンデンサの製造方法においては、前記誘電体膜形成工程を、7Pa以下の酸素分圧下で行うことが好ましい。この場合、7Paを超える場合と比べて、低温での結晶化が容易となる傾向がある。 In the method for manufacturing a capacitor, the dielectric film forming step is preferably performed under an oxygen partial pressure of 7 Pa or less. In this case, crystallization at a low temperature tends to be easier than in the case of exceeding 7 Pa.
上記コンデンサの製造方法においては、前記誘電体材料が金属酸化物であることが好ましい。この場合、誘電体材料が金属酸化物以外の材料である場合に比べて高い誘電率を実現させることができる。 In the method for manufacturing a capacitor, the dielectric material is preferably a metal oxide. In this case, a higher dielectric constant can be realized as compared with the case where the dielectric material is a material other than the metal oxide.
本発明のコンデンサの製造方法は、上記金属酸化物が、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛及びタンタル酸ストロンチウムビスマスからなる群より選ばれる少なくとも1種を含む場合に有効である。上記金属酸化物は、結晶化による高誘電率化を実現するために一般には高温アニールを必要とし、これにより基板が劣化してしまう場合があるが、本発明によれば、基板を劣化しない程度の低い温度で、結晶化を促進して高い誘電率を有する誘電体膜を得ることができる。 The capacitor manufacturing method of the present invention is effective when the metal oxide contains at least one selected from the group consisting of barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate. . The metal oxide generally requires high-temperature annealing in order to achieve a high dielectric constant by crystallization, which may cause the substrate to deteriorate. However, according to the present invention, the substrate does not deteriorate. A dielectric film having a high dielectric constant can be obtained by promoting crystallization at a low temperature.
上記誘電体膜形成工程においては、前記誘電体材料がチタン酸バリウムストロンチウムであり、前記誘電体材料の蒸着を0.05nm/s以下の速度で行うことが好ましい。 In the dielectric film forming step, it is preferable that the dielectric material is barium strontium titanate and the dielectric material is deposited at a rate of 0.05 nm / s or less.
この場合、より高い誘電率を有する誘電体膜が得られる。 In this case, a dielectric film having a higher dielectric constant can be obtained.
本発明によるコンデンサの製造方法によれば、低温で結晶性の高い誘電体膜を得ることができるので、基板上の平坦化膜において第1導電部及び第2導電部の膨張によるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できる。 According to the method for manufacturing a capacitor according to the present invention, a dielectric film having high crystallinity can be obtained at a low temperature. Therefore, cracks due to expansion of the first conductive portion and the second conductive portion in the planarizing film on the substrate are prevented. A dielectric film having a high dielectric constant can be realized.
以下、添付図面を参照して本発明に係るコンデンサの製造方法の実施形態について詳細に説明する。 Embodiments of a method for manufacturing a capacitor according to the present invention will be described below in detail with reference to the accompanying drawings.
図1は、本発明に係るコンデンサの製造方法で製造されるコンデンサの一例を示す断面図である。図1に示すように、コンデンサ10は基板4を有する。基板4は、セラミック製の本体部1を有し、本体部1には複数(図1では2つのみ示す)のスルーホール1a,1bが形成されている。スルーホール1a,1bは互いに離れて配置されており、スルーホール1aには、例えばAgからなる導電体(第1導電部)2が充填され、スルーホール1bには、例えばAgからなる導電体(第2導電部)3が充填されている。従って、導電体2,3は互いに離れて配置されることになる。そして、基板4のうち本体部1の上には絶縁性の平坦化膜5、下部電極膜(第1電極膜)6、誘電体膜7および上部電極膜(第2電極膜)8が順次積層されている。下部電極膜(第1電極膜)6、誘電体膜7および上部電極膜(第2電極膜)8はコンデンサ部を構成している。
FIG. 1 is a cross-sectional view showing an example of a capacitor manufactured by the capacitor manufacturing method according to the present invention. As shown in FIG. 1, the
また導電体2と下部電極膜6との間には拡散防止層11が設けられ、導電体3と上部電極膜8との間にも拡散防止層11が設けられている。
A
即ち、下部電極膜6は、拡散防止層11を介して導電体2に接触するように設けられており、導電体2と導通されている。また上部電極膜8は、拡散防止層11を介して導電体3に接触するように設けられており、導電体3と導通されている。
That is, the
平坦化膜5は、例えばSiO2などの絶縁性材料で構成され、下部電極膜6及び上部電極8は、例えばPtなどの導電材料で構成され、誘電体膜7は金属酸化物で構成される。
The
次に、上記コンデンサの製造方法について図2(a)〜(f)を参照して詳細に説明する。図2(a)〜(f)は、図1のコンデンサ10の一連の製造工程を示す工程図である。
Next, a method for manufacturing the capacitor will be described in detail with reference to FIGS. 2A to 2F are process diagrams showing a series of manufacturing steps of the
まず基板4を用意する。基板4としては、本体部1を低温同時焼成セラミックス(LTCC)基板材料で構成したものが用いられる。ここで、LTCC基板材料は、アルミナ及びガラスを主成分として含む材料で構成され、導電体2,3は、例えばAgなどで構成される。
First, a
次に、基板4を焼成する。基板4の焼成温度は、例えば350〜500℃とすればよい。
Next, the
続いて、焼成後の基板4に対し、導電体2,3を覆うように拡散防止層11を形成する。拡散防止層11の構成材料は特に限定されるものではないが、このような構成材料としては、例えば、Ta、Ti等の拡散防止能に富んだ金属材料又はその化合物を用いることが好ましい。特に、拡散防止層11は、上記金属材料の化合物からなる金属化合物層と、上記金属材料単体からなる金属単体層との積層構造体(図示せず)で構成されることが特に好ましい。この場合、より高い拡散防止能と導電体2,3への密着性とが得られる。このような効果が得られる積層構造体としては、例えば、TiN/Ti積層構造体、TaN/Ta積層構造体が特に好ましい。ここで、例えばTiN/Ti積層構造体とは、金属化合物層がTiNから構成され、金属単体層がTiから構成される積層構造体を意味する。このとき、積層構造体の導電体2,3側を金属単体層とすると、拡散防止層11と導電体2,3との間で更に高い密着性が得られるため特に好ましい。積層構造体の膜厚は材料によって適宜選択されるが、例えば、金属化合物層を100〜500nm、金属単体層を5〜20nmの範囲とすると、導電体2,3との密着性と拡散阻止能のいずれも高く得られるため好ましい。拡散防止層11は、公知のスパッタリング法、蒸着法等の成膜方法により容易に成膜することができる。
Subsequently, a
この拡散防止層11は、リークを防止するために導電体2,3の表面のみに形成することが望ましい。拡散防止層11の形成領域の限定は、従来公知のフォトリソグラフィーを用いて容易に行うことができる。上記のように拡散防止層11を導電体2,3の表面上のみに形成する場合、基板4の全面に形成した拡散防止膜の一部を除去して拡散防止膜をパターン処理することが必要となるが、拡散防止膜の除去は、従来公知の各種方法、例えば、不活性ガスイオンの照射や、ハロゲン系の反応性ガスプラズマを用いたイオンエッチング等を用いることができる。
The
そして、基板4のうち、パターン処理により得られる拡散防止層11を含む全面に絶縁性の平坦化膜5を形成する。平坦化膜5の形成は、例えば、ゾル−ゲル法のような溶液法を用いて行うことができる(平坦化膜形成工程)。平坦化膜5の構成材料は、絶縁性材料であればよく、このような絶縁性材料としては、例えばSiO2、TiO2、Al2O3、Ta2O5等が挙げられる。
Then, an insulating
次に、平坦化膜5の上にレジスト膜(図示せず)を形成した後、フォトリソグラフィーによりレジスト膜をパターニングし、このパターニングされたレジスト膜をマスクとして平坦化膜5をエッチングし、スルーホール1aに充填された導電体2を露出させるように平坦化膜5に開口部5aを形成する(図2(a)参照)。
Next, after forming a resist film (not shown) on the
続いて、スパッタリングにより、例えばPtからなる下部電極層6Aを形成する(図2(b)参照)。この下部電極層6A上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、パターン化されたレジスト膜をマスクとして下部電極層6Aをエッチングし、下部電極膜6を形成する(図2(c)参照)。こうして、導電体2の表面上に設けられる拡散防止層11と下部電極膜6とが接触し、導電体2と下部電極膜6とが拡散防止層11を介して電気的に接続されるようになる(第1電極膜形成工程)。
Subsequently, the
次に、図2(d)に示すように、下部電極膜6及び、露出している平坦化膜5の上に、PVD法を用いて誘電体材料を蒸着させて誘電体膜7を形成する(誘電体膜形成工程)。このとき、誘電体材料の蒸着を0.1nm/s以下の速度で行い、基板4を500℃以下の温度で加熱する。ここで、PVD法としては、パルスレーザーでポジション法を用いる。即ち、基板4を加熱したまま、ターゲットである誘電体材料にパルスレーザー光を集光して蒸発させ、誘電体材料を下部電極膜6及び露出した平坦化膜5の上にそのまま堆積させ、誘電体膜7を形成する。こうして、原料である誘電体材料をそのまま下部電極膜6及び平坦化膜5の上に転写して誘電体膜7を形成する。これにより、誘電体材料が結晶化され、高誘電率の誘電体膜7が得られる。
Next, as shown in FIG. 2D, a
ここで、誘電体材料としては、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛、タンタル酸ストロンチウムビスマスなどの金属酸化物が用いられる。 Here, metal oxides such as barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate are used as the dielectric material.
なお、蒸着速度は、誘電体材料の種類により異なるため一概には言えないが、レーザー光の繰り返し周波数及びレーザー出力の両方を制御することにより調整することができる。 The vapor deposition rate differs depending on the type of dielectric material and cannot be generally stated, but can be adjusted by controlling both the repetition frequency of laser light and the laser output.
上記誘電体材料がチタン酸バリウムストロンチウムである場合には、特に誘電体材料の蒸着を0.05nm/s以下の速度で行うことが好ましい。この場合、より高い誘電率を有する誘電体膜7が得られる。
When the dielectric material is barium strontium titanate, it is particularly preferable to deposit the dielectric material at a rate of 0.05 nm / s or less. In this case, the
また、誘電体材料の蒸着の際には、基板4の温度を400℃以上とすることが好ましい。基板4の温度が400℃未満では、400℃以上の場合に比べて誘電率が大幅に小さくなる傾向がある。
Further, when depositing the dielectric material, the temperature of the
上記のようにして誘電体膜7を形成したならば、誘電体膜7の上にレジスト膜を形成し、このレジスト膜をフォトリソグラフィーによりパターニングし、このレジスト膜をマスクとして誘電体膜7の一部及び平坦化膜5の一部をエッチングして、導電体3上に設けられる拡散防止層11を露出させるように開口部9を形成する(図2(e)参照)。
When the
そして、スパッタリングにより、例えばPtからなる上部電極層(図2(f)参照)8Aを形成する。この上部電極層8A上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、このレジスト膜をマスクとして上部電極層8Aをエッチングし、上部電極膜8を形成する。こうして、導電体3の表面上に設けられる拡散防止層11が上部電極膜8と接触し、導電体3が拡散電極11を介して上部電極膜8と電気的に接続されるようになる(第2電極膜形成工程)。
Then, an upper electrode layer (see FIG. 2F) 8A made of, for example, Pt is formed by sputtering. A resist film is formed on the
以上のようにして、基板4の上に、下部電極膜6、誘電体膜7及び上部誘電体膜8で構成されたコンデンサ部が形成され、基板4とコンデンサ部とからなるコンデンサ10が得られる。
As described above, the capacitor portion composed of the
こうしてコンデンサ10を製造すると、500℃以下の低温で結晶性の高い誘電体膜7を得ることができる。このため、導電体3と平坦化膜5との間に熱膨張差があっても、導電体3の膨張が十分に防止されるため、基板4上の平坦化膜5において導電体3の膨張によるクラックの発生を防止でき、且つ高誘電率の誘電体膜7を実現できる。したがって、下部電極膜6と上部電極膜8との間での短絡を十分に防止し得るコンデンサ10が得られる。
When the
このように500℃以下の低温で結晶性が向上する理由は定かではないが、基板4の温度を低くし且つ低い蒸着速度で誘電体材料の蒸着を行うことで、下部電極膜6及び平坦化膜5上で誘電体材料の表面拡散が十分に進むためではないかと本発明者らは考えている。
The reason why the crystallinity is improved at a low temperature of 500 ° C. or lower is not clear, but by lowering the temperature of the
また、本実施形態においては、誘電体材料が、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛、タンタル酸ストロンチウムビスマスなどの金属酸化物で構成されている。一般にこれら金属酸化物は、結晶化のために通常、700℃以上の高温でのアニ―ルを必要とする。本実施形態の製造方法によれば、500℃以下の低温で十分に結晶化が行われるため、上記のような高温アニールが不要となる。このため、基板4を構成する本体部1がLTCCで構成されていても、誘電体材料の結晶化を促進して高い誘電率を有する誘電体膜7を得ることができる。
In the present embodiment, the dielectric material is composed of a metal oxide such as barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate. In general, these metal oxides usually require annealing at a high temperature of 700 ° C. or higher for crystallization. According to the manufacturing method of the present embodiment, crystallization is sufficiently performed at a low temperature of 500 ° C. or lower, so that the high-temperature annealing as described above is unnecessary. For this reason, even if the
また本実施形態では、誘電体材料の蒸着を、パルスレーザーデポジション法で行っているが、この場合、パルスレーザーが誘電体材料を励起させることで、誘電体材料が高エネルギー状態とされる。このため、パルスレーザーデポジション法以外のPVD法で蒸着される場合と比較して、より低温で誘電体材料を結晶化させることが可能となる。 In this embodiment, the dielectric material is deposited by the pulse laser deposition method. In this case, the pulse material excites the dielectric material to bring the dielectric material into a high energy state. For this reason, it becomes possible to crystallize the dielectric material at a lower temperature as compared with the case where vapor deposition is performed by a PVD method other than the pulse laser deposition method.
本発明は、上記実施形態に限定されるものではない。例えば平坦化膜5と導電体3との間の熱膨張係数の差の絶対値は、特に限定されない。但し、本発明は、熱膨張率の差の絶対値が10以上である場合に特に有効である。この場合に、特に平坦化膜5にクラックの発生が顕著になるからである。
The present invention is not limited to the above embodiment. For example, the absolute value of the difference in thermal expansion coefficient between the
また、上記誘電体材料の蒸着の際には、酸素分圧は特に制限されないが、誘電体材料の蒸着は7.0Pa以下の酸素分圧下で行うことが好ましい。この場合、7.0Paを超える場合と比べて、低温での結晶化が特に容易となる傾向がある。 In the vapor deposition of the dielectric material, the oxygen partial pressure is not particularly limited, but the vapor deposition of the dielectric material is preferably performed under an oxygen partial pressure of 7.0 Pa or less. In this case, crystallization at a low temperature tends to be particularly easy as compared with the case of exceeding 7.0 Pa.
更に、上記実施形態では、誘電体材料の蒸着がパルスレーザーデポジション法で行われているが、誘電体材料の蒸着は、原料転写型のPVD法で行われればよく、例えばスパッタリング法、イオンビームスパッタ法、電子線蒸着法、分子ビームエピタキシー(MBE)法などで行うこともできる。 Further, in the above embodiment, the dielectric material is vapor-deposited by the pulse laser deposition method, but the dielectric material may be vapor-deposited by a raw material transfer type PVD method. It can also be performed by sputtering, electron beam evaporation, molecular beam epitaxy (MBE), or the like.
更にまた、上記実施形態では、基板4が、本体部をLTCC基板材料で構成したものとなっているが、基板は本体部をシリコン単結晶やサファイヤで構成したものであってもよい。
Furthermore, in the above embodiment, the
以下、本発明の内容を、実施例及び比較例を挙げてより具体的に説明するが、本発明は、以下の実施例に限定されるものではない。 Hereinafter, the content of the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to the following examples.
(実施例1)
まず基板4を用意した。基板4としては、複数のスルーホール1a,1bが形成された本体部1を用意し、スルーホール1a,1bにAgからなる導電材料を充填したLTCC基板材料を用いた。
Example 1
First, a
そして、反応性スパッタリング法により、Ta(5nm)とTaN(500nm)をこの順に形成し、この積層体を拡散防止膜とした。その後、この拡散防止膜及び基板の表面上に、ノボラック樹脂からなるレジスト膜を形成した後、フォトリソグラフィーによりレジスト膜をパターニングし、スルーホール1a,1bのAg表面上にマスクが形成されるようにした。更に、Arイオンビームを用いたミリング法によって、拡散防止膜のうちスルーホール1a,1b上以外の部分を除去し、拡散防止層11がスルーホール1a,1bを覆うように拡散防止膜をパターン処理した。
And Ta (5 nm) and TaN (500 nm) were formed in this order by the reactive sputtering method, and this laminate was used as a diffusion barrier film. Thereafter, a resist film made of a novolak resin is formed on the diffusion prevention film and the surface of the substrate, and then the resist film is patterned by photolithography so that a mask is formed on the Ag surfaces of the through
続いて、基板4上の拡散防止層11及びLTCC基板の上に、溶液法を用いてSiO2からなる厚さ10μmの平坦化膜を形成した。
Subsequently, a 10 μm thick planarizing film made of SiO 2 was formed on the
次に、平坦化膜5の上にノボラック樹脂からなるレジスト膜を形成した後、フォトリソグラフィーによりレジスト膜をパターニングし、このパターニングされたレジスト膜をエッチングして、スルーホール1aに充填された導電体2上の拡散防止層を露出させるように開口部を形成した。
Next, after forming a resist film made of a novolak resin on the
続いて、スパッタリングにより、Ptからなる厚さ0.2μmの下部電極層を形成した。この下部電極層上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、このレジスト膜をマスクとしてエッチングし、下部電極膜6を形成した。こうして、導電体2に拡散防止層を介して下部電極膜6を接触させ、導電体2を、拡散防止層を介して下部電極膜6と電気的に接続させた。
Subsequently, a lower electrode layer made of Pt and having a thickness of 0.2 μm was formed by sputtering. A resist film was formed on the lower electrode layer, the resist film was patterned by photolithography, and this resist film was used as a mask for etching to form the
次に、下部電極膜6及び露出している平坦化膜5の上に、パルスレーザーデポジション法を用いて誘電体材料を蒸着させて誘電体膜7を形成した。具体的には、基板4を加熱したまま、ターゲットである誘電体材料にパルスレーザー光を照射して蒸発させ、誘電体材料を下部電極膜6及び露出した平坦化膜5の上にそのまま堆積させ、誘電体膜7を形成した。このとき、パルス光源として、発振波長248nmのエキシマレーザーを用い、誘電体材料としては、Ba0.7Sr0.3Ti0.3を用いた。そして、レーザー出力を3J/cm2、レーザー光の繰り返し周波数を5Hzとし、これにより誘電体材料の蒸着速度を0.025nm/sとした。また、蒸着時の酸素分圧を1.3Paとし、基板4の加熱温度は400℃とした。
Next, a
こうして誘電体膜7を形成したならば、誘電体膜7の上にポジ型のフォトレジスト膜からなるレジスト膜を形成し、このレジスト膜をフォトリソグラフィーによりパターニングしてこのレジスト膜をマスクとして誘電体膜7の一部及び平坦化膜5の一部をエッチングして導電体3上に形成された拡散防止層を露出させるように開口部を形成した。
When the
そして、スパッタリングにより、Ptからなる厚さ0.2μmの上部電極層を形成した。この上部電極層上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、このレジスト膜をマスクとしてエッチングし、上部電極膜8を形成した。こうして、導電体3に拡散防止層を介して上部電極膜8を接触させ、導電体3を、拡散防止層を介して上部電極膜8と電気的に接続させた。
Then, an upper electrode layer made of Pt and having a thickness of 0.2 μm was formed by sputtering. A resist film was formed on the upper electrode layer, the resist film was patterned by photolithography, and the upper electrode film 8 was formed by etching using the resist film as a mask. Thus, the upper electrode film 8 was brought into contact with the
以上のようにして、基板4の上に、下部電極膜6、誘電体膜7及び上部誘電体膜8で構成されたコンデンサ部を形成し、コンデンサ10を得た。
As described above, a capacitor portion composed of the
(実施例2)
レーザー光の繰り返し周波数を10Hzとすることにより、蒸着速度を0.07nm/sとしたこと以外は実施例1と同様にしてコンデンサを得た。
(Example 2)
A capacitor was obtained in the same manner as in Example 1 except that the repetition rate of the laser beam was 10 Hz, and the deposition rate was 0.07 nm / s.
(実施例3)
誘電体材料の蒸着の際に基板の温度を500℃としたこと以外は実施例1と同様にしてコンデンサを得た。
(Example 3)
A capacitor was obtained in the same manner as in Example 1 except that the temperature of the substrate was set to 500 ° C. during the deposition of the dielectric material.
(実施例4)
誘電体材料としてジルコン酸チタン酸鉛を用いたこと以外は実施例1と同様にしてコンデンサを得た。
Example 4
A capacitor was obtained in the same manner as in Example 1 except that lead zirconate titanate was used as the dielectric material.
(実施例5)
基板4を構成する本体部の材料として、SiO2に代えて、TiO2を用い、導電体として、Agに代えてCuを用いたこと以外は実施例1と同様にしてコンデンサを得た。
(Example 5)
A capacitor was obtained in the same manner as in Example 1 except that TiO 2 was used instead of SiO 2 as the material of the main body constituting the
(実施例6)
誘電体材料の蒸着を、パルスレーザーデポジション法に代えて、スパッタリング法を用いたこと以外は実施例1と同様にしてコンデンサを得た。
(Example 6)
A capacitor was obtained in the same manner as in Example 1 except that the sputtering method was used instead of the pulsed laser deposition method for vapor deposition of the dielectric material.
(実施例7)
誘電体材料の蒸着の酸素分圧を1.3Paに代えて、13Paとしたこと以外は実施例1と同様にしてコンデンサを得た。
(Example 7)
A capacitor was obtained in the same manner as in Example 1 except that the oxygen partial pressure of the dielectric material was changed to 1.3 Pa instead of 1.3 Pa.
(実施例8)
誘電体材料の蒸着の際に基板の温度を450℃としたこと以外は実施例1と同様にしてコンデンサを得た。
(Example 8)
A capacitor was obtained in the same manner as in Example 1 except that the temperature of the substrate was set to 450 ° C. during the deposition of the dielectric material.
(比較例1)
レーザー光の繰り返し周波数を15Hzとすることにより、蒸着速度を0.11nm/sとし、上部電極膜を得た後に誘電体膜を400℃でアニールしたこと以外は実施例1と同様にしてコンデンサを得た。
(Comparative Example 1)
The repetition rate of the laser beam was 15 Hz, the deposition rate was 0.11 nm / s, and the capacitor was fabricated in the same manner as in Example 1 except that the dielectric film was annealed at 400 ° C. after obtaining the upper electrode film. Obtained.
(比較例2)
誘電体材料の蒸着の際に基板の温度を550℃としたこと以外は実施例1と同様にしてコンデンサを得た。
(Comparative Example 2)
A capacitor was obtained in the same manner as in Example 1 except that the temperature of the substrate was changed to 550 ° C. during the deposition of the dielectric material.
実施例1〜7及び比較例1,2に係るコンデンサについて、金属顕微鏡および走査型電子顕微鏡による表面観察を用いて、平坦化膜にクラックが発生しているかどうかを調べた。その結果、実施例1〜7に係るコンデンサについては、平坦化膜においてクラックが発生していないことが確認された。これに対し、比較例1,2に係るコンデンサについては、平坦化膜においてクラックが発生していることが確認された。結果を表1にまとめた。
また、実施例1〜8及び比較例1,2に係るコンデンサについて誘電率を測定したところ、誘電率は表1に示す通りであった。 Further, when the dielectric constants of the capacitors according to Examples 1 to 8 and Comparative Examples 1 and 2 were measured, the dielectric constants were as shown in Table 1.
以上の実施例1〜8及び比較例1,2の結果より、本発明のコンデンサの製造方法によれば、基板上の平坦化膜におけるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できることが確認された。 From the results of Examples 1 to 8 and Comparative Examples 1 and 2 described above, according to the capacitor manufacturing method of the present invention, generation of cracks in the planarizing film on the substrate can be prevented, and a dielectric film having a high dielectric constant can be obtained. It was confirmed that can be realized.
1…本体部、2…導電体(第1導電部)、3…導電体(第2導電部)、4…基板、5…平坦化膜、6…下部電極膜(第1電極膜)、7…誘電体膜、8…上部電極膜(第2電極膜)。
DESCRIPTION OF
Claims (9)
前記平坦化膜上に、前記第1導電部と導通するように第1電極膜を形成する第1電極膜形成工程と、
前記第1電極膜の上に、PVD法を用いて誘電体材料を蒸着させて誘電体膜を形成する誘電体膜形成工程と、
前記誘電体膜の上に、前記第2導電部と導通するように第2電極膜を形成する第2電極膜形成工程とを含み、
前記誘電体膜形成工程において、前記誘電体材料の蒸着を0.1nm/s以下の速度で行い、前記基板を500℃以下の温度で加熱する、コンデンサの製造方法。 A planarization film forming step of forming a planarization film made of an insulator on a substrate having a main body portion, a first conductive portion and a second conductive portion embedded in the main body portion and spaced apart from each other;
A first electrode film forming step of forming a first electrode film on the planarizing film so as to be electrically connected to the first conductive portion;
A dielectric film forming step of forming a dielectric film by depositing a dielectric material on the first electrode film using a PVD method;
A second electrode film forming step of forming a second electrode film on the dielectric film so as to be electrically connected to the second conductive portion;
In the dielectric film forming step, the dielectric material is deposited at a rate of 0.1 nm / s or less, and the substrate is heated at a temperature of 500 ° C. or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251898A JP2007067202A (en) | 2005-08-31 | 2005-08-31 | Manufacturing method of capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251898A JP2007067202A (en) | 2005-08-31 | 2005-08-31 | Manufacturing method of capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067202A true JP2007067202A (en) | 2007-03-15 |
Family
ID=37929036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005251898A Withdrawn JP2007067202A (en) | 2005-08-31 | 2005-08-31 | Manufacturing method of capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067202A (en) |
-
2005
- 2005-08-31 JP JP2005251898A patent/JP2007067202A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039759B2 (en) | Method for manufacturing a printed circuit board with a thin film capacitor embedded therein having a dielectric film by using laser lift-off, and printed circuit board with a thin film capacitor embedded therein manufactured thereby | |
US7845073B2 (en) | Method of manufacturing circuit board embedding thin film capacitor | |
KR100671375B1 (en) | Thin film multilayer body, electronic device using such thin film multilayer body, actuator, and method for manufacturing actuator | |
JP2006523153A (en) | Multilayer structure containing barium strontium titanate on metal foil | |
JPH10326755A (en) | Method of forming preferred orientation-controlled platinum films using oxygen and element manufactured thereby | |
JPH10312977A (en) | Method for vapor-depositing platinum film with oxidation inhibiting operation onto substrate and device manufactured by the method | |
JP2877618B2 (en) | Method of forming ferroelectric film | |
KR100938073B1 (en) | Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof | |
JP5267251B2 (en) | Thin film capacitor and method of manufacturing thin film capacitor | |
JP3299909B2 (en) | Multilayer structure electrode using oxide conductor | |
JP2008004572A (en) | Dielectric structure and manufacturing method thereof | |
JP2007067202A (en) | Manufacturing method of capacitor | |
JPH0745475A (en) | Thin film capacitor and fabrication thereof | |
JPH0334580A (en) | Electronic parts | |
US9406439B2 (en) | Process for forming a ceramic oxide material with a pyrochlore structure having a high dielectric constant and implementation of this process for applications in microelectronics | |
JPH0456453B2 (en) | ||
JP2009239129A (en) | Method of manufacturing ferroelectric memory element | |
JP2002359287A (en) | Thin-film element | |
JP2002329844A (en) | Thin-film multilayer wiring circuit board and its manufacturing method | |
JPH0657411A (en) | Method and device for producing dielectric thin film | |
JPH0652775B2 (en) | Thin film capacitor and manufacturing method thereof | |
JP2002314045A (en) | Forming method of ferroelectric thin film, ferroelectric memory, and manufacturing method thereof | |
JP2002299578A (en) | Thin ferroelectric film device and method of manufacturing the same | |
JP2001077326A (en) | Semiconductor device and its manufacturing method | |
JPH0645262A (en) | Manufacture of dielectric thin film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |