JP2007064645A - Semi-conductor inspection method - Google Patents
Semi-conductor inspection method Download PDFInfo
- Publication number
- JP2007064645A JP2007064645A JP2005247329A JP2005247329A JP2007064645A JP 2007064645 A JP2007064645 A JP 2007064645A JP 2005247329 A JP2005247329 A JP 2005247329A JP 2005247329 A JP2005247329 A JP 2005247329A JP 2007064645 A JP2007064645 A JP 2007064645A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- group
- inspection
- failed
- terminal group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体素子(IC)の電気的特性を検査する半導体検査方法に関し、特に、端子群の直流(DC)特性を検査する半導体検査方法に関する。 The present invention relates to a semiconductor inspection method for inspecting electrical characteristics of a semiconductor element (IC), and more particularly to a semiconductor inspection method for inspecting direct current (DC) characteristics of a terminal group.
メーカにおいて製造されたICは、いわゆるICテスタにより、DC特性やファンクション(機能)特性などの電気的特性が検査される。ICテスタは、DC特性の測定を可能とするDC測定ユニットを備えており、例えば、MOS型ICの入力端子のリーク電流(入力リーク電流)を測定するには、DC測定ユニットを検査対象の端子に接続し、DC測定ユニットからVDD(電源)レベルまたはGND(接地)レベルの電圧を印加し、DC測定ユニット内の電流計でリーク電流の測定を行う(例えば、特許文献1参照)。
通常、ICテスタに搭載されたDC測定ユニットの数は、検査対象の端子の総数に満たないのが実情である。その理由は、多数のDC測定ユニットを搭載することにより、ICテスタの価格が非常に高価となり、また、大きさが非常に大きくなることに起因している。このようにDC測定ユニットの数が制限されたICテスタでICの端子のDC特性を検査するには、検査対象の端子群をDC測定ユニットの数にグループ分けするとともに、各グループの端子群を1端子ずつ測定しなければならず、検査時間の長さが問題である。 In general, the number of DC measurement units mounted on an IC tester is less than the total number of terminals to be inspected. The reason is that the mounting of a large number of DC measurement units makes the IC tester very expensive and very large. In order to inspect the DC characteristics of IC terminals with an IC tester in which the number of DC measurement units is limited in this way, the terminal groups to be inspected are grouped into the number of DC measurement units, and the terminal groups of each group are grouped. One terminal must be measured, and the length of the inspection time is a problem.
本発明は、上記課題を鑑みてなされたものであり、端子群の直流特性検査において、検査装置のコストを上げることなく、検査時間を効率よく短縮することができる半導体検査方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a semiconductor inspection method capable of efficiently reducing the inspection time without increasing the cost of the inspection apparatus in the DC characteristic inspection of the terminal group. Objective.
上記目的を達成するために、本発明の半導体検査方法は、半導体素子の端子群について直流特性を検査する半導体検査方法において、前記端子群を一括測定して各端子の特性値の総和量を取得する第1ステップと、前記第1ステップで取得される前記総和量を1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に次ステップに移行させる第2ステップと、前記第2ステップにおいてフェイルした端子群をグループ分けすることが可能か否かを判定し、該端子群が1端子からなりグループ分けが不可能である場合に検査不合格として終了し、グループ分けが可能である場合に次ステップに移行させる第3ステップと、前記第2ステップにおいてフェイルした端子群をグループ分けし、各グループを一括測定して各端子の特性値の総和量を取得する第4ステップと、前記第4ステップで得られた各グループの前記総和量を前記1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に前記第3ステップに移行させる第5ステップと、からなることを特徴とする。 In order to achieve the above object, a semiconductor inspection method of the present invention is a semiconductor inspection method for inspecting DC characteristics of a terminal group of semiconductor elements, and collectively measuring the terminal group to obtain a total amount of characteristic values of each terminal. A first step to compare with the standard value per terminal for the total amount acquired in the first step, the test is passed if it passes, and the second step is transferred to the next step if it fails Determining whether it is possible to group the terminal group that failed in the step and the second step, and when the terminal group consists of one terminal and grouping is impossible, the test is terminated as a failure. When grouping is possible, the third step to be shifted to the next step and the terminal group that has failed in the second step are grouped, and each group is grouped. 4th step of measuring and acquiring the total amount of characteristic values of each terminal, and comparing and determining the total amount of each group obtained in the 4th step with the standard value per terminal, It ends with a test pass, and when it fails, it comprises a fifth step that shifts to the third step.
なお、前記端子群は複数の入力端子からなり、前記直流特性はリーク電流であることが好ましい。また、前記端子群は複数の半導体素子の電源端子からなり、前記直流特性はリーク電流であることも好ましい。 The terminal group is preferably composed of a plurality of input terminals, and the DC characteristic is preferably a leakage current. Further, it is preferable that the terminal group includes power supply terminals of a plurality of semiconductor elements, and the direct current characteristic is a leakage current.
本発明によれば、端子群を1端子ずつ測定せずに合否判定を行うことができるので、検査装置コストの上昇を招く高価なDC測定ユニットを多数設けることなく、検査時間を効率よく短縮することができる。 According to the present invention, it is possible to make a pass / fail determination without measuring each terminal group one by one, and therefore, the inspection time can be efficiently shortened without providing a large number of expensive DC measurement units that increase the cost of the inspection apparatus. be able to.
図1において、ICテスタ10は、各部を制御する制御回路11と、IC2に接続されたリレー回路12と、リレー回路12に接続されたDC測定ユニット13と、制御回路11に接続された入出力部14とを有している。被検査対象のIC2は、例えば、パッケージ化されたMOS型半導体メモリ素子であり、電源端子、入力端子、出力端子、制御端子などの外部端子を備えている。
In FIG. 1, an
リレー回路12は、IC2の端子群に接続された複数のスイッチ15からなり、制御回路11の制御に基づいて各スイッチ15が独立に開閉する。DC測定ユニット13は、電圧値が可変である電源16と、電源16とリレー回路12との間に接続された電流計17とからなり、制御回路11の制御に基づき、リレー回路12を介して接続されたIC2の端子群に所定の電圧を印加し、該端子群から流れ出すリーク電流を測定する。
The
入出力部14は、キーボード、ディスプレイ、ファイル入出力装置などを含み、制御回路11との間で各種データを入出力する。テストプログラムが入出力部14を介して制御回路11に入力され、制御回路11は、テストプログラムに基づいて各部の制御を行う。また、制御回路11は、検査結果を入出力部14を介して外部出力する。
The input /
IC2の入力端子は、例えば図2に示すように、2つのダイオード20と抵抗21とからなる保護回路22、および、PMOSトランジスタ23とNMOSトランジスタ24とからなるインバータ25を介して内部回路26に接続されている。入力端子にGND電位(0V)を印加すると、保護回路22またはインバータ25のVDD側から僅かにリーク電流が生じる。また、入力端子にVDD電圧(例えば、3V)を印加すると、保護回路22またはインバータ25のGND側から僅かにリーク電流が生じる。なお、このリーク電流は、IC2が正常な場合には、1入力端子当たり数nA程度の大きさであるが、ユーザに提示する製品規格値としては、例えば、「1入力端子当たり500nA以下」と、十分なマージンを持って設定される。
For example, as shown in FIG. 2, the input terminal of the
次に、ICテスタ10によるIC2の入力端子のリーク電流の検査方法を、図3のフローチャートに基づいて説明する。IC2の入力端子A0〜A15を対象として検査を行うこととする。まず、制御回路11は、リレー回路12を制御してDC測定ユニット13を、検査対象の端子群(A0〜A15)に接続させるとともに、DC測定ユニット13を制御して該端子群にVDD電圧またはGND電位を印加し、該端子群を一括測定して各端子のリーク電流の総和量(総和リーク電流Is)を検出する(ステップS1)。
Next, a method for inspecting the leakage current of the input terminal of the
次いで、制御回路11は、検出された総和リーク電流Isが、1端子当たりの規格値(例えば、500nA)を満たすか否かを判定する(ステップS2)。総和リーク電流Isが該規格値以下の場合には(Yes判定、パス)、検査対象のIC2を合格として検査を終了する。一方、総和リーク電流Isが該規格値より大きい場合には(No判定、フェイル)、フェイルした端子群がグループ分け可能か、つまり複数の端子からなるかを判定する(ステップS3)。第1回目のフローでは、ステップS2で判定される端子群はA0〜A15の16端子であるので、ステップS2でフェイルした場合には、当然グループ分けが可能である。
Next, the
次いで、制御回路11はリレー回路12を制御して、ステップS2においてフェイルした端子群をグループ分けし(例えば、A0〜A7の端子群、A8〜A15の端子群の2グループに分ける)、DC測定ユニット13を制御して各グループを一括測定し、グループごとに総和リーク電流Isを検出する(ステップS4)。
Next, the
制御回路11は、検出された各グループの総和リーク電流Isが、上記1端子当たりの規格値を満たすか否かを判定する(ステップS5)。各グループの総和リーク電流Isが該規格値以下の場合には(Yes判定、パス)、検査対象のIC2を合格として検査を終了する。一方、少なくとも1つのグループの総和リーク電流Isが該規格値より大きい場合には(No判定、フェイル)、上記ステップS3に移行し、フェイルしたグループの端子群がさらにグループ分け可能であるかを判定する。
The
そして、グループ分けが可能である場合には(Yes判定)、ステップS4以下、上記と同様なステップを繰り返す。一方、グループ分けが不可能、つまり端子群が1端子からなる場合には(No判定)、検査対象のIC2を不合格として検査を終了する。 If grouping is possible (Yes determination), the same steps as described above are repeated after step S4. On the other hand, when grouping is impossible, that is, when the terminal group is composed of one terminal (No determination), the IC2 to be inspected is rejected and the inspection is terminated.
以上の検査方法では、検査対象の端子群を一括測定して総和リーク電流が1端子当たりの規格値を満たすか否かを判定し、フェイルした場合にはフェイルした端子群をグループ分けして再度測定を行い、各グループが判定をパスするか、またはフェイルしたグループが1端子となってグループ分け不可能となるまでグループ分けを繰り返すことにより検査の合否を決定している。これにより、該端子群を1端子ずつ測定せずに合否判定を行うことができ、検査時間が短縮される。 In the above inspection method, the terminal groups to be inspected are collectively measured to determine whether or not the total leakage current satisfies the standard value per terminal. If a failure occurs, the failed terminal groups are grouped again. Measurement is performed, and the pass / fail of the inspection is determined by repeating the grouping until each group passes the determination or the failed group becomes one terminal and cannot be grouped. As a result, the pass / fail determination can be performed without measuring the terminal group one by one, and the inspection time is shortened.
上記実施形態では、ICテスタ10内にDC測定ユニット13を1つだけ設けているが、本発明はこれに限定されず、DC測定ユニット13を複数設けるようにしてもよい。例えば、上記ステップS4においてグループ分けされた各グループにDC測定ユニット13を割り当て、各グループの総和リーク電流Isを同時に検出するようにしてもよい。なお、上記ステップS4においてグループ分けするグループ数は2に限られず、3以上としてもよい。
In the above embodiment, only one
また、上記実施形態では、入力端子のリーク電流を検査する場合を例示して説明したが、本発明はこれに限定されず、他のDC特性の検査にも適用可能である。例えば、電源端子のリーク電流(電源リーク電流)の検査にも適用可能である。図4に示すように、リレー回路12に複数のIC2の電源端子を並列接続して上記検査方法を実施することで、電源リーク電流の検査を複数のIC2に対して同時に、短時間で行うことができる。
In the above embodiment, the case where the leakage current of the input terminal is inspected has been described as an example. However, the present invention is not limited to this and can be applied to other DC characteristics inspection. For example, the present invention can be applied to the inspection of a leakage current of a power supply terminal (power supply leakage current). As shown in FIG. 4, the power supply leakage current is inspected simultaneously for a plurality of
また、上記実施形態では、IC2をMOS型半導体メモリ素子としているが、本発明はこれに限定されず、ロジックICやイメージセンサなどの他の半導体素子に適用することができる。また、IC2はパッケージ化されたものに限られず、ウェーハ状態であってもよい。
In the above embodiment, the
また、IC2は、テストボード(図示せず)を介してICテスタ10に接続される。上記実施形態で示したリレー回路12は、テストボード上に設けてもよい。テストボードは、IC2がパッケージ状態の場合には、ICソケットを搭載したパフォーマンスボードに相当し、IC2がウェーハ状態の場合には、プローバに装着されるプローブカードに相当する。
The
10 ICテスタ
11 制御回路
12 リレー回路
13 DC測定ユニット
14 入出力部
15 スイッチ
16 電源
17 電流計
10
Claims (3)
前記端子群を一括測定して各端子の特性値の総和量を取得する第1ステップと、
前記第1ステップで取得される前記総和量を1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に次ステップに移行させる第2ステップと、
前記第2ステップにおいてフェイルした端子群をグループ分けすることが可能か否かを判定し、該端子群が1端子からなりグループ分けが不可能である場合に検査不合格として終了し、グループ分けが可能である場合に次ステップに移行させる第3ステップと、
前記第2ステップにおいてフェイルした端子群をグループ分けし、各グループを一括測定して各端子の特性値の総和量を取得する第4ステップと、
前記第4ステップで得られた各グループの前記総和量を前記1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に前記第3ステップに移行させる第5ステップと、
からなることを特徴とする半導体検査方法。 In a semiconductor inspection method for inspecting direct current characteristics for a terminal group of semiconductor elements,
A first step of collectively measuring the terminal group to obtain a total amount of characteristic values of each terminal;
A second step of comparing and determining the total amount acquired in the first step with a standard value per terminal, ending as an inspection pass if passed, and moving to the next step if failed;
It is determined whether or not the terminal group that has failed in the second step can be grouped. When the terminal group is composed of one terminal and grouping is impossible, the test is terminated as a test failure. A third step to move to the next step if possible;
A fourth step of grouping the terminal groups that have failed in the second step, and collectively measuring each group to obtain a total amount of characteristic values of each terminal;
The total amount of each group obtained in the fourth step is compared with the standard value per one terminal, and if passed, the test is passed as a pass, and if failed, the process proceeds to the third step. Steps,
A semiconductor inspection method comprising:
The semiconductor inspection method according to claim 1, wherein the terminal group includes power supply terminals of a plurality of semiconductor elements, and the DC characteristic is a leakage current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247329A JP2007064645A (en) | 2005-08-29 | 2005-08-29 | Semi-conductor inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247329A JP2007064645A (en) | 2005-08-29 | 2005-08-29 | Semi-conductor inspection method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007064645A true JP2007064645A (en) | 2007-03-15 |
Family
ID=37927036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005247329A Pending JP2007064645A (en) | 2005-08-29 | 2005-08-29 | Semi-conductor inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007064645A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009281812A (en) * | 2008-05-21 | 2009-12-03 | Yokogawa Electric Corp | Semiconductor testing device and method |
-
2005
- 2005-08-29 JP JP2005247329A patent/JP2007064645A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009281812A (en) * | 2008-05-21 | 2009-12-03 | Yokogawa Electric Corp | Semiconductor testing device and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (en) | Integrated circuit chip having test element group circuit and method of test the same | |
KR100859242B1 (en) | Semiconductor integrated circuit device | |
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
JP2008277417A (en) | Semiconductor device and testing method of the same | |
KR100485462B1 (en) | Method for inspecting an integrated circuit | |
US7622940B2 (en) | Semiconductor device having contact failure detector | |
US20190214378A1 (en) | Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus | |
US6563335B2 (en) | Semiconductor device and test method therefor | |
Mallarapu et al. | Iddq testing on a custom automotive IC | |
JP2007064645A (en) | Semi-conductor inspection method | |
US6531885B1 (en) | Method and apparatus for testing supply connections | |
JP2000206174A (en) | Method for inspecting semiconductor device | |
KR100647473B1 (en) | Multi chip package semiconductor device and method for detecting fail thereof | |
JP2014163851A (en) | Semiconductor integrated circuit with open detection terminal | |
JP2012083262A (en) | Testing device and testing method | |
JP4744884B2 (en) | Wafer inspection apparatus and wafer inspection method | |
JP2010165819A (en) | Apparatus and method for testing semiconductor integrated circuits | |
Muhtaroglu et al. | I/O self-leakage test | |
JP2017059564A (en) | Semiconductor wafer inspection method and semiconductor device manufacturing method | |
JP2007085735A (en) | Inspection method of semiconductor device | |
JP2000046896A (en) | Tester for semiconductor cmos integrated circuit | |
JP2015081848A (en) | Switching element inspection method and electro circuit unit | |
JP5614354B2 (en) | Semiconductor device and output circuit | |
CN103688180A (en) | Apparatus, system, and method for inspecting semiconductor device, and method for manufacturing inspected semiconductor device | |
JP2008124049A (en) | Inspection method of semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070117 |