JP2007059637A - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007059637A JP2007059637A JP2005243555A JP2005243555A JP2007059637A JP 2007059637 A JP2007059637 A JP 2007059637A JP 2005243555 A JP2005243555 A JP 2005243555A JP 2005243555 A JP2005243555 A JP 2005243555A JP 2007059637 A JP2007059637 A JP 2007059637A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- electric field
- gate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 電界効果型トランジスタ及びその製造方法に関し、容量の増加を招かず、ゲート−ドレイン間に低抵抗な微細な電界緩和用電極を設ける。
【解決手段】 ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極８を設ける。
【選択図】 図１
【解決手段】 ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極８を設ける。
【選択図】 図１
Description
本発明は電界効果型トランジスタ及びその製造方法に関するものであり、特に、小型の高周波用電界効果型トランジスタにおける耐圧向上のための電界緩和用電極の構成に特徴のある電界効果型トランジスタ及びその製造方法に関するものである。
トランジスタの高周波回路応用を考えた場合、当然トランジスタには高速動作が要求されるが、同時にパワーアンプなどの場合のように耐圧を要求される場合も少なくなく、電界効果型トランジスタにおいては、高速性と耐圧とはトレードオフの関係にある。
高速性を向上させるために通常はソース−ドレイン間距離をできるだけ短縮するが、これは反面、ゲート−ドレイン間の電界増加を招き、耐圧は低下することになるのでこの事情を図８を参照して説明する。
図８参照
図８の上段図はカーボンナノチューブＦＥＴの概略的斜視図であり、中段図はチャネル長方向に沿った断面図であり、また、下段図はゲート−ドレイン間の電界分布図である。 このようなカーボンナノチューブＦＥＴにおいては、中段図及び下段図に示すように、通常はゲート−ドレイン間の電界はゲート電極６６の端部に集中し、この部分で耐圧が決まる。
図８の上段図はカーボンナノチューブＦＥＴの概略的斜視図であり、中段図はチャネル長方向に沿った断面図であり、また、下段図はゲート−ドレイン間の電界分布図である。 このようなカーボンナノチューブＦＥＴにおいては、中段図及び下段図に示すように、通常はゲート−ドレイン間の電界はゲート電極６６の端部に集中し、この部分で耐圧が決まる。
このようなゲート−ドレイン間の電界を緩和する手段としては、ゲート−ドレイン間に電界緩和用の電極を設け、これにゲートと同電位の電圧を印加する方法がある（例えば、特許文献１参照）。
図９参照
図９の上段図は電界緩和用電極を設けた高耐圧型カーボンナノチューブＦＥＴの概略的斜視図であり、中段図はチャネル長方向に沿った断面図であり、また、下段図はゲート−ドレイン間の電界分布図である。
中段図及び下段図に示すように、電界緩和用電極６７を設けることによって、破線で示す電界分布から実線で示す電界分布へと変化しゲート−ドレイン間の電界は緩和されるので、耐圧が向上することになる。
図９の上段図は電界緩和用電極を設けた高耐圧型カーボンナノチューブＦＥＴの概略的斜視図であり、中段図はチャネル長方向に沿った断面図であり、また、下段図はゲート−ドレイン間の電界分布図である。
中段図及び下段図に示すように、電界緩和用電極６７を設けることによって、破線で示す電界分布から実線で示す電界分布へと変化しゲート−ドレイン間の電界は緩和されるので、耐圧が向上することになる。
なお、トランジスタの小型化或いは高速化等のために、ゲート電極を金属性カーボンナノチューブで構成したり（例えば、特許文献２参照）、或いは、チャネルを半導体性カーボンナノチューブで構成すること（例えば、特許文献３参照）も提案されている。
特開２００１−２３７２５０号公報
特開２００３−１０９９７４号公報
特開２００５−１１６６１８号公報
しかし、新たに第二のゲート電極とも言える電界緩和用電極を設けた場合には、電極間容量Ｃgs，Ｃgdが増加し、高速性を損ねてしまうという問題がある。
また、高速用途のＦＥＴはもともとゲート−ドレイン間距離がサブミクロンオーダーであるため、ゲート−ドレイン間に新たに電界緩和用電極を形成することは製造技術上困難であるという問題もある。
また、仮に、サブミクロンオーダーのゲート−ドレイン間に電界緩和用電極を設けた場合には、電界緩和用電極の幅は非常に細いものになるため、必然的に高抵抗にならざるを得ないという問題がある。
したがって、本発明は、容量の増加を招かず、ゲート−ドレイン間に低抵抗な微細な電界緩和用電極を設けることを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、電界効果型トランジスタにおいて、ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極８を設けたことを特徴とする。
図１参照
上記課題を解決するために、本発明は、電界効果型トランジスタにおいて、ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極８を設けたことを特徴とする。
カーボンナノチューブの径は１０ｎｍ程度と非常に細いので、サブミクロンオーダーのゲート−ドレイン間に容易に設けることができるとともに、カーボンナノチューブ−チャネル間の容量増加をほとんど招かないため、ソース−ドレイン間距離短縮による高速化、カーボンナノチューブ電極による電界緩和・高耐圧化を同時に実現することができる。
例えば、トランジスタの高速性の指標である電流利得遮断周波数ｆT は、
ｆT 〜ｇm ／｛２π（Ｃgs＋Ｃgd）｝
であるので、電界緩和用電極８に起因するＣgs，Ｃgdが小さくなることによって電流利得遮断周波数ｆT の低下を招かずに耐圧を向上させることが出来る。
ｆT 〜ｇm ／｛２π（Ｃgs＋Ｃgd）｝
であるので、電界緩和用電極８に起因するＣgs，Ｃgdが小さくなることによって電流利得遮断周波数ｆT の低下を招かずに耐圧を向上させることが出来る。
また、カーボンナノチューブは長軸方向に非常に低抵抗であるので、電界緩和用電極８の低抵抗化が可能になり、それによって、面内で均一な電界緩和を実現することができる。
この場合、ゲート電極６も金属的性質を示すカーボンナノチューブで構成することが望ましく、それによって、微細構造トランジスタのゲート電極６を低抵抗にすることができ、デバイスの高利得化、低雑音化が可能になる。
また、ゲート電極６と電界緩和用電極８の少なくとも一方を、基板１とチャネル４との間に埋め込んで埋込構造としても良いものである。
このような、金属的性質を示すカーボンナノチューブの成長起点としては、Ｔａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜７が望ましく、製造条件に依存せずに金属的性質を示すカーボンナノチューブを再現性良く形成することが可能になる。
また、チャネル４を半導体的性質を示すカーボンナノチューブで構成しても良いものであり、それによって、トランジスタの動作速度をより向上することが可能になる。
この場合、半導体的性質を示すカーボンナノチューブの成長起点としては、Ａｌ層上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜が望ましく、製造条件に依存せずに半導体的性質を示すカーボンナノチューブを再現性良く形成することが可能になる。
この場合、半導体的性質を示すカーボンナノチューブの成長起点としては、Ａｌ層上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜が望ましく、製造条件に依存せずに半導体的性質を示すカーボンナノチューブを再現性良く形成することが可能になる。
或いは、チャネル４を単結晶半導体で構成しても良く、それによって、製造技術が確立された化合物半導体ＦＥＴのゲート−ドレイン間距離を１μｍ以下にした場合にも、再現性良く電界緩和用電極８を形成することが可能になる
上述の電界効果型トランジスタを製造する場合には、絶縁性の基板１上にＡｌ層上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設け、第１の電極２を成長起点として第２の電極３に達する半導体的性質を示すカーボンナノチューブを成長させてチャネル４とし、次いで、チャネル４上にゲート絶縁膜５を堆積したのちゲート絶縁膜５上にゲート電極６を形成し、次いで、第１の電極２或いは第２の電極３のうちのドレイン電極となる一方の電極とゲート電極６との間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜７を設け、Ｆｅ／Ｔａ積層薄膜７を成長起点としてチャネル４幅方向に延在する金属的性質を示すカーボンナノチューブを成長させて電界緩和用電極８を形成すれば良い。
この場合、ゲート電極６の形成工程において、チャネル端部にＴａ膜上にＦｅ膜を設けたゲート電極成長用のＦｅ／Ｔａ積層薄膜を設け、電界緩和用電極８の形成工程と同時にゲート電極成長用のＦｅ／Ｔａ積層薄膜を成長起点としてチャネル幅方向に延在する金属的性質を示すカーボンナノチューブを成長させてゲート電極６としても良いものであり、それによって、製造工程を簡素化することができる。
本発明では、電界緩和用電極として金属的性質を示すカーボンナノチューブを用いることによって、高速化及び高耐圧を両立することができる。
本発明は、絶縁性基板上にＡｌ層上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒電極を設けるとともに、触媒電極に間隔を隔てて対向する非触媒電極を設け、成長方向に直流電界を印加した状態でＦｅ膜を成長起点として非触媒電極に達する半導体的性質を示す単層カーボンナノチューブを成長させてチャネルとし、次いで、チャネル上にゲート絶縁膜を堆積したのちゲート絶縁膜上にゲート電極を形成し、次いで、触媒電極或いは非触媒電極のうちのドレイン電極となる一方の電極とゲート電極との間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜を設け、成長方向に直流電界を印加した状態でＦｅ／Ｔａ積層薄膜を成長起点としてチャネル幅方向に延在する金属的性質を示す多層カーボンナノチューブを成長させて電界緩和用電極を形成するものである。
ここで、図２乃至図４を参照して、本発明の実施例１のカーボンナノチューブＦＥＴの製造工程を説明する。
図２参照
まず、サファイア基板１１上に、レジストパターンをマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによってソース電極１２とする。
図２参照
まず、サファイア基板１１上に、レジストパターンをマスクとしてスパッタ法により厚さが、例えば、５ｎｍのＡｌ膜１３及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜１４を順次堆積させたのちレジストパターンを除去することによってソース電極１２とする。
次いで、再び、レジストパターンをマスクとしてスパッタ法により厚さが、例えば、６ｎｍのＡｌ膜をソース電極１２と例えば５μｍの間隙をあけて対向するように堆積させたのちレジストパターンを除去することによってドレイン電極１５とする。
図３参照
次いで、プラズマＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ソース電極１２−ドレイン電極１５間に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で、ＲＦパワーを印加することによってカーボンナノチューブ１６を形成する。
この場合、図示は省略しているが、実際には、ソース電極１２の上面全体からドレイン電極１５に向かってカーボンナノチューブ１６が成長している。
次いで、プラズマＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ソース電極１２−ドレイン電極１５間に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で、ＲＦパワーを印加することによってカーボンナノチューブ１６を形成する。
この場合、図示は省略しているが、実際には、ソース電極１２の上面全体からドレイン電極１５に向かってカーボンナノチューブ１６が成長している。
この時、例えば、６００℃の成長温度においてソース電極１２の表面を構成するＦｅ膜１４は温度の影響により粒子状になるが、この粒子の径は下地のＡｌとの濡れ性を反映して小径となるので、成長するカーボンナノチューブ１６は半導体的性質を有する単層カーボンナノチューブとなるので、チャネルを構成することになる。
また、成長状態において、ソース電極１２−ドレイン電極１５間に直流電界を印加しているので、カーボンナノチューブ１６はソース電極１２上のＦｅ膜１４を成長起点としてドレイン電極１５に向かって成長し、ドレイン電極１５に充分達した時点で成長を終了する。
因に、成長時間は、例えば、４０分とする。
因に、成長時間は、例えば、４０分とする。
次いで、ＣＶＤ法を用いて厚さが、例えば、１０ｎｍのＳｉＯ2 膜１７を堆積させてカーボンナノチューブ１６の間隙を埋めるとともに、カーボンナノチューブ１６上に堆積した部分をゲート絶縁膜とする。
次いで、レジストパターンをマスクとしてスパッタ法により、厚さが、例えば、１０ｎｍのＴｉ膜１９及び厚さが、例えば、１００ｎｍのＰｔ層２０を順次堆積させのちレジストパターンを除去することによってゲート電極１８を形成する。
次いで、１００ｎｍ×１００ｎｍの開口部を有するレジストパターンをマスクとしてスパッタ法により、厚さが、例えば、５ｎｍのＴａ膜２２及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜２３を順次堆積させたのちレジストパターンを除去することによって成長用電極２１とする。
次いで、プラズマＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ゲート電極１８に沿った方向に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で、ＲＦパワーを印加することによってカーボンナノチューブからなる電界緩和用電極２４を形成することによって、本発明の実施例１のカーボンナノチューブＦＥＴの基本構造が完成する。
この時、例えば、６００℃の成長温度においてソース電極１２の表面を構成するＦｅ膜１４は温度の影響により粒子状になるが、この粒子の径は下地のＴａとの濡れ性を反映して下地がＡｌの場合に比べて大きな径となるので、成長するカーボンナノチューブは金属的性質を有する直径が例えば１０ｎｍ程度の多層カーボンナノチューブとなる。
また、成長状態において、ゲート電極１８に沿った方向に直流電界を印加しているので、カーボンナノチューブはゲート電極１８と平行方向に成長する。
図４参照
図４の上段図は本発明の実施例１のカーボンナノチューブＦＥＴの概略的斜視図であり、中段図はチャネル長方向に沿った断面図であり、また、下段図はゲート−ドレイン間の電界分布図である。
本発明の実施例１のカーボンナノチューブＦＥＴにおいては、中段図及び下段図に示すように、電界緩和用電極２４によりゲート−ドレイン間の電界が緩和されて、耐圧が向上する。
図４の上段図は本発明の実施例１のカーボンナノチューブＦＥＴの概略的斜視図であり、中段図はチャネル長方向に沿った断面図であり、また、下段図はゲート−ドレイン間の電界分布図である。
本発明の実施例１のカーボンナノチューブＦＥＴにおいては、中段図及び下段図に示すように、電界緩和用電極２４によりゲート−ドレイン間の電界が緩和されて、耐圧が向上する。
また、本発明の実施例１においては、電界緩和用電極２４を直径が１０ｎｍ程度のカーボンナノチューブで構成しているので、電界緩和用電極−チャネル間の容量増加をほとんど招かず、ソース−ドレイン間距離短縮による高速化と電界緩和用電極２４による電界緩和・高耐圧化を同時に実現できる。
また、カーボンナノチューブの直径は１０ｎｍ程度と微細であることによって、ゲート−ドレイン間距離がサブミクロンオーダーの微細トランジスタ上にも電界緩和用電極を形成が容易となる。
さらに、金属的性質を有するカーボンナノチューブは、長軸方向に非常に低抵抗であるため、細い電界緩和用電極２４の場合にも高抵抗に起因する信号遅延等が生ずることがない。
次に、図５を参照して、本発明の実施例２のカーボンナノチューブＦＥＴを説明するが、基本的な製造工程は上記の実施例１と同様であるので、最終的な素子構成図のみを示す。
図５参照
図５の上段図は本発明の実施例２のカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。
まず、上記の実施例１と全く同様に、サファイア基板１１上にＡｌ膜１３及びＦｅ膜１４からなるソース電極１２を形成したのち、ソース電極１２と対向するようにドレイン電極１５を形成する
図５参照
図５の上段図は本発明の実施例２のカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。
まず、上記の実施例１と全く同様に、サファイア基板１１上にＡｌ膜１３及びＦｅ膜１４からなるソース電極１２を形成したのち、ソース電極１２と対向するようにドレイン電極１５を形成する
次いで、ソース電極１２−ドレイン電極１５間に半導体的性質を有するカーボンナノチューブ１６を形成してチャネルとしたのち、ＳｉＯ2 膜１７を堆積させてカーボンナノチューブ１６の間隙を埋めるとともに、カーボンナノチューブ１６上に堆積した部分をゲート絶縁膜とする。
次いで、１００ｎｍ×１００ｎｍの開口部及び１０００ｎｍ×２０００ｎｍの開口部を有するレジストパターンをマスクとしてスパッタ法により、厚さが、例えば、５ｎｍのＴａ膜２２及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜２３を順次堆積させたのちレジストパターンを除去することによって成長用電極２１，２５とする。
次いで、プラズマＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、チャネル幅に沿った方向に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で、ＲＦパワーを印加することによってカーボンナノチューブからなる電界緩和用電極２４及びゲート電極２６を形成することによって、本発明の実施例２のカーボンナノチューブＦＥＴの基本構造が完成する。
なお、ここでは、図示の都合上、ゲート電極２６を２本のカーボンナノチューブで形成しているが、ゲート電極２６を構成するカーボンナノチューブの数は任意である。
なお、ここでは、図示の都合上、ゲート電極２６を２本のカーボンナノチューブで形成しているが、ゲート電極２６を構成するカーボンナノチューブの数は任意である。
この本発明の実施例２においては、ゲート電極２６も抵抗の非常に低いカーボンナノチューブで構成しているので、ゲート抵抗低減、ゲート−ドレイン容量低減、ゲート−ソース容量低減を同時に実現することでき、このカーボンナノチューブＦＥＴを増幅器に用いることによって低ノイズ化、高利得化が可能になる。
次に、図６を参照して、本発明の実施例３のカーボンナノチューブＦＥＴを説明するが、基本的な製造工程は上記の実施例１と同様であるので、最終的な素子構成図のみを示す。
図６参照
図６の上段図は本発明の実施例３のカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。
まず、１００ｎｍ×１００ｎｍの開口部及び１０００ｎｍ×２０００ｎｍの開口部を有するレジストパターンをマスクとしてスパッタ法により、サファイア基板１１上に厚さが、例えば、５ｎｍのＴａ膜２９及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜３０を順次堆積させたのちレジストパターンを除去することによって成長用電極２７，２８とする。
図６参照
図６の上段図は本発明の実施例３のカーボンナノチューブＦＥＴの概略的斜視図であり、下段図はチャネル長方向に沿った断面図である。
まず、１００ｎｍ×１００ｎｍの開口部及び１０００ｎｍ×２０００ｎｍの開口部を有するレジストパターンをマスクとしてスパッタ法により、サファイア基板１１上に厚さが、例えば、５ｎｍのＴａ膜２９及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜３０を順次堆積させたのちレジストパターンを除去することによって成長用電極２７，２８とする。
次いで、プラズマＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、チャネル幅に沿った方向に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で、ＲＦパワーを印加することによって成長用電極２７，２８を成長起点として金属性カーボンナノチューブからなるゲート電極３１及び電界緩和用電極３２を形成する。
次いで、ＳｉＯ2 膜３３を堆積させてからなるゲート電極３１及び電界緩和用電極３２の間隙及びその周辺部を埋めるとともに、ゲート電極３１上に堆積した部分をゲート絶縁膜とする。
次いで、ＳｉＯ2 膜３３上にＡｌ膜３５及びＦｅ膜３６からなるソース電極３４を形成したのち、ソース電極３４と対向するようにドレイン電極３７を形成する
次いで、ソース電極３４−ドレイン電極３７間に半導体的性質を有するカーボンナノチューブ３８を形成してチャネルとしたのち、ＳｉＯ2 膜３９を堆積させてカーボンナノチューブ３８の間隙を埋めることによって、本発明の実施例３のカーボンナノチューブＦＥＴの基本構造が完成する。
この本発明の実施例３においては、ゲート電極及び電界緩和用電極として金属的性質を有するカーボンナノチューブを用い、且つ、チャネルとして半導体的性質を有するカーボンナノチューブを用いることによって、高耐圧の埋め込みゲート構造のＦＥＴを再現性良く構成することができる。
次に、図７を参照して、本発明の実施例４の高耐圧ＭＥＳＦＥＴを説明する。
図７参照
まず、半絶縁性ＧａＡｓ基板４１上に、ＭＢＥ法を用いてｉ型ＧａＡｓ動作層４１及びｎ+ 型ＧａＡｓ層を順次成長させたのち、ｎ+ 型ＧａＡｓ層をパターニングすることによって、ソースコンタクト領域４３及びドレインコンタクト領域４４を形成する。
図７参照
まず、半絶縁性ＧａＡｓ基板４１上に、ＭＢＥ法を用いてｉ型ＧａＡｓ動作層４１及びｎ+ 型ＧａＡｓ層を順次成長させたのち、ｎ+ 型ＧａＡｓ層をパターニングすることによって、ソースコンタクト領域４３及びドレインコンタクト領域４４を形成する。
次いで、プラズマＣＶＤ法を用いて全面に厚さが、例えば、０．４μｍのＳｉＯ2 膜４５を形成したのち、ゲートコンタクト用開口部を設け、次いで、Ｗシリサイド層４７及びＡｕ層４８を順次堆積させたのち、イオンミリングを施すことによって積層膜をパターニングしてゲート電極４６を形成する。
次いで、ゲート電極４６のドレインコンタクト領域４４側の近傍に１００ｎｍ×１００ｎｍの開口部を有するレジストパターンをマスクとしてスパッタ法により、厚さが、例えば、５ｎｍのＴａ膜５０及び厚さが、例えば、１ｎｍの触媒作用を有するＦｅ膜５１を順次堆積させたのちレジストパターンを除去することによって成長用電極４９とする。
次いで、プラズマＣＶＤ法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてＡｒガスもしくは水素ガスを用い、ゲート電極４６に沿った方向に直流電界を印加した状態で、例えば、１００Ｐａの圧力において、６００℃の成長温度で、ＲＦパワーを印加することによって金属的性質を有する多層カーボンナノチューブからなる電界緩和用電極５２を形成することによって、本発明の実施例４の高耐圧ＭＥＳＦＥＴの基本構成が完成する。
このように、電界緩和用電極として小径のカーボンナノチューブを用いることによって、単結晶半導体層をチャネルにしたＭＥＳＦＥＴにおいても高速化と高耐圧化の両立が可能になる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、カーボンナノチューブの成長に要する原料ガスはアセチレンガスに限られるものではなく、メタンやエチレン等の炭化水素ガス或いはメタノール等のアルコールガスを用いても良いものであり、成長方法についてもＣＶＤ法に限られるものではなく、アーク放電法或いはレーザアブレーション法等の他の成長方法を用いても良いものである。
また、上記の実施例においては、触媒として下地によって成長するカーボンナノチューブの導電特性を制御できるＦｅを用いているが、Ｆｅに限られるものではなく、Ｃｏ，Ｎｉ，Ｐｔ，Ｒｈ、或いは、これらの触媒１種類以上とＴｉ，Ｍｏ，Ａｌ，Ｔａなど１種以上との合金を用いても良く、また、触媒の形状も薄膜に限られるものではなく、微分型静電分級器などにより直径制御された微粒子を用いても良いものであり、その場合には、金属性カーボンナノチューブと半導体性カーボンナノチューブを成長する工程でそれぞれに好適な原料ガス、成長温度、下地金属等の成長条件を採用すれば良い。
また、上記の実施例１乃至実施例３においては、基板としてサファイアを用いているが、サファイアに限られるものではなく、カーボンナノチューブの成長温度に耐えられる絶縁性基板であれば良く、例えば、パイレック（登録商標名）等の耐熱性ガラスを用いても良く、或いは、シリコン基板等の表面にＳｉＯ2 膜等の絶縁膜を設けた基板を用いても良いものである。
また、上記の実施例３においては、ゲート電極と電界緩和用電極の両方を埋込構造としているが、何方か一方のみを埋め込に構造とし、他方を表面側に設けても良いものである。
また、上記の実施例１及び実施例２においては、ゲート電極と電界緩和用電極を同じ高さに設けているが、例えば、絶縁膜のうちゲート絶縁膜となる領域を軽くエッチングして凹部を形成し、この凹部にゲート電極を設けて、パッシベーション膜となる絶縁膜の他の領域の膜厚を厚くし、ゲート電極がチャネルに与える電界と、電界緩和用電極がチャネルに与える電界の影響を異なるようにしても良いものである。
また、上記の実施例２及び実施例３においては、チャネルとゲート電極及び電界緩和用電極とを別工程で形成しているが一度の成長工程で形成しても良いものである。
この場合、チャネルを成長させるためのソース電極の下地となるＡｌ膜と、ゲート電極及び電界緩和用電極の成長起点となる成長用電極の下地となるＴａ膜の厚さにカーボンナノチューブの直径程度の差を設けて各カーボンナノチューブが空間を介して交差するように成長すれば良い。
この場合、チャネルを成長させるためのソース電極の下地となるＡｌ膜と、ゲート電極及び電界緩和用電極の成長起点となる成長用電極の下地となるＴａ膜の厚さにカーボンナノチューブの直径程度の差を設けて各カーボンナノチューブが空間を介して交差するように成長すれば良い。
なお、この場合、カーボンナノチューブの成長方向を制御するために、成長時にソース−ドレイン間を結ぶ線に対して４５°等の斜め方向から電界を印加することが望ましい。 また、カーボンナノチューブの成長後にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）をスピンコートして、チャネルとゲート電極及び電界緩和用電極との間にゲート絶縁膜を形成するとともに、カーボンナノチューブ間の空間を充填すれば良い。
また、実施例４においては、基本構造をＧａＡｓ等の化合物半導体としているが、化合物半導体に限られるものではなく、シリコン基板或いはシリコン基板上に設けたＳｉＧｅ層を能動領域とするＭＯＳＦＥＴにも適用されるものであり、ＭＯＳＦＥＴの場合にはゲート電極としても金属性カーボンナノチューブを採用しても良いものである。
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極８を設けたことを特徴とする電界効果型トランジスタ。
（付記２） ゲート電極６が、金属的性質を示すカーボンナノチューブからなることを特徴とする付記１記載の電界効果型トランジスタ。
（付記３） 上記ゲート電極６と上記電界緩和用電極８の少なくとも一方が、基板１とチャネル４との間に埋め込まれた埋込構造であることを特徴とする付記１または２に記載の電界効果型トランジスタ。
（付記４） 上記金属的性質を示すカーボンナノチューブの成長起点として、Ｔａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜７を用いたことを特徴とする付記１乃至３のいずれか１に記載の電界効果型トランジスタ。
（付記５） チャネル４が半導体的性質を示すカーボンナノチューブからなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記６） 上記半導体的性質を示すカーボンナノチューブの成長起点として、Ａｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜を用いたことを特徴とする付記５記載の電界効果型トランジスタ。
（付記７） チャネル４が単結晶半導体からなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記８） 絶縁性の基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、前記第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設け、前記第１の電極２を成長起点として前記第２の電極３に達する半導体的性質を示すカーボンナノチューブを成長させてチャネル４とする工程、前記チャネル４上にゲート絶縁膜５を堆積する工程、前記ゲート絶縁膜５上にゲート電極６を形成する工程、及び、前記第１の電極２或いは第２の電極３のうちのドレイン電極となる一方の電極と前記ゲート電極６との間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜７を設け、前記Ｆｅ／Ｔａ積層薄膜７を成長起点としてチャネル４幅方向に延在する金属的性質を示すカーボンナノチューブを成長させて電界緩和用電極８を形成する工程を有することを特徴とする電界効果型トランジスタの製造方法。
（付記９） 上記ゲート電極６の形成工程において、チャネル４端部にＴａ膜上にＦｅ膜を設けたゲート電極成長用Ｆｅ／Ｔａ積層薄膜を設け、上記電界緩和用電極８の形成工程と同時に前記ゲート電極成長用Ｆｅ／Ｔａ積層薄膜を成長起点としてチャネル４幅方向に延在する金属的性質を示すカーボンナノチューブを成長させてゲート電極６とすることを特徴とする付記８記載の電界効果型トランジスタの製造方法。
（付記１０） 絶縁性の基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、前記第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設ける工程と、前記絶縁性の基板１上に第１の開口部と前記第１の開口部より大きな第２の開口部を有するレジストパターンをマスクとして触媒作用を有するＦｅ／Ｔａ積層薄膜を堆積させて前記第１の開口部に第３の電極を形成するとともに、前記第２の開口部に第４の電極を形成する工程と、前記第１の電極２を成長起点として前記第２の電極３に達する半導体的性質を示すチャネルとなるカーボンナノチューブ、前記第３の電極を成長起点としてチャネル幅方向に延在する金属的性質を示す電界緩和用電極８となるカーボンナノチューブ、及び、前記第４の電極を成長起点としてチャネル幅方向に延在する金属的性質を示すゲート電極６となるカーボンナノチューブを一度の成長で形成する工程と、前記チャネル、ゲート電極６、電界緩和用電極８上及び前記チャネルとゲート電極６間、前記チャネルと電界緩和用電極８間に絶縁膜を形成する工程を有することを特徴とする電界効果型トランジスタの製造方法。
再び、図１参照
（付記１） ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極８を設けたことを特徴とする電界効果型トランジスタ。
（付記２） ゲート電極６が、金属的性質を示すカーボンナノチューブからなることを特徴とする付記１記載の電界効果型トランジスタ。
（付記３） 上記ゲート電極６と上記電界緩和用電極８の少なくとも一方が、基板１とチャネル４との間に埋め込まれた埋込構造であることを特徴とする付記１または２に記載の電界効果型トランジスタ。
（付記４） 上記金属的性質を示すカーボンナノチューブの成長起点として、Ｔａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜７を用いたことを特徴とする付記１乃至３のいずれか１に記載の電界効果型トランジスタ。
（付記５） チャネル４が半導体的性質を示すカーボンナノチューブからなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記６） 上記半導体的性質を示すカーボンナノチューブの成長起点として、Ａｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜を用いたことを特徴とする付記５記載の電界効果型トランジスタ。
（付記７） チャネル４が単結晶半導体からなることを特徴とする付記１乃至４のいずれか１に記載の電界効果型トランジスタ。
（付記８） 絶縁性の基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、前記第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設け、前記第１の電極２を成長起点として前記第２の電極３に達する半導体的性質を示すカーボンナノチューブを成長させてチャネル４とする工程、前記チャネル４上にゲート絶縁膜５を堆積する工程、前記ゲート絶縁膜５上にゲート電極６を形成する工程、及び、前記第１の電極２或いは第２の電極３のうちのドレイン電極となる一方の電極と前記ゲート電極６との間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜７を設け、前記Ｆｅ／Ｔａ積層薄膜７を成長起点としてチャネル４幅方向に延在する金属的性質を示すカーボンナノチューブを成長させて電界緩和用電極８を形成する工程を有することを特徴とする電界効果型トランジスタの製造方法。
（付記９） 上記ゲート電極６の形成工程において、チャネル４端部にＴａ膜上にＦｅ膜を設けたゲート電極成長用Ｆｅ／Ｔａ積層薄膜を設け、上記電界緩和用電極８の形成工程と同時に前記ゲート電極成長用Ｆｅ／Ｔａ積層薄膜を成長起点としてチャネル４幅方向に延在する金属的性質を示すカーボンナノチューブを成長させてゲート電極６とすることを特徴とする付記８記載の電界効果型トランジスタの製造方法。
（付記１０） 絶縁性の基板１上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極２を設けるとともに、前記第１の電極２に間隔を隔てて対向する触媒作用を有さない第２の電極３を設ける工程と、前記絶縁性の基板１上に第１の開口部と前記第１の開口部より大きな第２の開口部を有するレジストパターンをマスクとして触媒作用を有するＦｅ／Ｔａ積層薄膜を堆積させて前記第１の開口部に第３の電極を形成するとともに、前記第２の開口部に第４の電極を形成する工程と、前記第１の電極２を成長起点として前記第２の電極３に達する半導体的性質を示すチャネルとなるカーボンナノチューブ、前記第３の電極を成長起点としてチャネル幅方向に延在する金属的性質を示す電界緩和用電極８となるカーボンナノチューブ、及び、前記第４の電極を成長起点としてチャネル幅方向に延在する金属的性質を示すゲート電極６となるカーボンナノチューブを一度の成長で形成する工程と、前記チャネル、ゲート電極６、電界緩和用電極８上及び前記チャネルとゲート電極６間、前記チャネルと電界緩和用電極８間に絶縁膜を形成する工程を有することを特徴とする電界効果型トランジスタの製造方法。
本発明の活用例としては、高周波回路用トランジスタ及びその製造方法が典型的なものであるが、高周波回路用に限られるものではなく、また、製造方法としては、触媒となるＦｅの下地をＡｌとＴａとした成長用電極を選択的に設けることによって、半導体性カーボンナノチューブと金属性カーボンナノチューブとを任意の位置に同時に成長させることも可能になる。
１ 基板
２ 第１の電極
３ 第２の電極
４ チャネル
５ ゲート絶縁膜
６ ゲート電極
７ Ｆｅ／Ｔａ積層薄膜
８ 電界緩和用電極
１１ サファイア基板
１２ ソース電極
１３ Ａｌ膜
１４ Ｆｅ膜
１５ ドレイン電極
１６ カーボンナノチューブ
１７ ＳｉＯ2 膜
１８ ゲート電極
１９ Ｔｉ膜
２０ Ｐｔ層
２１ 成長用電極
２２ Ｔａ膜
２３ Ｆｅ膜
２４ 電界緩和用電極
２５ 成長用電極
２６ ゲート電極
２７ 成長用電極
２８ 成長用電極
２９ Ｔａ膜
３０ Ｆｅ膜
３１ ゲート電極
３２ 電界緩和用電極
３３ ＳｉＯ2 膜
３４ ソース電極
３５ Ａｌ膜
３６ Ｆｅ膜
３７ ドレイン電極
３８ カーボンナノチューブ
３９ ＳｉＯ2 膜
４１ 半絶縁性ＧａＡｓ基板
４２ ｉ型ＧａＡｓ動作層
４３ ソースコンタクト領域
４４ ドレインコンタクト領域
４５ ＳｉＯ2 膜
４６ ゲート電極
４７ Ｗシリサイド層
４８ Ａｕ層
４９ 成長用電極
５０ Ｔａ膜
５１ Ｆｅ膜
５２ 電界緩和用電極
６１ サファイア基板
６２ ソース電極
６３ ドレイン電極
６４ カーボンナノチューブ
６５ ＳｉＯ2 膜
６６ ゲート電極
６７ 電界緩和用電極
２ 第１の電極
３ 第２の電極
４ チャネル
５ ゲート絶縁膜
６ ゲート電極
７ Ｆｅ／Ｔａ積層薄膜
８ 電界緩和用電極
１１ サファイア基板
１２ ソース電極
１３ Ａｌ膜
１４ Ｆｅ膜
１５ ドレイン電極
１６ カーボンナノチューブ
１７ ＳｉＯ2 膜
１８ ゲート電極
１９ Ｔｉ膜
２０ Ｐｔ層
２１ 成長用電極
２２ Ｔａ膜
２３ Ｆｅ膜
２４ 電界緩和用電極
２５ 成長用電極
２６ ゲート電極
２７ 成長用電極
２８ 成長用電極
２９ Ｔａ膜
３０ Ｆｅ膜
３１ ゲート電極
３２ 電界緩和用電極
３３ ＳｉＯ2 膜
３４ ソース電極
３５ Ａｌ膜
３６ Ｆｅ膜
３７ ドレイン電極
３８ カーボンナノチューブ
３９ ＳｉＯ2 膜
４１ 半絶縁性ＧａＡｓ基板
４２ ｉ型ＧａＡｓ動作層
４３ ソースコンタクト領域
４４ ドレインコンタクト領域
４５ ＳｉＯ2 膜
４６ ゲート電極
４７ Ｗシリサイド層
４８ Ａｕ層
４９ 成長用電極
５０ Ｔａ膜
５１ Ｆｅ膜
５２ 電界緩和用電極
６１ サファイア基板
６２ ソース電極
６３ ドレイン電極
６４ カーボンナノチューブ
６５ ＳｉＯ2 膜
６６ ゲート電極
６７ 電界緩和用電極
Claims (5)
- ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極を設けたことを特徴とする電界効果型トランジスタ。
- ゲート電極が、金属的性質を示すカーボンナノチューブからなることを特徴とする請求項１記載の電界効果型トランジスタ。
- 上記ゲート電極と上記電界緩和用電極の少なくとも一方が、基板とチャネルとの間に埋め込まれた埋込構造であることを特徴とする請求項１または２に記載の電界効果型トランジスタ。
- チャネルが半導体的性質を示すカーボンナノチューブからなることを特徴とする請求項１乃至３のいずれか１項に記載の電界効果型トランジスタ。
- 絶縁性の基板上にＡｌ膜上にＦｅ膜を設けたＦｅ／Ａｌ積層薄膜からなる触媒作用を有する第１の電極を設けるとともに、前記第１の電極に間隔を隔てて対向する触媒作用を有さない第２の電極を設け、前記第１の電極を成長起点として前記第２の電極に達する半導体的性質を示すカーボンナノチューブを成長させてチャネルとする工程、前記チャネル上にゲート絶縁膜を堆積する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、及び、前記第１の電極或いは第２の電極のうちのドレイン電極となる一方の電極と前記ゲート電極との間の端部にＴａ膜上にＦｅ膜を設けたＦｅ／Ｔａ積層薄膜を設け、前記Ｆｅ／Ｔａ積層薄膜を成長起点としてチャネル幅方向に延在する金属的性質を示すカーボンナノチューブを成長させて電界緩和用電極を形成する工程を有することを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005243555A JP4884723B2 (ja) | 2005-08-25 | 2005-08-25 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005243555A JP4884723B2 (ja) | 2005-08-25 | 2005-08-25 | 電界効果型トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007059637A true JP2007059637A (ja) | 2007-03-08 |
| JP4884723B2 JP4884723B2 (ja) | 2012-02-29 |
Family
ID=37922859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005243555A Expired - Fee Related JP4884723B2 (ja) | 2005-08-25 | 2005-08-25 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4884723B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003919A (ja) * | 1998-06-16 | 2000-01-07 | Nec Corp | 電界効果型トランジスタ |
| JP2001237250A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体装置 |
| JP2003109974A (ja) * | 2001-10-01 | 2003-04-11 | Fujitsu Ltd | カーボンナノチューブゲート電界効果トランジスタとその製造方法、及び微細パターン形成方法 |
| JP2004071654A (ja) * | 2002-08-01 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | カーボンナノチューブ半導体素子の作製方法 |
| JP2005116618A (ja) * | 2003-10-03 | 2005-04-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-08-25 JP JP2005243555A patent/JP4884723B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000003919A (ja) * | 1998-06-16 | 2000-01-07 | Nec Corp | 電界効果型トランジスタ |
| JP2001237250A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体装置 |
| JP2003109974A (ja) * | 2001-10-01 | 2003-04-11 | Fujitsu Ltd | カーボンナノチューブゲート電界効果トランジスタとその製造方法、及び微細パターン形成方法 |
| JP2004071654A (ja) * | 2002-08-01 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | カーボンナノチューブ半導体素子の作製方法 |
| JP2005116618A (ja) * | 2003-10-03 | 2005-04-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4884723B2 (ja) | 2012-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858454B2 (en) | Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same | |
| US8803130B2 (en) | Graphene transistors with self-aligned gates | |
| Dujardin et al. | Self-assembled switches based on electroactuated multiwalled nanotubes | |
| JP5135825B2 (ja) | グラフェントランジスタ及びその製造方法 | |
| Wang et al. | Synthesis and device applications of high-density aligned carbon nanotubes using low-pressure chemical vapor deposition and stacked multiple transfer | |
| US8680512B2 (en) | Graphene transistor with a self-aligned gate | |
| US8860137B2 (en) | Radio frequency devices based on carbon nanomaterials | |
| US20080173864A1 (en) | Carbon nanotube transistor having low fringe capacitance and low channel resistance | |
| US20140077161A1 (en) | High performance graphene transistors and fabrication processes thereof | |
| JP5157074B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2009043939A (ja) | グラフェンを用いた電子デバイスの製造方法 | |
| JP2006508523A (ja) | 自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法 | |
| US20140138625A1 (en) | Transistors from vertical stacking of carbon nanotube thin films | |
| US20090072750A1 (en) | Dense array of field emitters using vertical ballasting structures | |
| CN103985762A (zh) | 超低欧姆接触电阻石墨烯晶体管及其制备方法 | |
| JP2009289989A (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN108172624B (zh) | 一种薄膜晶体管及其制备方法 | |
| US7977755B2 (en) | Suspended nanochannel transistor structure and method for fabricating the same | |
| JP4461673B2 (ja) | 能動的電子素子および電子装置 | |
| JP3963686B2 (ja) | カーボンナノチューブゲート高電子移動度トランジスタ、及びその製造方法 | |
| CN108172627B (zh) | 一种薄膜晶体管及其制备方法 | |
| US7018881B2 (en) | Suspended gate single-electron device | |
| Franklin et al. | Toward surround gates on vertical single-walled carbon nanotube devices | |
| JP4884723B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4884723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |