JP2007051972A - 集積回路装置及び表示制御装置 - Google Patents

集積回路装置及び表示制御装置 Download PDF

Info

Publication number
JP2007051972A
JP2007051972A JP2005238629A JP2005238629A JP2007051972A JP 2007051972 A JP2007051972 A JP 2007051972A JP 2005238629 A JP2005238629 A JP 2005238629A JP 2005238629 A JP2005238629 A JP 2005238629A JP 2007051972 A JP2007051972 A JP 2007051972A
Authority
JP
Japan
Prior art keywords
host
display
time
integrated circuit
display memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005238629A
Other languages
English (en)
Inventor
Masamichi Izumida
正道 泉田
Kazuhito Tojima
和仁 東嶋
Norie Koyama
経恵 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005238629A priority Critical patent/JP2007051972A/ja
Publication of JP2007051972A publication Critical patent/JP2007051972A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electric Clocks (AREA)

Abstract

【課題】ホストに負荷をかけずに表示デバイスに時刻を表示することが可能な表示デバイスの表示制御を行うための集積回路装置を提供すること。
【解決手段】本集積回路装置10は、ローカルプロセッサ20と、表示メモリ40と、表示デバイスの表示制御を行う表示デバイス制御回路30と、時刻用クロックを生成する時刻用クロック生成回路70と、ホストとの信号のやり取りを制御するホストインターフェース回路50と、を含み、ローカルプロセッサ20は、時刻用クロック生成部70が生成した時刻用クロックに基づき現在時刻を表示デバイスに表示するための時刻情報を表示用メモリに書き込む処理をおこない、前記ホストインターフェース回路50は、ホストからの情報を受けとり表示メモリ40に書き込む処理と、ホスト100からの要求に応じて現在時刻をホストに渡す処理を行うことを特徴とする。
【選択図】 図1

Description

本発明は、
集積回路装置及び表示制御装置、特にホストに接続され、表示デバイスの表示制御を行うための集積回路装置及び表示制御装置に関する。
携帯電話の背面パネルはLCDコントローラ(MGE)もしくはアプリケーションプロセッサの制御のもとに背面パネルドライバが駆動していた。
ここで背面パネルドライバは、自ら情報処理を行うようなデバイスではなく、計時、計測機能はアプリプロセッサもしくはベースバンドエンジンなどのホストプロセッサ側に任されていた。
特開平8−114683号
しかし、連続的かつリアルタイム性を有する計時計測機能をホスト側で行う場合、動作に大きなエネルギーを要するホストを動作させつづけることになるため、例えば計時であれば1分単位の時計は実現できても、秒単位の時計を実現しようとすると、ホストの付加が高くなり過ぎるため困難であるという問題点があった。
さらに1000分の1秒最大12時間ストップウオッチ等の実現には消費電力的なペナルティーが存在して実現困難であった。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、ホストに負荷をかけずに表示デバイスに時刻を表示することが可能な表示デバイスの表示制御を行うための集積回路装置を提供することである。
(1)本発明は、
ホストに接続され、表示デバイスの表示制御を行うための集積回路装置であって、
ローカルプロセッサと、
表示デバイスに出力するためのデータを記憶する表示メモリと、
表示メモリのデータに基づき表示デバイスの表示制御を行う表示デバイス制御回路と、
時刻用クロックを生成する時刻用クロック生成回路と、
ホストとの信号のやり取りを制御するホストインターフェース回路と、を含み
前記ローカルプロセッサは、
時刻用クロック生成部が生成した時刻用クロックに基づき時刻を表示デバイスに表示するための時刻情報を表示用メモリに書き込む処理をおこない、
前記ホストインターフェース回路は、
ホストからの情報を受けとり表示メモリに書き込む処理と、
ホストからの要求に応じて時刻情報をホストに渡す処理を行うことを特徴とする。
ホストに接続され、表示デバイスの表示制御を行うための集積回路装置とは、表示デバイス制御回路(例えばLCDコントローラ)を含むICであり、例えば携帯電話の背面パネルの制御を中心とした8ビットマイクロコントローラ等でもよい。
ここでホストとは例えば、携帯電話等の主制御を行うアプリプロセッサもしくはベースバンドエンジンなどでもよい。
時刻用クロックを生成する時刻用クロック生成回路とは、リアルタイムクロックやクロックタイマー及び発信器やオシュレータ等で構成することができる。
時刻とは現在時刻でもよいし、基準時に対する相対的な時間でもよい。
本発明によれば時刻用クロック生成回路(RTC等)の生成する時刻用クロックを用いて集積回路装置自ら表示用の時刻更新処理を行うので、ホストに負荷をかけずに表示デバイスに時刻を表示することが可能な表示デバイスの表示制御を行うための集積回路装置を提供することである。
そしてホストに負担をかけないので、秒単位の現在時刻の表示も可能となる。
またRTCとしてホストに現在時刻を提供することも可能である。
またホストインターフェースを介してコマンドやデータを受け取ることでホスト指示のデータの表示の可能である。
(2)本発明の集積回路装置は、
前記ホストインターフェース回路は、
ホストからの表示用信号を受けとり表示用メモリに書き込む処理を行うための表示インターフェース回路と、
ホストからの要求に応じて現在時刻をホストに渡す処理を行う時刻インターフェース回路とを、
含むことを特徴とする。
このようにすると表示インターフェース回路と、時刻インターフェース回路とが物理的に別個に設けられているので、ホスト側からみれば従来のように表示用ドライバ内蔵チップとRTC内蔵チップと別々にインターフェースしていたときと同じ使い勝手で使用することができる。
(3)本発明の集積回路装置は、
ローカルプロセッサ及びホストインターフェース回路からの表示メモリへの書き込み要求が競合した場合に、いずれか一方に対し表示メモリへの書き込みを許可し、他方に対しては一方の書き込みが終了するまで表示メモリへの書き込みを不許可とする調停処理を行うアクセスコントローラを含むことを特徴とする。
表示メモリに対しては、ホスト、ローカルプロセッサ、表示デバイス制御回路からのアクセスがあり、アクセスコントローラはこれらからのアクセスを調停する処理を行う。
そしてローカルプロセッサ及びホストインターフェース回路からの表示メモリへの書き込み要求が競合した場合に、ホストからのアクセスを優先するようにアクセスの調停を行う。従ってホストにたいして待たせることなく表示処理を行うことができる。
(4)本発明の集積回路装置は、
前記アクセスコントローラは、
表示メモリにホストからのデータの書き込みが行われているか否かの状態をしめす書き込みフラグとを有し、
表示メモリにホストからのデータの書き込みを行っている場合には、書き込みフラグを第1の状態にし、
前記ホストプロセッサは、
前記書き込みフラグが第1の状態であるか否か判断し、第1の状態である場合には、表示メモリへの書き込み処理をあとに回し、他の処理を行うように制御することを特徴とする。
本発明によれば、ローカルプロセッサは書き込みフラグをみて、ホストが書き込み中である場合には表示メモリへの書き込み処理をあとに回し、他の処理を行うように制御するので、ローカルプロセッサも待ち時間を活用して効率よく処理を行う事ができる。
(5)本発明の集積回路装置は、
前記アクセスコントローラは、
表示メモリに書き込むデータを一時的に保持するワークバッファを有し、
ローカルプロセッサからの書き込み要求とホストからの書き込み要求が競合した場合には、ホストからの書き込み要求を優先して受け付け、ローカルプロセッサからの書き込みデータを一旦ワークバッファに記憶させ、ホストからの書き込み要求に対応した書き込み処理が終了したのち、ワークバッファに書き込まれたデータを表示メモリに書き込む処理を行い、
すでにローカルプロセッサが表示メモリへの書き込みを行っている場合にホストからの書き込み要求を受けた場合には、ホストからの書き込みデータを一旦ワークバッファに記憶させ、ローカルプロセッサの書き込み処理が終了したのち、ワークバッファに書き込まれたデータを表示メモリに書き込む処理を行うことを特徴とする。
本発明によればローカルプロセッサからの書き込み要求とホストからの書き込み要求が競合して、いずれか一方が表示メモリに書き込めない場合も当該一方のデータをワークバッファに保存して、表意メモリへの他方の書き込みが終了したのち、ワークバッファに保存されている一方のデータを表示メモリに書き込む。
従って表示メモリに書き込めないほうも、他方の書き込みが終わるまで待たずに、次の処理に移ることができる。
(6)本発明の集積回路装置は、
アクセスコントローラは、
表示メモリのローカル表示領域に対応した領域については、ホストからの書き込みを禁止、またはローカルプロセッサから書き込みを優先する処理を行うことを特徴とする。
(7)本発明の集積回路装置は、
電波時計とのインターフェース回路をさらに含み、
前記ローカルプロセッサは、
所定のタイミングで電波時計インターフェース回路を介して電波時計時刻を取得し、電波時計時刻に基づき内部時計時刻を補正することを特徴とする。
(8)本発明の集積回路装置は、
前記ローカルプロセッサは、
所定のタイミングでホストインターフェース回路を介して基準時刻を取得し、基準時刻に基づき内部時計時刻を補正することを特徴とする。
(9)本発明の集積回路装置は、
温度センサからの検出信号を受信し、温度値を出力する温度用RFコンバータを含み、
前記ローカルプロセッサは、
温度値に基づき所与の処理を行うことを特徴とする。
所与の処理とは温度データを用いる処理であれば何でもよく、温度データを表示デバイスに表示する処理でもよいし、温度データをホストに提供する処理でもよいし、温度データに基づき所与の解析処理(例えば天気予報)を行う場合でもよい。
(10)本発明の集積回路装置は、
湿度センサからの検出信号を受信し、湿度値を出力する湿度用RFコンバータを含み、
前記ローカルプロセッサは、
湿度値に基づき所与の処理を行うことを特徴とする。
所与の処理とは湿度データを用いる処理であれば何でもよく、湿度データを表示デバイスに表示する処理でもよいし、湿度データをホストに提供する処理でもよいし、湿度データに基づき所与の解析処理(例えば不快指数表示)を行う場合でもよい。
(11)本発明の集積回路装置は、
加速度センサからの検出信号を受信し、加速度値を出力する加速度用ADコンバータを含み、
前記ローカルプロセッサは、
加速度値に基づき所与の処理を行うことを特徴とする。
所与の処理とは加速度データを用いる処理であれば何でもよく、加速度データを表示デバイスに表示する処理でもよいし、加速度データをホストに提供する処理でもよいし、加速度データに基づき所与の解析処理(例えば運動量や歩数の計測)を行う場合でもよい。
(12)本発明の集積回路装置は、
角速度センサからの検出信号を受信し、角速度値を出力する角速度用ADコンバータを含み、
前記ローカルプロセッサは、
角速度値に基づき所与の処理を行うことを特徴とする。
所与の処理とは角速度データを用いる処理であれば何でもよく、角速度データを表示デバイスに表示する処理でもよいし、角速度データをホストに提供する処理でもよいし、角速度データに基づき所与の解析処理(例えば運動量や歩数の計測やぶれの計算や補正)を行う場合でもよい。
(13)上記のいずれかに記載の集積回路装置を含むことを特徴とする表示制御装置である。
本発明の表示制御装置を用いて携帯電話の背面パネルの制御を行うようにしてもよい。
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
図1は、本実施の形態の集積回路装置の構成を説明するための図である。なお、本実施形態の集積回路装置10は、図1の構成要素(各部)を全て含む必要はなく、その一部を省略した構成としてもよい。
本実施の形態の集積回路装置10は、ホスト100に接続され、表示デバイスの表示制御を行うための集積回路装置であり、例えば携帯電話の背面パネルの制御を中心とした8ビットマイクロコントローラ等でもよい。
ここでホスト10とは例えば、携帯電話等の主制御を行うアプリプロセッサもしくはベースバンドエンジンなどでもよい。
本実施の形態の集積回路装置10は、ローカルプロセッサ20、表示デバイス制御回路30,表示メモリ40、ホストインターフェース回路50、アクセスコントローラ60、時刻用クロック生成回路70、電波時計インターフェース回路72、ROM80,RAM82、温度用抵抗周波数変更型A/Dコンバータ90、湿度用抵抗周波数変更型A/Dコンバータ92、加速度用A/Dコンバータ94、角速度用A/Dコンバータ96を含む。
ローカルプロセッサ20は、例えばMCU等であり、時刻用クロック生成部70が生成した時刻用クロックに基づき内部時計の時刻を更新し内部時計の時刻を表示デバイス110に表示するための時刻情報を表示用メモリ40に書き込む処理をおこなう
表示デバイス制御回路30は、表示メモリのデータに基づき表示デバイス(例えばLCD)110の表示制御を行うもので、例えばLCDコントローラ等である。表示デバイス制御回路30は、自律的に表示メモリ40をスキャンし、表示をつづける。
表示メモリ40は、表示デバイスに出力するためのデータを記憶する表示メモリであり、RAM、ビデオRAM、DRAM、SRAM等で実現できる。
ホストインターフェース回路50は、ホストとの信号102のやり取りを制御するもので、ホスト100からの情報を受けとり表示メモリ40に書き込む処理と、ホスト100からの要求に応じて内部時計の時刻情報をホスト100に渡す処理を行う。ホストインターフェース回路50は、シリアルインタフェースでもよいしパラレルインターフェースでもよい。
時刻用クロック生成回路70は、時刻用クロックを生成する機能を有するもので、例えばリアルタイムクロックやクロックタイマー、及び発信器やオシュレータ等で構成される。時刻用クロック生成回路70は、外部クリスタル120例えばからの32.765KHzのクロックをうけて内部時計の時刻を更新する。
電波時計インターフェース回路72は、例えばアンテナ134を介して外部の電波時計(RCC)130からの信号を受信するRCCインタフェースである。電波時計インターフェース回路72を通じて、長波の標準電波132をうけつける。ローカルプロセッサ20は標準電波132に基づき内部時計の時刻を補正するよう構成することができる。
アクセスコントローラ60は、表示デバイス制御回路30、ローカルプロセッサ20及びホストインターフェース回路50からの表示メモリ40へアクセスの調停処理を行う。具体的には、アクセスコントローラ60は、ローカルプロセッサ20及びホストインターフェース回路50からの表示メモリ40への書き込み要求が競合した場合に、いずれか一方に対し表示メモリ40への書き込みを許可し、他方に対しては一方の書き込みが終了するまで表示メモリ40への書き込みを不許可とする調停処理を行う。
前記アクセスコントローラ60は、表示メモリ40にホストからのデータの書き込みが行われているか否かの状態をしめす書き込みフラグ64とを有し、表示メモリ40にホスト100からのデータの書き込みを行っている場合には、書き込みフラグを第1の状態にする。
そして前記ホストプロセッサ20は、前記書き込みフラグ64が第1の状態であるか否か判断し、第1の状態である場合には、表示メモリ40への書き込み処理をあとに回し、他の処理を行うように制御するにしてもよい。
前記アクセスコントローラ60は、表示メモリ40に書き込むデータを一時的に保持するワークバッファ62を有し、ローカルプロセッサ20からの書き込み要求とホスト100からの書き込み要求が競合した場合には、ホスト100からの書き込み要求を優先して受け付け、ローカルプロセッサ20からの書き込みデータを一旦ワークバッファ62に記憶させ、ホスト100からの書き込み要求に対応した書き込み処理が終了したのち、ワークバッファ62に書き込まれたデータを表示メモリ40に書き込む処理を行い、すでにローカルプロセッサ20が表示メモリ40への書き込みを行っている場合にホスト100からの書き込み要求を受けた場合には、ホスト100からの書き込みデータを一旦ワークバッファに記憶させ、ローカルプロセッサ20の書き込み処理が終了したのち、ワークバッファ62に書き込まれたデータを表示メモリ40に書き込む処理を行うようにしてもよい。
なお表示デバイス制御回路30は、所定のリフレッシュレートで表示デバイス110に表示用データの書き込みを行うので、表示デバイス制御回路30はリフレッシュレートに応じた所定の間隔て、表示メモリ40へアクセスすることが必要となる。
そこでアクセスコントローラ60は、図3に示すようにあらかじめ所定の間隔で表示デバイス制御回路30の表示メモリへのアクセス期間である表示デバイス制御用アクセス期間L1、L2、L3、・・・・を設定し、表示デバイス制御回路30は設定された表示デバイス制御用アクセス期間に、表示メモリ40のデータを読み出すようにしてもよい。
そして表示デバイス制御回路30は、表示デバイス制御用アクセス期間以外の期間K1、K2、K3について、ホストインターフェース回路50とローカルプロセッサ20との間の表示メモリへの書き込みの調停処理を行うようにしてもよい。
またアクセスコントローラ60は、例えば図4位示すように表示メモリ40のローカル表示領域310に対応した領域については、ホスト100からの書き込みを禁止、またはローカルプロセッサ20からの書き込みを優先する処理を行うようにしてもよい。
温度用R/Fコンバータ(温度用抵抗周波数変換型A/Dコンバータ)90は、温度センサ140からのアナログ信号142を受け取りデジタル温度値を出力する。温度用R/Cコンバータ90は、AFE(アナログフロントエンド回路)を含むようにしてもよい。
湿度用R/Fコンバータ(湿度用抵抗周波数変換型A/Dコンバータ)92は、湿度センサ150からのアナログ信号152を受け取りデジタル湿度値を出力する。湿度用R/Cコンバータ92は、AFE(アナログフロントエンド回路)を含むようにしてもよい。
加速度用A/Dコンバータ94は、加速度センサ160からのアナログ信号162を受け取りデジタル加速度値を出力する。加速度用A/Dコンバータ94は、AFE(アナログフロントエンド回路)を含むようにしてもよい。
角速度用A/Dコンバータ96は、角速度センサ170からのアナログ信号172を受け取りデジタル角速度値を出力する。角速度用A/Dコンバータ96は、AFE(アナログフロントエンド回路)を含むようにしてもよい。
ホスト100に対して2つのインターフェース回路52、54Oが並列にI/Fしているが、表示インターフェース回路52がホスト100からみてLCDドライバーと同等のI/Fを提供する部分で、アクセスコントローラ60をへて表示メモリ40にアクセスする。
この場合ローカルプロセッサ20のプログラムとは並行動作が可能である。時刻インターフェース回路54は、ホスト100からローカルプロセッサ20内のプログラムと通信するためのものであり、この経路からは直接表示メモリ40へはアクセスできず、ローカルプロセッサプログラムを通じてアクセスコントローラ60を介して表示メモリにアクセスする。
ローカルプロセッサ20により時刻、温度表示をする場合は、この経路でローカルプロセッサ20は自律的に時刻等を表示できる。
本実施の形態によればホスト100からの操作性を損なわず、しかし独立して時計および温度計などとして自律動作できるサブシステムを提供することができる。
またローカルプロセッサがスタンドアロン機能として、電波時計、ストップウオッチ機能、歩数計機能、温度計機能、湿度計機能等を実現し、ホストが停止状態でも背面パネルをつかって計時計測表示が可能とすることもできる。
なお前記ホストインターフェース回路は、例えば図2に示すように、ホスト100からの表示用信号を受けとり表示用メモリに書き込む処理を行うための表示インターフェース回路52と、ホストからの要求に応じて内部時計時刻の時刻信号をホストに渡す処理を行う時刻インターフェース回路54とを、含むように構成してもよい。
このようにすると表示インターフェース回路52と、時刻インターフェース回路54とが物理的に別個に設けられているので、ホスト100側からみれば従来のように従来どおりのLCDドライバのようにI/Fし使用することも可能であり、また実時間時計デバイスのようにも見て、その時刻データ等を読み出すことも可能である。従って表示用ドライバ内蔵チップとRTC内蔵チップと別々にインターフェースしていたときと同じ使い勝手で使用することができる。
図5(A)(B)は補正用の基準時刻の取得形態について説明するための図である。
図5(A)に示すように、ホストがGPS−IC190に接続されGPS−IC190から基準時刻を取得し、集積回路装置(背面パネル用マイコン)10は、所定のタイミングでホストから基準時刻を取得し、基準時刻に基づき内部時計(RTC機能により実現される)70の時刻を補正するような構成としてもよい。
また図5(B)に示すように、集積回路装置(背面パネル用マイコン)10は電波時計とのインターフェース回路(RCCI/F)72をさらに含み、所定のタイミングで電波時計インターフェース回路(RCCI/F)72を介して電波時計(RCC−RFIC)130の時刻を取得し、電波時計時刻に基づき内部時計(RTC機能により実現される)70の時刻を補正するようにしてもよい。
図6は、本実施の形態の温度用R/Fコンバータの一例を示す回路図である。
図7は、本実施の形態の湿度用R/Fコンバータの一例を示す回路図である。
図8は、本実施の形態の調停処理の流れを示すフローチャートである。
表示メモリにホストからのデータの書き込みが行なわれている場合には、書き込みフラグを第1の状態にセットする(ステップS10、S20)。
表示メモリにローカルプロセッサからのデータの書き込みが行なわれている場合にホストからの書き込み要求を受けたか場合には、ホストからの書き込みデータを一旦ワークバッファに記憶させ、ローカルプロセッサの書き込み処理が終了したのち、ワークバッファに書き 込まれたデータを表示メモリに書き込む(ステップS30、S40、S50)。
書き込み要求が競合した場合には、ホストからの書き込み要求を優先して受け付け、ローカルプロセッサからの書き込みデータを一旦ワークバッファに記憶させ、ホストからの書き込み要求に対応した書き込み処理が終了したのち、ワークバッファに書き込まれたデータを表示メモリに書き込む処理を行う(ステップS60、S70)。
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
本実施の形態の集積回路装置の構成を説明するための図。 本実施の形態の集積回路装置の他の構成を説明するための図。 表示メモリへのアクセスの調停について説明するための図。 ローカル表示領域について説明するための図 補正用の基準時刻の取得形態について説明するための図。 本実施の形態の温度用R/Cコンバータの一例を示す回路図で。 本実施の形態の湿度用R/Cコンバータの一例を示す回路図。 本実施の形態の調停処理の流れを示すフローチャート。
符号の説明
10 集積回路装置、20 ローカルプロセッサ、30 表示デバイス制御回路,40 表示メモリ、50 ホストインターフェース回路、52 表示I/F回路、54 時刻I/F回路、60 アクセスコントローラ、62 ワークバッファ、64 書き込みフラグ、70 時刻用クロック生成回路、72 電波時計インターフェース回路、80 ROM,82 RAM、90 温度用抵抗周波数変換型A/Dコンバータ、92 湿度用抵抗周波数変換型A/Dコンバータ、94 加速度用A/Dコンバータ、96 角速度用A/Dコンバータ96、100 ホスト、110 表示デバイス、120 クリスタル、130 電波時計、134 アンテナ、140 温度センサ、150 湿度センサ、160 加速度センサ、170 角速度センサ

Claims (13)

  1. ホストに接続され、表示デバイスの表示制御を行うための集積回路装置であって、
    ローカルプロセッサと、
    表示デバイスに出力するためのデータを記憶する表示メモリと、
    表示メモリのデータに基づき表示デバイスの表示制御を行う表示デバイス制御回路と、
    時刻用クロックを生成する時刻用クロック生成回路と、
    ホストとの信号のやり取りを制御するホストインターフェース回路と、を含み
    前記ローカルプロセッサは、
    時刻用クロック生成部が生成した時刻用クロックに基づき時刻を表示デバイスに表示するための時刻情報を表示用メモリに書き込む処理をおこない、
    前記ホストインターフェース回路は、
    ホストからの情報を受けとり表示メモリに書き込む処理と、
    ホストからの要求に応じて時刻情報をホストに渡す処理を行うことを特徴とする集積回路装置。
  2. 請求項1において、
    前記ホストインターフェース回路は、
    ホストからの表示用信号を受けとり表示用メモリに書き込む処理を行うための表示インターフェース回路と、
    ホストからの要求に応じて現在時刻をホストに渡す処理を行う時刻インターフェース回路とを、
    含むことを特徴とする集積回路装置。
  3. 請求項1乃至2のいずれかにおいて、
    ローカルプロセッサ及びホストインターフェース回路からの表示メモリへの書き込み要求が競合した場合に、いずれか一方に対し表示メモリへの書き込みを許可し、他方に対しては一方の書き込みが終了するまで表示メモリへの書き込みを不許可とする調停処理を行うアクセスコントローラを含むことを特徴とする集積回路装置。
  4. 請求項1乃至3のいずれかにおいて、
    前記アクセスコントローラは、
    表示メモリにホストからのデータの書き込みが行われているか否かの状態をしめす書き込みフラグとを有し、
    表示メモリにホストからのデータの書き込みを行っている場合には、書き込みフラグを第1の状態にし、
    前記ホストプロセッサは、
    前記書き込みフラグが第1の状態であるか否か判断し、第1の状態である場合には、表示メモリへの書き込み処理をあとに回し、他の処理を行うように制御することを特徴とする集積回路装置。
  5. 請求項1乃至4のいずれかにおいて、
    前記アクセスコントローラは、
    表示メモリに書き込むデータを一時的に保持するワークバッファを有し、
    ローカルプロセッサからの書き込み要求とホストからの書き込み要求が競合した場合には、ホストからの書き込み要求を優先して受け付け、ローカルプロセッサからの書き込みデータを一旦ワークバッファに記憶させ、ホストからの書き込み要求に対応した書き込み処理が終了したのち、ワークバッファに書き込まれたデータを表示メモリに書き込む処理を行い、
    すでにローカルプロセッサが表示メモリへの書き込みを行っている場合にホストからの書き込み要求を受けた場合には、ホストからの書き込みデータを一旦ワークバッファに記憶させ、ローカルプロセッサの書き込み処理が終了したのち、ワークバッファに書き込まれたデータを表示メモリに書き込む処理を行うことを特徴とする集積回路装置。
  6. 請求項1乃至5のいずれかにおいて、
    アクセスコントローラは、
    表示メモリのローカル表示領域に対応した領域については、ホストからの書き込みを禁止、またはローカルプロセッサから書き込みを優先する処理を行うことを特徴とする集積回路装置。
  7. 請求項1乃至6のいずれかにおいて、
    電波時計とのインターフェース回路をさらに含み、
    前記ローカルプロセッサは、
    所定のタイミングで電波時計インターフェース回路を介して電波時計時刻を取得し、電波時計時刻に基づき内部時計時刻を補正することを特徴とする集積回路装置。
  8. 請求項1乃至6のいずれかにおいて、
    前記ローカルプロセッサは、
    所定のタイミングでホストインターフェース回路を介して基準時刻を取得し、基準時刻に基づき内部時計時刻を補正することを特徴とする集積回路装置。
  9. 請求項1乃至8のいずれかにおいて、
    温度センサからの検出信号を受信し、温度値を出力する温度用RFコンバータを含み、
    前記ローカルプロセッサは、
    温度値に基づき所与の処理を行うことを特徴とする集積回路装置。
  10. 請求項1乃至9のいずれかにおいて、
    湿度センサからの検出信号を受信し、湿度値を出力する湿度用RFコンバータを含み、
    前記ローカルプロセッサは、
    湿度値に基づき所与の処理を行うことを特徴とする集積回路装置。
  11. 請求項1乃至10のいずれかにおいて、
    加速度センサからの検出信号を受信し、加速度値を出力する加速度用ADコンバータを含み、
    前記ローカルプロセッサは、
    加速度値に基づき所与の処理を行うことを特徴とする集積回路装置。
  12. 請求項1乃至11のいずれかにおいて、
    角速度センサからの検出信号を受信し、角速度値を出力する角速度用ADコンバータを含み、
    前記ローカルプロセッサは、
    角速度値に基づき所与の処理を行うことを特徴とする集積回路装置。
  13. 請求項1乃至12のいずれかに記載の集積回路装置を含むことを特徴とする表示制御装置。
JP2005238629A 2005-08-19 2005-08-19 集積回路装置及び表示制御装置 Withdrawn JP2007051972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005238629A JP2007051972A (ja) 2005-08-19 2005-08-19 集積回路装置及び表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005238629A JP2007051972A (ja) 2005-08-19 2005-08-19 集積回路装置及び表示制御装置

Publications (1)

Publication Number Publication Date
JP2007051972A true JP2007051972A (ja) 2007-03-01

Family

ID=37916513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238629A Withdrawn JP2007051972A (ja) 2005-08-19 2005-08-19 集積回路装置及び表示制御装置

Country Status (1)

Country Link
JP (1) JP2007051972A (ja)

Similar Documents

Publication Publication Date Title
US11216544B2 (en) Method and electronic device for obtaining biometric information in section in which image data is not transmitted to display
US10559280B2 (en) Operating method using gamma voltage corresponding to display configuration and electronic device supporting the same
JP4440900B2 (ja) 無線システムにおけるタイミングおよび事象処理の方法および装置
KR20150107819A (ko) 프로세서-기반 시스템들에서 이종의 메모리 액세스 요청들을 지원하기 위한 이종의 메모리 시스템들, 및 관련 방법들 및 컴퓨터-판독 가능한 매체들
JP7024222B2 (ja) 電子機器、プログラム及び時計表示制御方法
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
CN105589085B (zh) 一种低功耗的北斗定位通讯装置及控制方法
TW200937383A (en) Timing controller for reducing power consumption and display device having the same
JP2018180316A (ja) 表示制御装置、表示装置、表示制御方法及びプログラム
US8823722B1 (en) SOC with integrated bistable display controller
JP2007051972A (ja) 集積回路装置及び表示制御装置
JPH10282938A (ja) 表示制御回路及び画像表示装置並びにそれを備えた電子機器
US11797110B2 (en) Watch crown haptic support to provide detent-like operation
US7619634B2 (en) Image display apparatus and image data transfer method
JP2004070148A (ja) 液晶表示制御装置
CN111026441A (zh) 电子设备、信息处理方法以及存储有信息处理程序的存储介质
US20230341894A1 (en) Real-Time Clock Module And Electronic Device
JP2020003467A (ja) 電子機器、情報処理方法及び情報処理プログラム
JP6819180B2 (ja) 表示装置、電子時計、表示処理方法、及びプログラム
JP2004227484A (ja) 情報処理装置およびメモリアクセス調停方法
JP7222369B2 (ja) 表示制御装置、表示制御方法及びプログラム
CN110299118B (zh) 液晶控制电路、电子表以及液晶控制方法
JP2007232844A (ja) 表示制御回路
US20050253859A1 (en) System LSI and data processing system
CN115917470A (zh) 延迟产生方法及相关设备

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104