JP2007042930A - Crystallization method, thin film transistor, and display device - Google Patents
Crystallization method, thin film transistor, and display device Download PDFInfo
- Publication number
- JP2007042930A JP2007042930A JP2005226631A JP2005226631A JP2007042930A JP 2007042930 A JP2007042930 A JP 2007042930A JP 2005226631 A JP2005226631 A JP 2005226631A JP 2005226631 A JP2005226631 A JP 2005226631A JP 2007042930 A JP2007042930 A JP 2007042930A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- alignment mark
- crystallization
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、例えばアクティブマトリックス型フラットパネルディスプレイ等に適用可能な、半導体薄膜の結晶化方法、薄膜トランジスタおよび表示装置に関する。特に非単結晶半導体薄膜に大粒径化された結晶領域を形成する場合や、後の露光工程などの薄膜トランジスタを形成する際の位置合わせに適用して好適な結晶化方法、薄膜トランジスタおよび表示装置に関する。 The present invention relates to a method for crystallizing a semiconductor thin film, a thin film transistor, and a display device that can be applied to, for example, an active matrix flat panel display. In particular, the present invention relates to a crystallization method, a thin film transistor, and a display device that are suitable for alignment when forming a thin film transistor in a non-single crystal semiconductor thin film or in forming a thin film transistor in a later exposure process. .
半導体薄膜の結晶化技術は、絶縁性基板上に薄膜トランジスタ(以下TFT: Thin Film Transistorと略す)を形成するための重要な技術である。TFTとしては、MOS構造のトランジスタが通常使用されている。 The semiconductor thin film crystallization technique is an important technique for forming a thin film transistor (hereinafter referred to as TFT: Thin Film Transistor) on an insulating substrate. As the TFT, a MOS structure transistor is usually used.
フラットパネルディスプレイとしての液晶表示装置は、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴がある。このような特徴から液晶表示装置は、パーソナルコンピュータあるいは種々の携帯用情報端末のディスプレイとして広く用いられている。特に、アクティブマトリクス型液晶表示装置では、上記TFTが各画素のスイッチング素子および各画素TFTを駆動する駆動回路を構成する素子として使用されている。 A liquid crystal display device as a flat panel display is generally characterized by being thin, lightweight, low power consumption and easy in color display. Due to these features, liquid crystal display devices are widely used as displays for personal computers or various portable information terminals. In particular, in an active matrix liquid crystal display device, the TFT is used as a switching element of each pixel and an element constituting a driving circuit for driving each pixel TFT.
TFTの活性層即ちキャリア移動層には、シリコン半導体薄膜で構成されている。通常、TFT用のシリコン半導体薄膜は、絶縁基板上に例えばCVD法またはスパッタ法等により形成される。このようなシリコン半導体薄膜は、膜形成温度や膜形成速度等の条件により、非晶質シリコン(アモルファスシリコン)薄膜または結晶粒界により区画された多数の微結晶粒からなる多結晶シリコン薄膜である。 The active layer of the TFT, that is, the carrier transport layer is composed of a silicon semiconductor thin film. Usually, a silicon semiconductor thin film for TFT is formed on an insulating substrate by, for example, a CVD method or a sputtering method. Such a silicon semiconductor thin film is an amorphous silicon (amorphous silicon) thin film or a polycrystalline silicon thin film composed of a large number of microcrystalline grains partitioned by crystal grain boundaries depending on conditions such as film forming temperature and film forming speed. .
前者の非晶質シリコン半導体薄膜は、この薄膜にTFTを形成した場合、多結晶シリコン半導体薄膜と比較して、キャリア移動度が1桁又は2桁小さい。このため高速化が要求される回路用のTFTには、多結晶シリコン半導体薄膜が使用されている。 When the TFT is formed on this thin film, the former amorphous silicon semiconductor thin film has a carrier mobility that is one or two orders of magnitude smaller than that of the polycrystalline silicon semiconductor thin film. For this reason, a polycrystalline silicon semiconductor thin film is used for a TFT for a circuit requiring high speed.
次に、従来の方法による多結晶シリコンからなるシリコン薄膜を形成する代表的プロセスを説明する。まず、ガラス等の絶縁性基板が用意される。この絶縁性基板表面上には、アンダーコート層、またはバッファ層として例えばSiNxもしくはSiO2膜が形成される。続いて、このアンダーコート層上には、非晶質シリコン半導体薄膜が例えばCVD法により約50nm程度の厚さに形成される。 Next, a typical process for forming a silicon thin film made of polycrystalline silicon by a conventional method will be described. First, an insulating substrate such as glass is prepared. On the surface of the insulating substrate, for example, a SiNx or SiO2 film is formed as an undercoat layer or a buffer layer. Subsequently, an amorphous silicon semiconductor thin film is formed on the undercoat layer to a thickness of about 50 nm by, for example, a CVD method.
この後、非晶質シリコン半導体薄膜は、非晶質シリコン半導体薄膜中の水素濃度を低下させるために脱水素処理工程が行われる。続いて、この非晶質シリコン半導体薄膜は、溶融結晶化工程がエキシマレーザ結晶化法等により行われる。具体的には、エキシマパルスレーザ光を非晶質シリコン半導体薄膜に照射し、この非晶質シリコン半導体薄膜を溶融し、そしてレーザ光が遮断されたのちこの溶融領域が結晶化することにより非晶質シリコン膜を多結晶シリコン膜に変化させる方法である。 Thereafter, the amorphous silicon semiconductor thin film is subjected to a dehydrogenation process in order to reduce the hydrogen concentration in the amorphous silicon semiconductor thin film. Subsequently, the amorphous silicon semiconductor thin film is subjected to a melt crystallization process by an excimer laser crystallization method or the like. Specifically, an amorphous silicon semiconductor thin film is irradiated with an excimer pulse laser beam, the amorphous silicon semiconductor thin film is melted, and after the laser beam is cut off, the molten region is crystallized to be amorphous. This is a method of changing a porous silicon film into a polycrystalline silicon film.
現在では、このようにして得られた多結晶シリコンからなるシリコン薄膜に、nチャネル型またはPチャネル型のTFTの少なくとも活性領域(チャネル領域)が形成されている。このようにして製造されたTFTの移動度(電界による電子または正孔の移動度)は、nチャネル型TFTが100〜150cm2/V sec程度であり、pチャネル型TFTが80m2/V secである。
At present, at least an active region (channel region) of an n-channel type or P-channel type TFT is formed in a silicon thin film made of polycrystalline silicon thus obtained. The mobility of the TFTs thus manufactured (electron or hole mobility due to an electric field) is about 100 to 150
このような多結晶シリコン薄膜トランジスタを用いることにより、信号線駆動回路や走査線駆動回路のような駆動回路、及び画素スイッチング素子を同一の基板上に形成することが可能となる。表示部と回路部のTFTを一体化することにより表示装置の製造コストは低減され、さらに表示装置の小型化が可能である。 By using such a polycrystalline silicon thin film transistor, a driver circuit such as a signal line driver circuit or a scanning line driver circuit, and a pixel switching element can be formed over the same substrate. By integrating the TFTs of the display portion and the circuit portion, the manufacturing cost of the display device can be reduced, and the display device can be miniaturized.
しかし、従来の方法により結晶化された多結晶シリコン薄膜を使用した場合のTFTの電気的特性は、デジタル映像データをアナログ映像信号に変換するDA変換器や、デジタル映像データを加工するゲートアレイ等の信号処理回路に使用できる程度にまでは至っていない。TFTを例えばDA変換器や信号処理回路に使用するためには、上記TFTの2倍から5倍の電流駆動能力が必要とされ、また電界効果移動度も300cm2/V sec程度以上必要とされる。
However, when using a polycrystalline silicon thin film crystallized by a conventional method, the electrical characteristics of TFTs are DA converters that convert digital video data into analog video signals, gate arrays that process digital video data, etc. It has not reached the point where it can be used for the signal processing circuit. In order to use a TFT in, for example, a DA converter or a signal processing circuit, a current driving capability twice to five times that of the TFT is required, and a field effect mobility is required to be about 300
表示装置をさらに高機能化および高付加価値化するためには、TFTの電気的特性をさらに向上させる必要がある。 In order to further increase the functionality and added value of the display device, it is necessary to further improve the electrical characteristics of the TFT.
さらに、従来の方法により結晶化された多結晶シリコン薄膜にTFTを形成した場合、TFTのチャネル領域には複数の結晶粒界が形成される。この結晶粒界の数や結晶粒界配置により、各TFTのキャリア移動度の特性が異なる。 Furthermore, when a TFT is formed on a polycrystalline silicon thin film crystallized by a conventional method, a plurality of crystal grain boundaries are formed in the channel region of the TFT. The characteristics of carrier mobility of each TFT differ depending on the number of crystal grain boundaries and the arrangement of crystal grain boundaries.
半導体薄膜の特性を向上させる方策としては、例えば半導体薄膜の結晶性を単結晶に近づけることが考えられる。絶縁基板上に形成された半導体薄膜全体を単結晶化できれば、この単結晶化された半導体薄膜に形成されたTFTは、次世代LSIとして検討されているSOI基板を用いたデバイスと同様の特性を得ることが可能となる。この試みは、3次元デバイス研究プロジェクトとして10年以上も前から研究されているが、半導体薄膜全体の単結晶化技術は未だに確立されていない。 As a measure for improving the characteristics of the semiconductor thin film, for example, the crystallinity of the semiconductor thin film can be brought close to a single crystal. If the entire semiconductor thin film formed on the insulating substrate can be single-crystallized, the TFT formed on the single-crystallized semiconductor thin film has the same characteristics as a device using an SOI substrate studied as a next-generation LSI. Can be obtained. This attempt has been studied for more than 10 years as a three-dimensional device research project, but the single crystallization technique for the entire semiconductor thin film has not yet been established.
非晶質シリコン膜の結晶化法として、実質的に単結晶化した場合と同等の効果を持たせるように、結晶の結晶粒径を大きく成長させる技術が提案されている(例えば非特許文献2参照)。この方法は、位相シフタを用いて空間的に光強度変調されたエキシマレーザ光を非晶質シリコン膜に照射して、照射領域を結晶化する位相変調エキシマレーザ結晶化法である。この位相変調エキシマレーザ結晶化法は、非晶質シリコン薄膜の照射領域に温度分布を与えて溶融し、レーザ光が遮断されたのち結晶化する過程で横方向に成長させることにより大粒径の結晶化領域を形成する方法である。 As a method for crystallizing an amorphous silicon film, a technique has been proposed in which the crystal grain size of a crystal is grown so as to have an effect equivalent to that obtained when it is substantially single-crystallized (for example, Non-Patent Document 2). reference). This method is a phase-modulated excimer laser crystallization method in which an amorphous silicon film is irradiated with an excimer laser beam spatially modulated with a phase shifter to crystallize the irradiated region. In this phase modulation excimer laser crystallization method, the irradiated region of the amorphous silicon thin film is melted by giving a temperature distribution, and is grown in the lateral direction in the process of crystallization after the laser light is cut off, thereby increasing the size of the large particle size. This is a method for forming a crystallized region.
即ち、この位相変調エキシマレーザ結晶化法は、位相シフタによって非晶質シリコン薄膜平面上のエキシマレーザ光の照射強度に強弱の勾配を持たせ、この強度分布に対応した温度勾配を非晶質シリコン薄膜内に生じさせる結晶化法である。この温度勾配は、非晶質シリコン薄膜が溶融後、降温過程においてシリコン薄膜平面に平行な方向に、低温部分から高温部分に向かって結晶成長する。この結果、位相変調エキシマレーザ結晶化法は、従来のレーザ結晶化法に比べてより大きな結晶シリコン粒を成長させることができる。 That is, in this phase-modulated excimer laser crystallization method, the irradiation intensity of the excimer laser light on the plane of the amorphous silicon thin film has a strong gradient by the phase shifter, and the temperature gradient corresponding to this intensity distribution is changed to amorphous silicon. It is a crystallization method that occurs in a thin film. This temperature gradient causes the crystal growth of the amorphous silicon thin film from the low temperature portion to the high temperature portion in a direction parallel to the silicon thin film plane in the temperature decreasing process after the amorphous silicon thin film is melted. As a result, the phase-modulated excimer laser crystallization method can grow larger crystalline silicon grains than the conventional laser crystallization method.
さらに、この位相変調エキシマレーザ結晶化法は、絶縁基板上に形成された非晶質半導体薄膜全体の予め定められた位置に正確に少なくともTFTのチャネル領域が形成される面積以上の大きさに単結晶化できる特徴を有する方法である。本出願人は、この技術の工業化技術を開発している。 Further, this phase-modulated excimer laser crystallization method has a size that is at least larger than the area in which the TFT channel region is accurately formed at a predetermined position in the entire amorphous semiconductor thin film formed on the insulating substrate. It is a method having the characteristics that can be crystallized. The applicant has developed an industrialization technique for this technique.
本出願人は、この結晶シリコン粒の成長を促進するために、非晶質半導体薄膜の上にキャッピング層、例えば酸化シリコン(SiO2またはSiOx)、窒素シリコン等を所定の厚さ形成した後に、位相変調エキシマレーザ結晶化法による結晶化技術を開発し、発表している(非特許文献3)。
In order to promote the growth of the crystalline silicon grains, the present applicant forms a capping layer such as silicon oxide (
この方法によれば、結晶化されたシリコン粒の大きさは、例えば1又は複数個のTFTの少なくともチャネル領域を収容可能な数ミクロン程度の粒径である。従って、TFTは、このようにして形成された大きな結晶シリコン粒領域に位置合せして形成することにより上述した要求を満足する電気特性を得ることができる。 According to this method, the size of the crystallized silicon grains is, for example, about several microns that can accommodate at least the channel region of one or a plurality of TFTs. Therefore, the TFT can obtain electrical characteristics satisfying the above-described requirements by being formed in alignment with the large crystalline silicon grain region thus formed.
このように位相変調エキシマレーザ結晶化法は、大粒径の結晶シリコン粒を得るために有効な技術である。しかし、位相変調エキシマレーザ結晶化法は、結晶の成長が開始する低温領域において最初は微結晶が成長し、さらにこの微結晶をシードとして大きな結晶粒に成長する。 As described above, the phase modulation excimer laser crystallization method is an effective technique for obtaining large-sized crystal silicon grains. However, in the phase modulation excimer laser crystallization method, a microcrystal is first grown in a low temperature region where crystal growth starts, and further, this microcrystal is used as a seed to grow into a large crystal grain.
このため結晶化後のシリコン薄膜には、大粒径化された結晶シリコン粒からなる領域と、小粒径の結晶シリコン粒からなる多結晶領域とが存在する。従って、このような結晶化プロセスを採用して形成された大粒径化された結晶シリコン粒にTFTを形成するには、後に形成されるTFTを大粒径化された結晶シリコン粒からなる領域に正確に位置合わせして配置することが必要となる。 For this reason, the crystallized silicon thin film has a region composed of crystal silicon grains having a large grain size and a polycrystalline region composed of crystal silicon grains having a small grain size. Therefore, in order to form a TFT on a large-sized crystal silicon grain formed by adopting such a crystallization process, a TFT formed later is a region composed of a large-sized crystal silicon grain. It is necessary to accurately align and arrange them.
換言すれば、TFTがこの大粒径の結晶化シリコン領域からずれて多結晶領域に形成されると、このTFTの電気特性たとえば移動度は当然著しく低下する。このような電気特性の低下したTFTが例えばフラットパネルディスプレイに部分的に形成された場合、このディスプレイは不良品となり、製造歩留りを著しく低下させる。同一基板上の定められた位置に複数のTFTを形成するための、大粒径化された結晶化シリコン領域を順次形成する場合、基板を機械的方法のみで移動させるだけでは充分なサブμmオーダの位置精度が得られない。 In other words, when the TFT is formed in the polycrystalline region by deviating from the crystallized silicon region having the large grain size, the electrical characteristics, for example, mobility of the TFT is naturally significantly reduced. When such TFTs with reduced electrical characteristics are partially formed on, for example, a flat panel display, the display becomes a defective product, and the manufacturing yield is significantly reduced. When sequentially forming crystallized silicon regions with a large grain size for forming a plurality of TFTs at a predetermined position on the same substrate, it is sufficient to move the substrate only by a mechanical method on the order of sub μm. Position accuracy cannot be obtained.
このような位置合わせの問題に対処する手段としては、結晶化プロセスにおいて予めアライメントマークを形成し、このマークを位置合わせ基準として結晶化プロセスおよびTFT製造プロセスを実行する試みがなされている。即ち、この方法は、結晶化前にアンダーコート層または支持基板にあらかじめアライメントマークを形成し、このマークに合わせて結晶化処理を行う方法である(特許文献1)。 As means for coping with such an alignment problem, an attempt is made to form an alignment mark in advance in the crystallization process, and to execute the crystallization process and the TFT manufacturing process using the mark as an alignment reference. That is, this method is a method in which an alignment mark is formed in advance on the undercoat layer or the supporting substrate before crystallization, and crystallization processing is performed in accordance with this mark (Patent Document 1).
しかし、上記の結晶化方法によれば、結晶化のためのレーザ光に照射された領域には、結晶が開始された小粒径のシリコン粒からなる多結晶領域と、小粒径の結晶シリコン粒から成長した大粒径の単結晶を有する大粒径化された結晶化領域とが存在する。上記小粒径のシリコン粒からなる多結晶領域は、結晶化領域に隣接し大粒径化したい領域である。 However, according to the above-described crystallization method, the region irradiated with the laser beam for crystallization includes a polycrystalline region composed of silicon particles having a small particle diameter from which the crystal is started, and crystalline silicon having a small particle diameter. There is a crystallized region with a large grain size having a single crystal with a large grain size grown from the grain. The polycrystalline region composed of the silicon grains having a small particle size is a region adjacent to the crystallization region and desired to have a large particle size.
このため、本発明者は小粒径の結晶シリコン粒からなる多結晶領域をフラッシュランプアニール等により大粒径化された結晶シリコン粒と融合させる技術を開発している。フラッシュランプによるアニールは、レーザビームと比較すると大面積を一度に照射することになる。 For this reason, the present inventor has developed a technique for fusing a polycrystalline region made of crystalline silicon grains having a small grain size with crystalline silicon grains having a large grain size by flash lamp annealing or the like. The annealing with the flash lamp irradiates a large area at a time as compared with the laser beam.
従って、フラッシュランプによるアニールは、位相変調エキシマレーザ結晶化法によってキャッピング層を介してレーザ光を非晶質半導体膜の予め定められた位置に照射し、非晶質半導体膜の照射領域を溶融、結晶化する。次に、フラッシュランプによる照射工程を実行する。フラッシュランプによる照射工程は、レーザ照射により結晶化処理された被結晶化基板にフラッシュランプ光を照射して、照射領域を溶融し、上記小粒径の結晶シリコン粒を大粒径化するプロセスである。 Therefore, the annealing by the flash lamp is performed by irradiating a predetermined position of the amorphous semiconductor film with a laser beam through the capping layer by the phase modulation excimer laser crystallization method, and melting the irradiation region of the amorphous semiconductor film. Crystallize. Next, an irradiation process using a flash lamp is performed. The irradiation process using a flash lamp is a process of irradiating a crystallized substrate that has been crystallized by laser irradiation with flash lamp light, melting the irradiated region, and increasing the size of the above-mentioned small crystalline silicon grains. is there.
このようにフラッシュランプアニールによる一括大面積アニール法では、大粒径化された結晶化領域とアライメントマークとその周囲の非晶質半導体膜の領域も同時にアニールされてしまう。 Thus, in the batch large area annealing method by flash lamp annealing, the crystallized region having a large grain size, the alignment mark, and the surrounding amorphous semiconductor film region are also annealed simultaneously.
そのため、フラッシュランプアニール後、アライメントマーク周辺の非晶質半導体膜領域とアライメントマークの識別が難しい状態に変化していることが判った。理由は、第1のレーザ光で形成した結晶性シリコンからなるアライメントマークと周囲領域との結晶性の差が小さくなり識別することが困難になったためである。この結果、アライメントマークによる位置合わせが難しく、結晶化領域に位置合せしてTFTを形成することが困難になるという課題が生ずる。 Therefore, it was found that after flash lamp annealing, the amorphous semiconductor film region around the alignment mark and the alignment mark are difficult to distinguish. The reason is that the difference in crystallinity between the alignment mark made of crystalline silicon formed by the first laser beam and the surrounding region becomes small and it is difficult to identify. As a result, it is difficult to align with the alignment mark, and it becomes difficult to form the TFT by aligning with the crystallized region.
本発明は、上記問題点に対処してなされたもので、フラッシュランプによる光照射工程を実行しても、アライメントマークにより位置合わせして結晶化工程、TFTの製造工程および回路形成工程を行うことができる結晶化方法、TFT及び表示装置を提供するものである。 The present invention has been made in response to the above problems, and even if a light irradiation process using a flash lamp is performed, alignment is performed using an alignment mark to perform a crystallization process, a TFT manufacturing process, and a circuit formation process. The present invention provides a crystallization method, a TFT, and a display device that can be used.
本発明の結晶化方法は、非単結晶半導体薄膜を結晶化する方法であって、非単結晶半導体薄膜の上にキャッピング層を形成する工程と、第1のレーザ光を照射することにより前記非単結晶半導体薄膜の所定の位置にアライメントマークを形成する工程と、前記アライメントマークに基づいて位置合わせされた前記非単結晶半導体薄膜の所定の位置に、第2のレーザ光を照射することにより結晶化領域を形成する結晶化工程と、前記アライメントマーク上を含む周辺領域の前記キャッピング層を除去する工程と、前記結晶化領域を含む領域にフラッシュランプ光を照射する工程とを具備してなることを特徴とする。 The crystallization method of the present invention is a method of crystallizing a non-single-crystal semiconductor thin film, the step of forming a capping layer on the non-single-crystal semiconductor thin film, and the non-single-crystal semiconductor thin film by irradiating with a first laser beam. Forming an alignment mark at a predetermined position of the single crystal semiconductor thin film; and irradiating a second laser beam to a predetermined position of the non-single crystal semiconductor thin film aligned based on the alignment mark A crystallization step of forming a crystallization region, a step of removing the capping layer in a peripheral region including the alignment mark, and a step of irradiating a flash lamp light to the region including the crystallization region. It is characterized by.
この発明によれば、アライメントマークにより位置合わせして結晶化領域内に薄膜トランジスタの少なくともチャネル領域を形成することができる。 According to the present invention, it is possible to form at least the channel region of the thin film transistor in the crystallization region by aligning with the alignment mark.
本発明の結晶化方法の特徴とするところは、前記第2のレーザ光は前記第1のレーザ光よりも大きなエネルギー密度を有することにある。この発明によれば、さらに任意の形状の位置合せマークを形成することができ、さらに大粒径の結晶化領域を形成することができる。 The crystallization method of the present invention is characterized in that the second laser beam has a larger energy density than the first laser beam. According to the present invention, it is possible to further form an alignment mark having an arbitrary shape and to form a crystallized region having a larger grain size.
本発明の結晶化方法の特徴とするところは、前記結晶化工程は、前記第2のレーザに対して相対的に前記非単結晶半導体薄膜を移動させて前記第2のレーザが前記非単結晶半導体薄膜を順次走査し、前記アライメントマークに基いた位置合わせにより、前記第2のレーザ光の照射を複数回行うことにある。この発明によれば、さらにTFTを設計、製造しやすい形状に結晶化領域を形成することができる。 The crystallization method of the present invention is characterized in that in the crystallization step, the non-single crystal semiconductor thin film is moved relative to the second laser, and the second laser is moved to the non-single crystal. The semiconductor thin film is sequentially scanned, and the second laser light irradiation is performed a plurality of times by alignment based on the alignment mark. According to the present invention, the crystallization region can be formed in a shape that facilitates the design and manufacture of the TFT.
本発明の結晶化方法の特徴とするところは、前記第1のレーザ光および前記第2のレーザ光は同じレーザ光源を使用し、レーザ光の光路に配置されたアッテネータにより所定のエネルギー密度に変更して行われることにある。本発明によれば、結晶化装置でアライメントマークを形成することができ、続けてそのアライメントマークを基準として結晶化領域を形成することができる。 The crystallization method of the present invention is characterized in that the first laser light and the second laser light use the same laser light source and are changed to a predetermined energy density by an attenuator disposed in the optical path of the laser light. To be done. According to the present invention, an alignment mark can be formed by a crystallization apparatus, and subsequently, a crystallization region can be formed using the alignment mark as a reference.
本発明の表示装置は、表示回路形成領域の結晶化領域にTFTの少なくともチャネル領域が設けられてなることを特徴とする。 The display device of the present invention is characterized in that at least a channel region of a TFT is provided in a crystallization region of a display circuit formation region.
本発明の結晶化方法は、非晶質または多結晶半導体薄膜の上に設けられたキャッピング層を介してレーザ光を照射しアライメントマークの形成およびこのアライメントマークに基づいた位置合わせにより、結晶領域を形成し、前記アライメントマーク上を含む周辺領域のキャッピング層を除去する工程と前記第2のレーザ照射により大粒径化された結晶領域を含む領域にフラッシュランプ光照射を行う工程とを有する。 In the crystallization method of the present invention, a crystal region is formed by irradiating a laser beam through a capping layer provided on an amorphous or polycrystalline semiconductor thin film to form an alignment mark and positioning based on the alignment mark. Forming and removing a capping layer in a peripheral region including the alignment mark, and performing flash lamp light irradiation on a region including a crystal region having a large grain size by the second laser irradiation.
本発明によれば、フラッシュランプによる光照射工程を実行しても、アライメントマークにより位置合わせして結晶化工程、TFTの製造工程および回路形成工程を行うことができる。 According to the present invention, even if the light irradiation process using the flash lamp is executed, the crystallization process, the TFT manufacturing process, and the circuit forming process can be performed by aligning with the alignment mark.
次に、本発明の結晶化方法の実施形態を、具体例について説明する。この実施形態は、任意の大きさで任意の基板上の所望する位置に高機能のTFTを含む集積回路を形成することができる例である。高機能のTFTを含む集積回路を形成することは、新規な構造の被処理体を作成することである。 Next, a specific example of the embodiment of the crystallization method of the present invention will be described. This embodiment is an example in which an integrated circuit including a high-performance TFT can be formed at a desired position on an arbitrary substrate with an arbitrary size. Forming an integrated circuit including a high-performance TFT is to create an object to be processed having a novel structure.
高機能の集積回路を所望する位置に形成することは、予め半導体薄膜にアライメントマークを形成し、このアライメントマークに基づいて大粒径の結晶化領域を形成することである。大粒径の結晶化領域に集積回路の少なくともTFTを形成することは、高機能の集積回路が形成されることである。 Forming a high-function integrated circuit at a desired position is to form an alignment mark on a semiconductor thin film in advance and form a large grain size crystallized region based on the alignment mark. Forming at least the TFT of the integrated circuit in the crystallized region having a large grain size means that a highly functional integrated circuit is formed.
この実施形態のプロセスの特徴は、フラッシュランプによるアニール工程を実施する結晶化プロセスにおいて、レーザ照射によるアライメントマークの形成工程および大粒径の結晶化工程に使用したキャッピング層(保護層)のうち、アライメントマーク上および近傍のキャッピング層(保護膜)を除去したのちにフラッシュランプによるアニール工程を実施することである。 A feature of the process of this embodiment is that, in a crystallization process in which an annealing process using a flash lamp is performed, among the capping layer (protective layer) used in the alignment mark formation process by laser irradiation and the large grain size crystallization process, An annealing process using a flash lamp is performed after removing the capping layer (protective film) on and near the alignment mark.
この結晶化プロセスは、結晶化工程後においてもアライメントマークの識別性を確保でき、このアライメントマークに基づいて結晶化領域内にTFTを位置合せして製造することができる。この結果、この結晶化プロセスは、高機能TFTを形成することができる。大粒径結晶化領域とは、少なくとも1個のTFTのチャネル領域が結晶化領域内に形成することができる面積である。高機能TFTとは、TFTが結晶化領域に形成されることによりキャリアの移動度が多結晶半導体領域に形成されたTFTより大きいことである。 This crystallization process can ensure the identification of the alignment mark even after the crystallization process, and can be manufactured by aligning the TFT in the crystallization region based on the alignment mark. As a result, this crystallization process can form a high-performance TFT. The large grain size crystallization region is an area where a channel region of at least one TFT can be formed in the crystallization region. The high-function TFT means that the mobility of carriers is larger than that of a TFT formed in a polycrystalline semiconductor region because the TFT is formed in a crystallization region.
アライメントマークの識別性が高いことは、アライメントマークの上のキャッピング層を除去した後に、フラッシュランプによる照射工程を実施したことによる結果である。このようなフラッシュランプによる照射工程は、キャッピング層が被覆されている結晶領域よりもアライメントマークを含む周辺の領域の温度上昇を抑えることができ、アライメントマークの周辺が非晶質の状態もしくは結晶性の低い状態を確保することが可能となるためである。 The high distinguishability of the alignment mark is a result of performing the irradiation process with the flash lamp after removing the capping layer on the alignment mark. The irradiation process using such a flash lamp can suppress the temperature rise in the peripheral region including the alignment mark rather than the crystalline region covered with the capping layer, and the alignment mark is in an amorphous state or crystalline. This is because it is possible to ensure a low state of.
次に、上記特徴の実施形態を、図1および図2を参照して具体的に説明する。図1は、結晶化方法およびTFTの製造方法を工程順に説明するための被処理体の断面図である。図2は、図1(b)の工程におけるアライメントマークの実施例を説明するための平面図および断面図である。同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。 Next, an embodiment of the above feature will be specifically described with reference to FIGS. 1 and 2. FIG. 1 is a cross-sectional view of an object to be processed for explaining a crystallization method and a TFT manufacturing method in the order of steps. 2A and 2B are a plan view and a cross-sectional view for explaining an example of the alignment mark in the step of FIG. The same parts are denoted by the same reference numerals, and detailed description thereof will be omitted because it is duplicated.
まず、被処理体10の製造工程を図1(a)を参照して説明する。被処理体10の基板は、例えばガラス基板、石英基板、またはプラスチック基板等からなる絶縁性材料の支持基板11を準備する。液晶表示装置に適用する場合には、支持基板11としては例えば無アルカリガラス基板を使用するのがよい。
First, the manufacturing process of the to-
なお、本発明の支持基板11は絶縁性材料に限定されるものではなく、半導体材料でも金属材料でもよい。支持基板11の半導体材料としては、例えば、Si、Ge、SiGe、SiGeC、GaAS、GaP、InAS、GaN、ZnTe、CdSe、CdTeなどの半導体基板を用いることもできる。
The
次に、この支持基板11の上に、膜厚が例えば約500nmのアンダーコート層としての絶縁膜12を形成する。この絶縁膜12は例えばSiN膜とSi02膜の積層膜により形成され、例えばPEDVD法を用いて形成される。なお、この絶縁膜12は、半導体薄膜13のアンダーコート層であり、ガラス等の支持基板11からその上に形成される半導体薄膜13へ不所望の不純物が拡散することを防止するとともに溶融結晶化時に半導体薄膜13に発生した熱に対し蓄熱効果も有する。絶縁膜12については、単一種の例えばSi02膜を成膜してもよい。
Next, an insulating
次に、この絶縁膜12の上に、非単結晶半導体薄膜を形成する。この非単結晶半導体薄膜は、非晶質または多結晶の半導体薄膜13が例えばPECVD法やLPCVD法などのCVD法やスパッタ法等の公知の成膜技術を用いて成膜される。上記半導体薄膜13の成膜プロセスは、例えばモノシランSiH4の熱分解プロセスである。
Next, a non-single crystal semiconductor thin film is formed on the insulating
この半導体薄膜13としては、例えば膜厚30〜200nm程度の、そしてより望ましくは50〜100nm程度の非晶質シリコン薄膜である。なお、半導体薄膜13は、シリコン薄膜に限定されるわけではなく、例えばGe、SiGe、もしくはSiGeC薄膜など、物理的に適切な半導体薄膜13を用いることができる。この半導体薄膜13は、絶縁膜12の全面に形成される。
The semiconductor
さらに図1(a)に示すように、非晶質半導体薄膜13の表面全面には、膜厚例えば約300nmのいわゆるキャッピング層14としての保護膜が形成される。このキャッピング層14としては、例えばSiO2、SiN膜、SiON膜、SiOx(x=1〜2)またはこれらの積層構造膜により構成してもよい。絶縁膜12およびキャッピング層14は、半導体薄膜13を溶融させるためのレーザ照射パワーの低減と、半導体薄膜13の冷却速度を遅らせる蓄熱効果も有する。この蓄熱効果は、溶融した半導体薄膜13へのレーザ光の入射が停止されたとき上記溶融部をゆっくり降温させ、大粒径の結晶化に寄与する。このようにして被処理体10が形成される。
Further, as shown in FIG. 1A, a protective film as a so-called
次に、図1(b)を参照してアライメントマーク15の形成工程を説明する。半導体薄膜13の一部に以下に述べる位相変調エキシマレーザ結晶化法により結晶領域の位置やTFTなどの回路素子の形成位置を定めるためのアライメントマーク15を形成する。アライメントマーク15は、キャッピング層14を介してレーザ光を照射して半導体薄膜13の予め定められた領域を結晶化することにより、キャッピング層14の下層である半導体薄膜13に形成される。このアライメントマーク15は、結晶化後のTFTの形成工程においても使用することができる。
Next, the process of forming the
アライメントマーク15は、その他、液晶表示装置(図9(b)参照)を組立てるために枠状のシール材118を介して基板91、92を相互に貼り併せる工程における位置合わせにおいても使用することができる。また、アライメントマーク15は、例えば図8の絶縁基板11を複数のより小さい基板に分割して使用するためのスクライブ工程における位置合わせ等において使用することができる。
The
また、アライメントマーク15は、例えば、半導体薄膜13にTFT等の半導体素子を形成する際のリソグラフ用マスク位置を決定するための基準とすることもできる。なお、アライメントマーク15は、この最初(第1)のレーザ照射処理において、後のTFTの製造工程におけるリソグラフ処理に必要なアライメントマークを同時に別途形成してもよい。
The
アライメントマーク15は、さらに、図2に示すようなアライメントマーク15を形成するためのマスクまたは位相シフタ41(図3)、(この明細書においてはアライメント形成用マスクまたはシフタという)、を使用することができる。このアライメントマーク15が半導体薄膜13に形成されていて、識別性が高いことから、アライメントマーク15が後の工程で利用することが可能である。
The
アライメントマーク15は、結晶化工程に先立って図1(b)に示す1回目のレーザ光L1の照射により形成される。このレーザ照射を第1のレーザ照射と呼ぶ。このレーザ光L1は、ホモジナイズされた光で2次元的に均一な光強度を有するのが良い。
Prior to the crystallization step, the
アライメントマーク15を形成するためのマスク17は、例えば図2に示すような構成である。即ち、透明基板18例えばガラス基板上に厚さ100nm〜300nmのクロム薄膜のような金属薄膜19Aを成膜する。この金属薄膜19Aを、アライメントマーク15の形状例えば十字状にエッチングして入射光を透過させる貫通部19Bを形成したものである。
The
このようなマスク17を結晶化装置のレーザ光路に設けることにより、マスク17を通過したマスク17の像が支持基板11の表面に結像される。マスク17の貫通部19Bおよび支持基板11のキャッピング層14を透過したレーザ光が半導体薄膜13に入射し、この半導体薄膜13に吸収される。この結果、半導体薄膜13は、貫通部19Bの形状に対応する形状の半導体薄膜13を加熱し、半導体薄膜13に結晶化領域を形成する。結晶化領域は光学的特性が非加熱部分である非晶質領域と異なるため光学的に識別が可能となる。即ち、アライメントマーク15として有効である。なお、アライメントマーク形成のためのマスクまたは位相シフタ41の配置制御は、図3のアライメントマーク検出装置88と図示しないマスクまたは位相シフタの配置制御機構により行う。
By providing such a
アライメントマーク15の形状は、図2に示すような十字状マーク以外にも適宜選択が可能であり、十字の形状に限定されるわけではない。マスク17の遮光材料としてはレーザ光を透過させない金属薄膜19Aの他に、レーザ光を吸収する材料、例えばシリコン窒化膜、を使用してマスクを形成することもできる。
The shape of the
また、アライメントマーク15は、レーザ光の照射強度を位置的(マーク形状)に変調する位相シフタ41を使用して形成することもできる。なお前記位相シフタ41を使用した場合、アライメントマーク15は、反射光強度の異なる2種類以上のマークを非晶質半導体膜13によって形成することができる。反射光強度の異なる2種類以上のマークとは、例えば非晶質半導体膜13の表面と、レーザ光により照射されて非晶質半導体膜13が変化した領域とからなるもので、非晶質半導体膜13の少なくとも表面が変化した部分が2種類以上、存在することをいう。
Moreover, the
アライメントマーク形成工程後の結晶化工程とは、製造装置および工程を簡略化するため、以下に述べる位相変調エキシマレーザ結晶化装置を使用してアライメントのマーキングおよび結晶化工程を実行することが望ましい。即ち、アライメントマーク15を形成する工程と以下に述べる結晶化工程とは、連続して行うのが良い。非晶質シリコン薄膜13にアライメントマーク15を形成する場合、正確な輪郭と周辺部との光学的相違を確実にすることが望ましい。
In the crystallization process after the alignment mark forming process, it is desirable to execute the alignment marking and crystallization process by using a phase modulation excimer laser crystallization apparatus described below in order to simplify the manufacturing apparatus and process. That is, the process of forming the
以下に述べる結晶化工程と、アライメントマーク15を形成する工程とを共用するエキシマレーザ光源としては、例えば、XeCl(波長308nm)、KrF(波長248nm)等を用いることができる。非晶質シリコン薄膜13に形成されたアライメントマーク15としては、結晶化領域が例えば十字状に形成されたパターンが最適である。即ち、アライメントマーク15は、非晶質シリコン薄膜13に十字状に結晶化されたマークである。
For example, XeCl (wavelength 308 nm), KrF (wavelength 248 nm), or the like can be used as an excimer laser light source that shares the crystallization step described below and the step of forming the
結晶化されたアライメントマーク15は、非晶質シリコン薄膜13と明確に識別することができる。アライメントマーク15の結晶化による形成は、照射レーザ光のフルエンスを照射領域が溶融する例えば0.3〜1.0J/cm2程度にすることにより結晶化されたマーク表示部が形成される。
The crystallized
次に、非晶質シリコン薄膜13に形成されたアライメントマーク15を、キャッピング層14を介して検出し、このアライメントマーク15に位置合わせしてレーザ結晶化工程を実行する。キャッピング層14は、例えば酸化シリコン膜(SiO2膜)のような透明絶縁膜であることからアライメントマーク15を検出することができる。
Next, the
レーザ結晶化工程は、例えば図1(c)に示すように、後に詳しく説明する位相変調エキシマレーザ結晶化法を用いて行なわれる。このレーザ結晶化工程は、キャッピング層(保護膜)14の表面に例えば図4(b)に曲線46で示すような光強度分布のエキシマレーザ光L2を照射する。このレーザ照射は、アライメントマーク15を形成するための第1のレーザ照射(図1(b))に続く第2のレーザ照射(図1(c))である。
For example, as shown in FIG. 1C, the laser crystallization process is performed using a phase modulation excimer laser crystallization method which will be described in detail later. In this laser crystallization process, the surface of the capping layer (protective film) 14 is irradiated with, for example, excimer laser light L2 having a light intensity distribution as shown by a
第2のレーザ照射(図1(c))は、上記第1のレーザ照射(図1(b))より予め半導体薄膜13に形成されたアライメントマーク15に基づき照射位置が設定される。第2のレーザ照射工程において、1発のパルスレーザ光により照射される部分の寸法および形状の一例は2mm角である。このため支持基板11は、アライメントマーク15を基準に支持基板11上の照射位置が選択されるように移動制御される。
The irradiation position of the second laser irradiation (FIG. 1C) is set based on the
支持基板11上の第2のレーザ照射(図1(c))による照射位置は、例えばアクティブマトリックス型液晶表示装置の各画素位置に設けられるスイッチング回路部に相当する予め定められた位置である。即ち、第2のレーザ照射は、マトリクス状にレーザ光を照射することにより大きな面積例えば1m角の非晶質半導体膜13に結晶化領域22を形成する。第2のレーザ照射は、半導体薄膜13の照射領域を溶融する必要があるため、第1のレーザ照射よりも大きなエネルギー密度を必要とし、フルエンスは例えば0.3〜1.0J/cm2程度のパルスレーザ光の照射である。
The irradiation position by the second laser irradiation (FIG. 1C) on the
第2のレーザ照射工程において、エキシマレーザ光L2による非晶質半導体薄膜13のレーザ光照射領域は、大部分が溶融し、レーザ光が遮断された後の降温過程で大粒径化された結晶化領域22に変換される。このため例えば図4(b)に示すような大粒径結晶化用逆ピークパターン状の光強度分布を有するエキシマレーザ光L2がキャッピング層14を介して半導体薄膜13に照射され、半導体薄膜13に光強度分布に応じた温度分布が形成される。半導体薄膜13のエキシマレーザ光L2により照射された領域は、融点以上に加熱され溶融する。
In the second laser irradiation step, the laser light irradiation region of the amorphous semiconductor
レーザ光が遮断された後の降温過程では、キャッピング層14と下地膜12の蓄熱効果でゆっくり降温し、上記温度分布の低温側から高温側に向かって横方向に凝固点が移動し大粒径に結晶化する。
In the temperature lowering process after the laser beam is cut off, the temperature gradually decreases due to the heat storage effect of the
その後の結晶化過程は、温度勾配に従って結晶成長する。この結晶化領域の大きさは、例えばTFTの少なくともチャネル領域を形成するに十分な面積の結晶粒である。大粒径の結晶化領域の近傍には、隣接して小粒径のシリコン粒からなる多結晶領域が存在する。 In the subsequent crystallization process, crystals grow according to the temperature gradient. The size of the crystallized region is, for example, a crystal grain having an area sufficient to form at least a channel region of the TFT. In the vicinity of the crystallized region having a large particle size, there is an adjacent polycrystalline region made of silicon particles having a small particle size.
次に、フラッシュランプ光によるアニール工程を行う。この工程の特徴は、図1(d)に示すようにアライメントマーク15の形成された部分およびその近傍のキャッピング層14を除去し、その他の領域のキャッピング層14は残した状態でアニールすることである。このアニール工程は、上記小粒径のシリコン粒からなる多結晶領域の結晶化工程において、アライメントマーク15の識別性が劣化するのを回避する工程に特徴がある。
Next, an annealing process using flash lamp light is performed. The feature of this process is that, as shown in FIG. 1D, the portion where the
アライメントマーク15部およびその近傍のキャッピング層14を除去して露出したアライメントマーク15部およびその近傍の非晶質半導体薄膜13の表面は、アニールのためのフラッシュランプ光により直接照射される。即ち、図1(d)に示すように、アライメントマーク15の領域を含む周辺領域のキャッピング層14を通常のリソグラフ及びエッチング法を用いて除去する。
The surface of the
このフラッシュランプアニール工程は、図1(e)に示すように、フラッシュランプ光を被処理体10に照射して大粒径化された結晶化領域に偏在する微結晶部分を再結晶化する。フラッシュランプによる1発の照射面積は、レーザビームによる照射面積に比較して著しく大きくすることができる。
In the flash lamp annealing step, as shown in FIG. 1 (e), the flash lamp light is irradiated to the
フラッシュランプ光L3によるアニールの結果、第2のレーザ照射工程で大粒径に結晶化された結晶化領域の近傍に形成された小粒径の多結晶領域は、結晶成長し、大粒径化される。換言すれば、フラッシュランプによる照射加熱の結果、前記結晶化領域21の偏在する微結晶領域は再結晶化されて低減する。
As a result of the annealing with the flash lamp light L3, the polycrystalline region having a small grain size formed in the vicinity of the crystallized region crystallized to have a large grain size in the second laser irradiation step grows and grows in size. Is done. In other words, as a result of irradiation heating with the flash lamp, the microcrystalline region in which the
このとき、アライメントマーク15の領域を含む周辺領域は、キャッピング層14が剥離されているのでフラッシュランプ光L3に照射されても温度上昇が抑えられるため、アライメントマーク15の識別性が確保される。換言すれば、アライメントマーク15及びその周辺領域は、キャッピング膜14が除去されているために蓄熱効果がないために、結晶化領域21の領域よりも温度上昇が抑えられ、アライメントマーク15とその周辺の結晶性との差が確保され、識別性が確保される。
At this time, in the peripheral region including the region of the
次に、フラッシュランプによるアニールの実施例を、図5を参照して説明する。図5は、フラッシュランプによるアニール工程を実行するフラッシュランプアニール装置59の断面図である。
Next, an example of annealing using a flash lamp will be described with reference to FIG. FIG. 5 is a cross-sectional view of a flash
フラッシュランプ63によりアニール処理される被処理体10を格納するための気密容器例えば真空容器60が設けられている。この真空容器60には、排気ポンプ(図示せず)に接続された排気口61が設けられている。この真空容器60内の底部には、搬入された被処理体10を予め定められた位置で支持するためのステージ62例えば角板状プレートが設けられている。真空容器60上の天井部には、被処理体10をアニール処理するための熱源としてたとえば複数本の棒状キセノンフラッシュランプ63が収納されるランプ室64が設けられている。ランプ室64内のキセノンフラッシュランプ63の上方には、上方に放射されたランプ光を被処理体10の方向に反射させるためのリフレクタ65が配置されている。
An airtight container, for example, a vacuum container 60 for storing the object to be processed 10 to be annealed by the flash lamp 63 is provided. The vacuum vessel 60 is provided with an exhaust port 61 connected to an exhaust pump (not shown). At the bottom of the vacuum container 60, a stage 62, for example, a square plate plate, is provided for supporting the loaded
真空容器60とランプ室64の間には、この室64内のキセノンフラッシュランプ63から放射されたフラッシュランプ光が低損失で透過する透光板68が設けられて、アニール装置59が構成されている。透光板68は、例えば紫外線から可視領域の光の透過性を有する石英等の透明体である。ステージ62内には、予備加熱手段を内蔵して予備加熱(温度例えば摂氏100〜550度)を行うようにしてもよい。
Between the vacuum vessel 60 and the
キセノンフラッシュランプ63は、その内部にキセノンガスが封入されその両端にコンデンサに接続された陽極及び陰極が配置された石英管であり、駆動電源回路のコンデンサに蓄えられた電気が石英管内に流れ、その時にジュール熱でキセノンガスが加熱されて光が放出される。このキセノンフラッシュランプ63は、予め蓄えられた静電エネルギーが0.1ms乃至10msという短いパルス幅内に変換されるため、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。 The xenon flash lamp 63 is a quartz tube in which xenon gas is sealed and an anode and a cathode connected to a capacitor are arranged at both ends, and electricity stored in the capacitor of the drive power circuit flows into the quartz tube. At that time, xenon gas is heated by Joule heat, and light is emitted. The xenon flash lamp 63 has a feature that it can irradiate extremely strong light as compared with a continuously lit light source because the electrostatic energy stored in advance is converted within a short pulse width of 0.1 ms to 10 ms.
フラッシュランプ63のパルス幅としては、望ましく0.5〜2msのものを用いるとよい。フラッシュランプ63は制御性がよく、1枚の被処理体10に対して通常1回のフラッシュでアニール工程を終了する。このアニール工程は、1回の照射の方が、半導体薄膜13の熱損傷を最低限にすることが出来、さらにスループットも向上した良好な結果を得ることができる。フラッシュランプによるアニール工程は、結晶性を向上させるため複数回実施してもよい。
The pulse width of the flash lamp 63 is desirably 0.5 to 2 ms. The flash lamp 63 has good controllability, and the annealing process is usually completed with one flash for one
また、キセノンフラッシュランプ63の発光分光特性は、電圧、電流密度、ガス圧、ランプ内径等を制御してシリコンの吸収係数の高い紫外線から可視領域に強度の強いものを用いることが望ましい。具体的には本実験にて使用する際にシリコンの結晶化に対し有効な紫外線発光強度を得るキセノンフラッシュランプ63の発光条件範囲は、電流密度3000A/cm2〜10000A/cm2であった。キセノンフラッシュランプ63は、高電流密度にすることでプラズマ温度が上昇し短波長成分のエネルギー密度の比率が高くなるためアニール工程用として望ましい。
Further, it is desirable that the emission spectral characteristics of the xenon flash lamp 63 be controlled to control the voltage, current density, gas pressure, inner diameter of the lamp, etc., and have high intensity in the visible region from ultraviolet rays having a high silicon absorption coefficient. Specifically, the emission condition range of the xenon flash lamp 63 for obtaining an ultraviolet emission intensity effective for crystallization of silicon when used in this experiment was a current density of 3000 A /
アニール(加熱)工程の処理雰囲気としては、真空中もしくは不活性ガスからなる雰囲気中で行うことが望ましい。しかし、このような手法に本発明は限定されることはない。キセノンフラッシュランプ照射では,レーザ照射で形成された三角形状の結晶粒の底辺領域が種結晶となり,同じくレーザ照射で形成された小粒径結晶粒,短冊形状結晶粒は再溶融し,種結晶から結晶成長する。従って,キセノンフラッシュランプ照射によって,表面形態が四角形状の結晶粒が形成される。 As a processing atmosphere of the annealing (heating) step, it is desirable to perform in a vacuum or an atmosphere made of an inert gas. However, the present invention is not limited to such a method. In xenon flash lamp irradiation, the base region of triangular crystal grains formed by laser irradiation becomes a seed crystal, and small grain crystals and strip-shaped crystal grains also formed by laser irradiation are remelted from the seed crystal. Crystal grows. Therefore, crystal grains having a rectangular surface shape are formed by irradiation with a xenon flash lamp.
このようにして、上記アニール工程により結晶化された領域は、略方形を示し、その結晶性は単結晶と変わらない良好な結晶性を有していた。結晶核を位置制御して形成するには、位相変調したレーザ照射が必要であるが、結晶粒径の二次拡大工程には、必ずしも空間的に変調されたレーザ光を用いる必要は無い。 In this way, the region crystallized by the annealing step was substantially square, and the crystallinity was good enough to be the same as a single crystal. In order to form crystal nuclei by controlling the position, phase-modulated laser irradiation is necessary, but it is not always necessary to use spatially modulated laser light in the secondary expansion process of the crystal grain size.
従って、キセノンフラッシュランプ63によるアニールは、レーザ光によるアニールより一様な光照射が可能であり、制御性、均一性、スループット、メンテナンス性等の生産性が高く、装置も安価であるという利点がある。キセノンフラッシュランプ63のパルス幅は上記のように短く、パルス幅や発光分光特性もある程度制御が可能であるため、下地基板への影響も考慮してシリコン膜の温度上昇を最適化しやすいという利点もある。 Therefore, the annealing by the xenon flash lamp 63 is capable of more uniform light irradiation than the annealing by the laser beam, and has the advantages of high productivity such as controllability, uniformity, throughput, and maintainability, and an inexpensive apparatus. is there. Since the pulse width of the xenon flash lamp 63 is short as described above and the pulse width and emission spectral characteristics can be controlled to some extent, there is an advantage that it is easy to optimize the temperature rise of the silicon film in consideration of the influence on the base substrate. is there.
このように、フラッシュランプ63による加熱照射を行う。その結果、前記結晶化領域21に偏在する微結晶領域が再結晶化されて低減する。しかし、アライメントマーク15及びその周辺領域は、キャッピング層14が除去されているために蓄熱効果がないために、前記結晶化半導体薄膜13の領域よりも温度が上がらず、アライメントマーク15とその周辺の結晶性の光学的差が確保され、識別性が確保されている。
In this way, heating irradiation by the flash lamp 63 is performed. As a result, the microcrystalline region unevenly distributed in the
次に、各薄膜トランジスタ間の素子分離工程を行う。即ち、図1(f)に示すように、非晶質半導体薄膜13の上のキャッピング層14をエッチング除去することにより再結晶化領域22が露出する。
Next, an element isolation process between the thin film transistors is performed. That is, as shown in FIG. 1F, the
次に、素子分離するために各素子(TFT)形成単位で再結晶化領域22の分離工程を行う。
Next, a separation step of the
TFT等の形成工程においてアライメントマーク15を使用する場合は、図1(g)に示すようにアライメントマーク15の領域はエッチングせずに残すことができる。後の工程においてこのアライメントマーク15を使用しない場合にはアライメントマーク15を除去することも可能である。結晶化領域22において少なくともTFTのチャネル領域(活性領域)が形成される部分は、大粒径化された結晶化領域内に配置するように設計する。換言すれば、TFT等の製造は、再結晶化領域22に前記アライメントマーク15を基準としてTFTの少なくともチャネル領域を製造することである。
When the
次に、TFTの製造工程を図1(g)を参照して説明する。図1(g)に具体例として、再結晶化領域22に形成された互いに同一の構造を有する2個のTFT23の断面を示す。これらのTFT23の形成には通常知られているTFTの製造方法を適用することができる。
Next, a manufacturing process of the TFT will be described with reference to FIG. As a specific example, FIG. 1G shows a cross section of two
図1(g)において、再結晶化領域22の表面には、ゲート絶縁膜27例えばSiO2膜が成膜される。このゲート絶縁膜27上にはゲート電極28が形成される。結晶化領域22には、上記ゲート電極28をマスクとして不純物がイオン注入されることによりソース領域24およびドレイン領域26が形成される。その後、ソース領域24およびドレイン領域26は、活性化のためのアニール処理が施される。この結果、ソース領域24およびドレイン領域26間でゲート電極28下方の再結晶化領域22内には、チャネル領域(活性領域)25が形成される。
In FIG. 1G, a
次に、層間絶縁膜31例えばSiO2膜が成膜される。この層間絶縁膜31のソース領域24、ドレイン領域26上には、コンタクトホールが穿設される。各コンタクトホールには、導電材料が埋設されてそれぞれソース電極29、ドレイン電極30が形成される。このようにしてTFT23が構成される。上記例ではTFT23を形成した具体例を示したが、再結晶化領域22には、TFT23以外の、例えばキャパシタ(コンデンサ)、ダイオード等、が形成可能であることは言うまでもない。
Next, an
次に、図1(c)の結晶化工程を実行するための位相変調型レーザ結晶化装置の実施形態を、図3を参照して説明する。この結晶化装置70は、レーザ光源としてエキシマレーザ71(例えば、XeCl、KrFなど)を用いているが、必ずしもこれらエキシマレーザに限定されるわけではない。パルスレーザ光72を射出するエキシマレーザ71の出射側光路には、レーザ光72のエネルギー密度を制御するためのアッテネータ73と、レーザ光の光強度を均一化するホモジナイズ光学系74とが順次配設されている。
Next, an embodiment of a phase modulation type laser crystallization apparatus for executing the crystallization step of FIG. 1C will be described with reference to FIG. The
アッテネータ73およびホモジナイズ光学系74は通常使用されているレーザ用光学部品が使用可能である。このホモジナイズ光学系74の出射側光路には、アライメントマーク形成用マスクまたはシフタ16または位相シフタ41が交換して使用することができるように配置されている。位相変調型レーザ結晶化装置70は、アライメントマーク形成用マスクまたはシフタ16による第1の照射(通常複数回)の後、差し替えて位相シフタ41による第2の照射(通常複数回)を行うことができる。
As the
上記アライメントマーク形成用マスクまたはシフタ16または位相シフタ41の交換機構は、露光装置などの一般的に部品の交換に使用されるような移動機構84を設けてアライメントマーク形成マスクまたはシフタ16および位相シフタ41の交換を行うことができる。さらに、アライメントマーク形成用マスクまたはシフタ16および位相シフタ41の出射側光路には、アライメントマーク形成用マスクまたはシフタ16または位相シフタ41により形成されたレーザ光パターンを縮小する投影レンズ77が配置されている。
The replacement mechanism of the alignment mark forming mask or
そして、この投影レンズ77の出射側光路には、レーザ光に対し移動可能な例えばXYZθステージ78(互いに直角なX、Y、Z方向に移動可能であり、かつXY平面において任意の角度θで基板の回転が可能なステージ)が配置されている。XYZθステージ78の予め定められた位置には、図1(a)(b)に示す被処理体10が配置される。XYZθステージ78はレーザ光に対し移動するため駆動装置81が設けられている。更に、XYZθステージ78の上の被処理体10に形成されたアライメントマーク15の位置を認識するための受光装置82が設けられている。
In the exit side optical path of the
上記エキシマレーザ71、アッテネータ73、アライメントマーク形成マスクまたはシフタ16または位相シフタ41などを選択的に交換するための移動機構84、駆動装置81、および受光装置(撮像装置)82は各信号ライン87を介して制御装置83にそれぞれ接続されている。制御装置83はこれら各上記装置71、73、84、81、82からの信号を処理し、これら各上記装置71、73、84、81、82に必要な制御信号を生成する信号処理部85および信号処理に必要な情報およびプログラムを記憶する記憶部86を有する。
The
制御装置83は、例えば次の様な制御を自動的に実行するプログラムを有するコンピュータである。制御装置83は、例えば、パルス発光するエキシマレーザ71の発光制御、第1の照射および第2の照射におけるアッテネータ73のエネルギー密度の制御、マスクまたはシフタ移動機構84を使用してのマスクまたはシフタ交換の制御、駆動装置81によるXYZθステージ78の移動制御、アライメントマーク64および受光装置82による半導体薄膜13の位置認識等を含む結晶化装置に必要な各種の制御を行う。制御装置83は、アライメントマーク15の形成位置や結晶化領域22の形成位置に被処理体10を移動させるためにステージ78を自動的に移動させる制御を担当する。被処理体10のZ方向の高さ検出は、図3のZ位置検出機構(光源89と光検出器89‘)を用いて行い、XYZθステージ78のZ方向の制御をショット毎に行うことが望ましい。
The
制御装置83によるステージ78の位置制御は、第1のレーザ照射の制御により非晶質半導体薄膜13の所定の位置にアライメントマーク15を形成する。このアライメントマーク15を受光装置(撮像装置)82により検出し、このアライメントマーク15に基いた位置合わせにより結晶化のための第2のレーザ照射を制御し、大粒径に結晶化された結晶化領域を形成する。
The position control of the
次に、図3に示す結晶化装置70により被処理体10を結晶化する位相変調エキシマレーザ結晶化法について図4および図6を参照して具体的に説明する。図1および図2と同一部分には、同一符号を付与し、その詳細な説明は省略する。この実施例の位相変調エキシマレーザ結晶化法においては、光変調素子として例えば図4(a)に示すような位相シフタ41を使用する。図4(a)は、位相シフタ41の一部切欠断面図である。
Next, a phase modulation excimer laser crystallization method for crystallizing the
位相シフタ41は、透明基材、例えば、石英基板に厚さの異なる互いに隣り合って帯状凹凸領域42、43を形成することにより段差部44(位相シフト部)が形成されて構成されたものである。図5にその斜視図を示す。
The
そして、位相シフト部は、これら2つの凹凸領域42、43間の境界に形成される段差部44であり、入射するエキシマレーザ光45を回折および干渉させる機能を有する。このようにして、位相シフタ41は、均一な光強度で入射したエキシマレーザ光に対して図4(b)に光強度分布46で示すような周期的に変化する空間分布を形成する。即ち、位相シフタ41は、均一な光強度分布で入射したエキシマレーザ光に対して位相変調することにより図4(b)で示すような光強度分布46で示すレーザ光を透過する。
The phase shift portion is a
この実施例に示した位相シフタ41は、隣接する凹凸パターンの凹凸領域42、43を通過したレーザ光が互いに逆位相(180°のずれ)となるような段差部44を有するように構成されている。即ち、交互に配列された凹凸領域42および43は、同相で入射したレーザ光の位相差が通過後は例えば180°となる第1のストライプの凹領域42と、通過後の位相が0°となる第2のストライプの凸領域43とからなる。
The
この実施例において、位相シフタ41は屈折率が1.508の矩形の石英基板からなり、第1および第2ストライプの凹凸領域42、43はそれぞれ水平方向に25μmの幅を有する。第1および第2ストライプの凹凸領域42および43の段差△tは、射出されるそれぞれのレーザ光の位相差θに対応する。位相差θは、θ=2π△t(n−1)/λで与えられる。ここで、λは、レーザ光の波長、nは石英基板の屈折率である。
In this embodiment, the
例えば、波長248nmのKrFエキシマレーザを用いた場合,屈折率は、1.508であり、段差△tが244nmのとき透過光の位相差は180°となる。従って位相シフタ41は、平坦な石英基板においてストライプの凹領域42に相当する部分を深さ244nmだけ部分的にエッチングすることにより作成することができる。このエッチングにより薄く形成された領域が第1のストライプの凹領域42であり、エッチングされない領域が第2のストライプの凸領域43である。
For example, when a KrF excimer laser having a wavelength of 248 nm is used, the refractive index is 1.508, and the phase difference of transmitted light is 180 ° when the step Δt is 244 nm. Therefore, the
このような構成の位相シフタ41を使用した場合、図4(b)に示すようなレーザ光の光強度分布46が発生する。このため、このような光強度分布46を有するレーザ光の照射を受けた非晶質半導体薄膜13においては光強度分布が最小の部分55の温度が最も低くなり、非晶質半導体薄膜13にレーザ光の光強度分布46に基づく周期的な温度分布47が形成される。通常、レーザ光の光強度(フルエンス)および照射時間は、光強度が最小の部分55においても半導体薄膜13が溶融するように、適切な温度勾配が形成される。
When the
エキシマ(パルス)レーザ光45の照射が停止されるタイミングになると、まず光強度が最小の部分55即ち温度の最小の部分49もしくはこれの近傍の領域において半導体薄膜13の温度が融点以下となって結晶化が開始され、半導体薄膜13が結晶化する際に核となる微結晶または多結晶が発生する。即ち、温度の最小の部分48において、最初は微結晶または多結晶が生成される。しかし、温度傾斜部において低温部から順次結晶が成長する間に、特に成長に適した結晶方位を有する結晶部分の成長が横方向に拡大する。
When it is time to stop the irradiation with the excimer (pulse)
このとき、半導体薄膜13の表裏面に成膜されたキャッピング層14および下地膜12の蓄熱効果により半導体薄膜13の溶融部は、ゆっくり降温するため温度傾斜部48の温度勾配に応じて凝固点以下に降温する部分から順次結晶化が進行し、順次横方向に結晶化が進行する。このため各温度傾斜部48において複数の比較的大きな結晶粒が得られ、TFT23の活性領域の寸法に匹敵する大粒径化された結晶化領域が形成される。
At this time, due to the heat storage effect of the
上記説明においては、位相シフタ41は、図4(a)および図6に示されるように、段差部44からなる位相シフト部が互いに平行な複数の直線状に形成された位相シフタ41を使用した場合について説明した。しかし位相シフタ41の構造はこの例に限定されるものではない。例えば図6に示すように異なる面積の段差部44を格子状に形成した面積変調型位相シフタを使用することもできる。
In the above description, as shown in FIG. 4A and FIG. 6, the
即ち、面積変調型位相シフタは図6(c)の光強度分布46が得られるように図6(a)(b)に示すように第2ストライプの凸領域43の面積を細かく変化させて分布させた面積比を変調したマスクである。図6(b)においてWは位相シフタ41の繰返し長でありΔtは段差部44である。また、図6(c)において、46はビームプロファイル(光強度分布)、PHはビームプロファイルの振幅の大きさ、PWはビームプロファイルのピッチ幅であり、θはビームプロファイルにおける相対する傾斜部間の角度である。
That is, the area modulation type phase shifter is obtained by finely changing the area of the
図4(c)は、図4(a)に示す位相シフトマスク41と関連付けて結晶成長の状態を示す図である。図4(c)は、図3に示す結晶化装置の位相シフタ41に用いて結晶化された非晶質半導体薄膜13の顕微鏡写真の模式図を示す。この図4(c)には、次のような結晶化状態が示めされている。この図4(c)には、位相シフトマスク41の透過光を非晶質半導体薄膜13に照射して発生する温度分布47の各最小部分48に対応して、夫々縦方向に微結晶からなる多結晶領域51が形成された状態が示されている。
FIG. 4C is a diagram showing a crystal growth state in association with the
さらに、この図4(c)には、この多結晶領域51から横方向(矢印57の方向)に結晶が成長し、粒長例えば約2.5μmの大きな単結晶群に成長していく状態が示されている。結晶成長は、左右の多結晶領域51間の中間部で終了し、この中間部は、左右から結晶成長してぶつかった所であり縦方向の結晶粒界53が生じている。大きな結晶化領域52は、温度分布47を適切に選択することにより所望する大きさの結晶化領域を得ることが可能であり、多結晶領域51に隣接して大粒径化された結晶化領域52が形成されている。
Further, FIG. 4C shows a state in which crystals grow from the
図4(d)には、図4(c)に示す結晶化された半導体薄膜13に対応する、各素子形成区画54の一例を示す。この素子形成区画54内の大粒径化された結晶化領域21には、例えば図1に示すTFT23が、あるいはTFT23の少なくともチャネル領域25が形成される。図4(a)(b)(c)(d)は、図4(a)の位相シフタ41の位相シフト部(段差部44)に関連付けて図示されている。
FIG. 4D shows an example of each
図8には、大面積の絶縁体からなる支持基板11上に図4(d)の多数の素子形成区画54が形成された表示装置用表示パネルの具体例が示されている。図8(a)は、被処理体10の平面図であり、(b)図は(a)のA−A‘切断面図である。
FIG. 8 shows a specific example of a display panel for a display device in which a number of
例えば無アルカリガラス基板からなる支持基板11上にアンダーコート層である絶縁膜12として例えばSiO2膜が形成され、その上に非晶質半導体薄膜13例えば非晶質シリコン膜が形成されている。この非晶質シリコン薄膜上には、図1(a)で示したようにキャッピング層14(図示せず)が成膜されて被処理体10が形成されている。この非晶質半導体薄膜13には、第1のレーザ照射により先ずアライメントマーク15が形成される。
For example, an
続いて、非晶質または多結晶半導体薄膜13には、アライメントマーク15を基準として複数の結晶化領域22が形成される。各結晶化領域22は、絶縁基板11が載置された例えばXYZθステージ78を所定の間隔で移動させる度に非晶質半導体薄膜13に対して第2のレーザ照射を行うことにより半導体薄膜13の結晶化領域が形成される。
Subsequently, a plurality of
各第2のレーザ照射は、非晶質半導体薄膜13に形成されたアライメントマーク15により都度位置合わせ可能なため、結晶化領域21を支持基板11上において正確に配置することができる。各結晶化領域21は、複数の素子形成区画54からなる。アライメントマーク15は、薄膜トランジスタ23等の製造プロセスにおいても使用することができる。さらに、アライメントマーク15は、分断工程や基板貼り合わせ工程においても使用することができる。
Since each second laser irradiation can be aligned each time by the
次に、本発明方法をアクティブマトリックス型液晶表示装置に適用した実施形態を、図9を参照して説明する。図9(a)は、液晶表示装置の回路部の結線状態を説明するための平面図、(b)図は液晶表示装置の断面図である。図1乃至図8と同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。 Next, an embodiment in which the method of the present invention is applied to an active matrix liquid crystal display device will be described with reference to FIG. FIG. 9A is a plan view for explaining a connection state of a circuit portion of the liquid crystal display device, and FIG. 9B is a cross-sectional view of the liquid crystal display device. The same parts as those in FIGS. 1 to 8 are denoted by the same reference numerals, and detailed description thereof will be omitted.
図9(a)および(b)に、薄膜半導体13に本発明方法により形成された結晶化領域を含む薄膜半導体を使用して作成された液晶表示装置の実施例を示す。図9(a)の液晶表示装置90の上部の信号線駆動回路100を構成するTFTの位置合せのために形成されたアライメントマークを15Aで示し、下側の表示部分119を構成するTFTの位置合せのために形成されたアライメントマークを15Bで示し、側面の走査線駆動回路99を構成するTFTの位置合せのために形成されたアライメントマークを15Cで示している。
FIGS. 9A and 9B show an embodiment of a liquid crystal display device formed by using a thin film semiconductor including a crystallized region formed on the
図9(a)には、図8の素子形成区画54に対応する素子形成領域が示されている。図面の簡略化のため右上部分のみ図示し、他は省略している。この実施例ではアライメントマーク15を駆動回路部分および表示部分などの四隅に配置しているが、アライメントマーク15の数および配置は素子形成領域の数および配置に応じて適宜決定することができる。
FIG. 9A shows an element formation region corresponding to the
次に、被処理体10は、図5に示す上記アニール装置59により、フラッシュランプ63からのランプ光による加熱照射を受ける。その結果、前記結晶化領域21の偏在する微結晶領域が再結晶化されて低減する。しかし、アライメントマーク15及びその周辺領域は、キャッピング層14が除去されているためにキャピング層14による蓄熱効果がないために、前記結晶化半導体薄膜97の領域よりも温度が上がらず、アライメントマーク15とその周辺の結晶性との差が確保される。この結果、アライメントマーク15とその周辺との識別性は、確保される。
Next, the
液晶表示装置90は、図9(b)に示すように、上下1対の対向して配置される透明基板91、92、この透明基板91、92間に一様に介在して注入される液晶層93、透明基板92の内壁面上に設けられる複数の画素(表示)電極94、そして透明基板91の内壁面上に対向電極97が設けられている。透明基板92の内壁面上には、図9(a)に示すように、マトリクス状に配置された複数の画素電極94、複数の走査配線95、複数の信号配線96、及び上記画素電極94にそれぞれ接続された複数のTFT23が設けられている。
As shown in FIG. 9B, the liquid
1対の透明基板91、92としては例えばガラス基板を用いることができる。これら透明基板91、92は、枠状のシール材118を介して接合されている。液晶層93は、1対の透明基板91、92およびシール材118により囲まれた領域に配置される。
As the pair of
前記1対の透明基板91、92のうち一方の透明基板、例えば下側の透明基板92の内面上には、行方向および列方向にマトリックス状に設けられた複数の画素電極94と、この複数の画素電極94にそれぞれ接続された複数のTFT98と、複数のTFT98と電気的に接続された走査配線95および信号配線96とが設けられている。この実施例においては、信号線及び走査線の駆動回路用のTFT98と画素スイッチングTFTがそれぞれ再結晶化された素子形成領域100、99、103に形成されている。
On the inner surface of one of the pair of
複数の走査配線95は行方向に延在しTFT98のゲート電極に接続されている。これら走査配線95の一端はそれぞれ走査線駆動回路99に接続されている。また、複数の信号配線96は列方向に延在して各薄膜トランジスタ98に接続されている。これら信号配線96の一端はそれぞれ信号線駆動回路部分100に接続されている。走査線駆動回路99および信号線駆動回路部分100は液晶コントローラ101に接続されている。
The plurality of
このように図9に示す実施例においては、透明基板例えばガラス基板11上に下地絶縁膜を介して非晶質半導体薄膜13が形成される。この非晶質半導体薄膜13表面には、第1のレーザ照射によりこの半導体薄膜13の所定の位置に複数のアライメントマーク15が形成される。
As described above, in the embodiment shown in FIG. 9, the amorphous semiconductor
このアライメントマーク15を光学的に認識し、これらアライメントマーク15を基準として位相変調されたエキシマレーザ光による結晶化すべき位置が定められる。そして、例えば図8に示す各素子形成区画54に対応する各素子形成領域にアライメントマーク15を基準としてTFT23などからなる各回路が形成される。TFT23は公知のTFT製造工程を用いて形成することができる。
The
10…被処理体、 11…支持基板、 12…絶縁膜(下地膜)、 13…半導体薄膜、 14…保護膜(キャッピング層)、 15…アライメントマーク、 16…アライメント形成用マスクまたはシフタ、 17…マスク、 18…透明基板、 19A…金属薄膜、 19B…貫通部、 L1…レーザ光、 L2、45…エキシマレーザ光、 21…結晶化領域、 22…再結晶化領域、 23…薄膜トランジスタ(TFT)、 24…ソース領域、 25…チャネル領域、 26…ドレイン領域、 27…ゲート絶縁膜、 28…ゲート電極、 29…ソース電極、 30…ドレイン電極、 31…層間絶縁膜、 41…位相シフタ、 42、43…凹凸領域、 44…段差部(位相シフト部)、 45…エキシマレーザ光、 46…光強度分布、 47…温度分布、 48…温度傾斜部、 49…温度の最小部分、 51…多結晶領域、 52…結晶化領域、 53…結晶粒界、 54…素子形成区画、 55…光強度が最小の部分、 57…矢印、 59…アニール装置、 60…真空容器、 61…排気口、 62…ステージ、 63…フラッシュランプ、 64…ランプ室、 65…リフレクタ、 68…透光板、 70…結晶化装置、 71…エキシマレーザ、 72…パルスレーザ光、 73…アッテネータ、 74…ホモジナイズ光学系、 75…マスク又はシフタ、 76…位相シフタ、 77…投影レンズ、 78…XYZθステージ、 81…駆動装置、 82…受光装置、 83…制御装置、 84…マスクまたはシフタの移動機構、 85…信号処理部、 86…記憶部、 87…信号ライン、 88…アライメントマーク検出装置、 89,89‘…Z位置検出機構、 90…液晶表示装置、 91…透明基板、 92…透明基板、 93…液晶層、 94…画素(表示)電極、 95…走査配線、 96…信号配線、 97…対向電極、 99…走査線駆動回路、 100…信号線駆動回路部分、 101…液晶コントローラ、 103…画素スイッチング素子形成領域、118…シール材、119…表示部分。
DESCRIPTION OF
Claims (6)
非単結晶半導体薄膜の上にキャッピング層を形成する工程と、
第1のレーザ光を照射することにより前記非単結晶半導体薄膜の所定の位置にアライメントマークを形成する工程と、
前記アライメントマークに基づいて位置合わせされた前記非単結晶半導体薄膜の所定の位置に、第2のレーザ光を照射することにより結晶化領域を形成する結晶化工程と、
前記アライメントマーク上を含む周辺領域の前記キャッピング層を除去する工程と、
前記結晶化領域を含む領域にフラッシュランプ光を照射する工程と
を具備してなることを特徴とする結晶化方法。 A method for crystallizing a non-single crystal semiconductor thin film,
Forming a capping layer on the non-single-crystal semiconductor thin film;
Forming an alignment mark at a predetermined position of the non-single-crystal semiconductor thin film by irradiating a first laser beam;
A crystallization step of forming a crystallization region by irradiating a second laser beam on a predetermined position of the non-single-crystal semiconductor thin film aligned based on the alignment mark;
Removing the capping layer in a peripheral region including on the alignment mark;
And a step of irradiating a region including the crystallization region with flash lamp light.
A display device comprising: a thin film transistor in which at least a channel region is formed with reference to the alignment mark in a region crystallized by the method according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226631A JP2007042930A (en) | 2005-08-04 | 2005-08-04 | Crystallization method, thin film transistor, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226631A JP2007042930A (en) | 2005-08-04 | 2005-08-04 | Crystallization method, thin film transistor, and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042930A true JP2007042930A (en) | 2007-02-15 |
Family
ID=37800625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226631A Pending JP2007042930A (en) | 2005-08-04 | 2005-08-04 | Crystallization method, thin film transistor, and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042930A (en) |
-
2005
- 2005-08-04 JP JP2005226631A patent/JP2007042930A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101193585B1 (en) | Semiconductor Device Including Semiconductor Thin Film, Which is Subjected to Heat Treatment to have Alignment mark, Crystallizing Method for The Semiconductor Thin Film, and Crystallizing Apparatus for the Semiconductor Thin Film | |
JP4211967B2 (en) | Method for crystallizing silicon using mask | |
JP4403599B2 (en) | Semiconductor thin film crystallization method, laser irradiation apparatus, thin film transistor manufacturing method, and display apparatus manufacturing method | |
US7115454B2 (en) | Thin film semiconductor device, polycrystalline semiconductor thin film production and process and production apparatus | |
KR100971951B1 (en) | Method for crystallization of amorphous silicon layer using excimer laser | |
JP4813743B2 (en) | Manufacturing method of image display device | |
US6737672B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus | |
KR20030087560A (en) | Thin-film transistor and method for manufacturing same | |
JP2004054168A (en) | Image display device | |
US20200176284A1 (en) | Laser irradiation device, method of manufacturing thin film transistor, and projection mask | |
WO2020158464A1 (en) | Laser annealing method and laser annealing apparatus | |
JP2006504262A (en) | Polycrystallization method, polycrystalline silicon thin film transistor manufacturing method, and laser irradiation apparatus therefor | |
KR20070049310A (en) | Apparatus and crystallization method for polycrystalline silicon | |
JP2007042930A (en) | Crystallization method, thin film transistor, and display device | |
JP2006054223A (en) | Crystallization method of semiconductor thin film, substrate having crystallized semiconductor thin film, and crystallization device of semiconductor thin film | |
JP2007281465A (en) | Method of forming polycrystalline film | |
JP2001320056A (en) | Manufacturing method for thin-film transistor and thin- film semiconductor device | |
JP4763983B2 (en) | Light modulation element, crystallization apparatus, crystallization method, thin film semiconductor substrate manufacturing apparatus, thin film semiconductor substrate manufacturing method, thin film semiconductor device, thin film semiconductor device manufacturing method, display device, and phase shifter | |
JP4278013B2 (en) | Thin film element manufacturing method | |
JP2008243843A (en) | Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device | |
US20060033104A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and display device | |
JP2006066902A (en) | Method of manufacturing semiconductor device | |
JPH0566422A (en) | Production of liquid crystal display device and production of sensor | |
JP2009099797A (en) | Method of crystallizing semiconductor thin film, method of manufacturing thin-film semiconductor device, and method of manufacturing liquid crystal display device | |
JP2011139082A (en) | Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device |