JP2011139082A - Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device - Google Patents

Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device Download PDF

Info

Publication number
JP2011139082A
JP2011139082A JP2011023893A JP2011023893A JP2011139082A JP 2011139082 A JP2011139082 A JP 2011139082A JP 2011023893 A JP2011023893 A JP 2011023893A JP 2011023893 A JP2011023893 A JP 2011023893A JP 2011139082 A JP2011139082 A JP 2011139082A
Authority
JP
Japan
Prior art keywords
light intensity
light
semiconductor film
phase
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011023893A
Other languages
Japanese (ja)
Inventor
Noritaka Akita
Masahito Hiramatsu
Masayuki Jumonji
Masakiyo Matsumura
Hiroyuki Ogawa
Yukio Taniguchi
正之 十文字
裕之 小川
雅人 平松
正清 松村
典孝 秋田
幸夫 谷口
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP2011023893A priority Critical patent/JP2011139082A/en
Publication of JP2011139082A publication Critical patent/JP2011139082A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To form a mark structure, which is usable as an alignment mark in subsequent steps, on a semiconductor film in the same exposure step, in a step of obtaining a semiconductor of a crystal phase of large particle size from the semiconductor film.
SOLUTION: This invention relates to an optical modulation element 3 including a light intensity modulation structure SP which forms a light intensity distribution for crystallization by modulating light, and a mark formation structure MK which is provided integrally with or independently of the light intensity modulation structure, and forms a light intensity distribution including a pattern in a prescribed shape by modulating light and also indicates a predetermined position of a crystallization region. Through this optical modulation element, a crystal nucleus is formed at an arbitrary position of the semiconductor film deposited on an insulating substrate to a prescribed thickness to grow crystal in a prescribed direction from the crystal nucleus, and the alignment mark AM can be formed at the arbitrary position of the semiconductor film in the same step.
COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、例えばアクティブマトリックス型フラットパネルディスプレイ等の表示装置に適用可能な薄膜半導体基板、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、結晶化装置、結晶化方法、光変調素子、薄膜半導体装置および薄膜半導体装置の製造方法に関する。 The present invention is, for example, active matrix flat panel displays applicable thin film semiconductor substrate on a display device, such as a manufacturing apparatus of a thin film semiconductor substrate, a method of manufacturing a thin film semiconductor substrate, crystallization apparatus, a crystallization method, an optical modulation element, a thin film the method of manufacturing a semiconductor device and a thin film semiconductor device.

例えば、液晶表示装置は、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴を有し、この特徴からパーソナルコンピュータや様々な携帯用情報端末のディスプレイとして広く用いられている。 For example, a liquid crystal display device is generally thin, lightweight, and color display with low power consumption has a characteristic of being easily, widely used as displays of personal computers and various portable information terminal from this feature. 液晶表示装置がアクティブマトリクス型である場合には、薄膜トランジスタが画素スイッチング素子として設けられる。 When the liquid crystal display device is an active matrix type thin film transistor is provided as a pixel switching element.

この薄膜トランジスタの活性層(キャリア移動層)は、例えばシリコン半導体薄膜からなる。 Active layer of the thin film transistor (carrier transfer layer) is made of, for example, silicon semiconductor thin film. シリコン半導体薄膜は、非晶質シリコン(アモルファスシリコン:a−Si)及び結晶相を有する多結晶質シリコン(非単結晶の結晶質シリコン)に分類される。 Silicon semiconductor thin film is amorphous silicon: fall into polycrystalline silicon having a (amorphous silicon a-Si) and crystalline phase (crystalline silicon non-single-crystal).

多結晶質シリコンは、主に多結晶シリコン(poly−Si)であり、微結晶シリコン(μc−Si)も多結晶質シリコンとして知られている。 Polycrystalline silicon is mainly a polycrystalline silicon (poly-Si), microcrystalline silicon (μc-Si) is also known as polycrystalline silicon. シリコン以外の半導体薄膜材料としては、例えばSiGe,SiO,CdSe,TeあるいはCdS等が挙げられる。 As the semiconductor thin film materials other than silicon, for example SiGe, SiO, CdSe, Te or CdS, and the like.

多結晶質シリコンのキャリア移動度は、非晶質シリコンのキャリア移動度の10倍から100倍程度大きい。 Carrier mobility of polycrystalline silicon is about 100 times greater to 10 times of the carrier mobility of the amorphous silicon. この特性は、スイッチング素子に用いられる半導体薄膜材料としては、非常に優れている。 This characteristic, as a semiconductor thin film material used for the switching elements, are very good. そこで、最近、電子又は正孔の移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の結晶化シリコンを生成する結晶化方法が提案されている。 Therefore, recently, in order to reduce the variation of the crystal grain boundary number in and the channel portion to improve the mobility of electrons or holes, a crystallization method of producing a crystallized silicon of large grain size it is proposed.

結晶化シリコンの結晶粒の大きさを大粒径とする結晶化方法として、光学系に位相シフタ(位相変調素子)を介在させて発生させた特定の光強度分布を有する光を、処理対象である半導体膜に照射することが提案されている(例えば特許文献1参照)。 The grain size of the crystallized silicon as a crystallization method for the large grain size, light having a specific light intensity distribution which is generated by interposing a phase shifter (phase modulation element) in the optical system, the processing target it has been proposed to be irradiated to a semiconductor film (for example, see Patent Document 1).

また、非晶質半導体薄膜を結晶化する際に結晶粒の粒径を大粒径とする方法として、位相変調素子を用いて空間的に強度変調されたエキシマレーザを照射することが本発明者から提案されている。 Further, the amorphous as a method for the large grain size of the grain size of the crystal grains at the time of crystallizing a semiconductor thin film, a phase spatially strength using a modulation element modulated is present inventor that the excimer laser irradiation It has been proposed. この方法は、非晶質のシリコン薄膜をレーザ光により溶融、再結晶化させることで多結晶シリコン薄膜に変化させるもので、位相変調エキシマレーザ結晶化法と呼ばれている(例えば、非特許文献1を参照)。 The method melting the amorphous silicon thin film by laser light, as it is changed to a polycrystalline silicon thin film by recrystallization, is referred to as phase modulation excimer laser crystallization method (e.g., Non-Patent Documents see 1). 本発明者等は、この技術を工業化するための開発を行っている。 The present inventors have been developing for industrialization of this technique.

ところで、非特許文献1に記載の結晶化法により形成された大粒径の単結晶シリコン粒は、無数にある小粒径多結晶シリコンまたは非晶質シリコンに囲まれている。 Meanwhile, the single crystal silicon grain of large grain size formed by the crystallization method described in Non-Patent Document 1 is surrounded by a small grain polycrystalline silicon or amorphous silicon are numerous. 大粒径の単結晶化シリコン粒とは、1又は複数の薄膜トランジスタのチャネル領域を形成できる大きさである。 The single crystal silicon grain of large grain size, the size is capable of forming a channel region of one or more thin film transistors.

特開2000−306859号公報 JP 2000-306859 JP

本発明者らは、例えば非特許文献1に記載された結晶化方法を工業化するための開発を実行している。 The present inventors have running development to industrialize the crystallisation process described in, for example, non-patent document 1. この開発において、大粒径の結晶化シリコン粒を得ることができたとしても、大粒径の単結晶のシリコン粒の範囲に薄膜トランジスタのチャネル領域が形成されずに位置ずれした場合、薄膜トランジスタの電気特性、例えばスイッチング特性は、極端に劣化することが知られている。 In this development, even if it is possible to obtain a crystallized silicon grains of large grain size, if the channel region of the thin film transistor in a range of silicon grain of a single crystal of large grain size are misaligned without being formed, electrical thin film transistor properties, for example, switching characteristics are known to degrade extremely.

このため、上述の結晶化により得られる大粒径の単結晶シリコン粒と薄膜トランジスタのチャネル領域とを一致させることは、薄膜トランジスタのスイッチング特性を高速化するために、必須である。 Therefore, to match the channel region of the single crystal silicon grains and a thin film transistor having a large particle size obtained by crystallization described above, in order to speed up the switching characteristics of the thin film transistor, is essential. 大粒径の単結晶シリコン粒と薄膜トランジスタが形成される位置とを一致させるために、位相変調方式で結晶化する際に、位置あわせに用いるアライメントマークを同時に形成することが、本願発明者らにより研究されている。 To match the position and the single-crystal silicon grains and a thin film transistor having a large grain size is formed, during the crystallization phase modulation method, to form an alignment mark used for aligning the same time, the present inventors It has been studied.

しかしながら、位相変調方式で結晶化する方法では、高いフルエンスが必要であるが、このようなフルエンスでは、パターンのない部分は、アブレーションしてしまう(膜破壊が起きる)。 However, in the method of crystallizing the phase modulation method, it is necessary to high fluence, in such a fluence, a portion having no pattern (caused film breakage) that result in ablation. このため、結晶粒の形成とアライメントマークの形成は、同時にできない問題がある。 Therefore, formation of forming an alignment mark of the crystal grains, there is a problem that can not be simultaneously.

このように、基板上に形成された大粒径の単結晶シリコン粒の範囲と薄膜トランジスタが形成されるべき位置を正確に一致させる方法および装置は、現在のところ確立されていない。 Thus, a method and apparatus for the location where the single-crystal silicon grains ranges and the thin film transistor is formed of a large particle size formed on a substrate exactly match is not currently established.

この発明の目的は、結晶化により大粒径の結晶粒が形成された領域に、半導体能動素子すなわちスイッチング素子の形成を精度よく可能とする方法および装置を提供することである。 The purpose of this invention, the region where the crystal grain of large grain size are formed by crystallization, is to provide a method and apparatus to accurately allow the formation of a semiconductor active element or switching element.

この発明は、基板と、この基板に設けられた非単結晶半導体膜に二種類以上の光強度分布のレーザ光を照射して非単結晶半導体膜を結晶化して結晶領域を形成するとともに前記結晶領域に対応してアライメントマークを形成する結晶化方法であって、 The present invention, the crystal and forming with the substrate, the crystal region is crystallized by irradiating the non-single crystal semiconductor film with a laser beam of non-single crystal semiconductor film into two or more light intensity distribution provided on the substrate a crystallization method of forming an alignment mark corresponding to the area,
前記二種類以上の光強度分布のレーザ光に照射された前記非単結晶半導体膜を第1および第2の光強度分布領域のうちの第2の光強度分布領域は前記アライメントマークを形成するための光強度の異なる2種類の領域であり、 Wherein two or more of the non-single-crystal semiconductor film is irradiated to a laser beam of the light intensity distribution for a second light intensity distribution region of the first and second light intensity distribution region for forming the alignment mark a two having different light intensity regions,
前記第1の光強度分布領域の光強度の最大値をI とし、 The maximum value of the light intensity of the first light intensity distribution region and I 1,
前記第2の光強度分布領域の光強度を、大きな方からI およびI とすると各光強度の関係は、 I > I > I であり、 Wherein the light intensity of the second light intensity distribution region, the larger relationship between the light intensity when the I 2 and I 3 from a I 1> I 2> I 3,
前記第2の光強度分布のうち、I は前記非単結晶半導体膜に形成されるアライメントマークが消失する強度よりも小さく、I は前記非単結晶半導体膜の結晶形態が変化するために必要な強度よりも小さいものであることを特徴とする結晶化方法を提供するものである。 Among the second light intensity distribution, I 2 is less than the strength of the alignment mark formed on the non-single crystal semiconductor film is lost, I 3 in the crystal form of the non-single crystal semiconductor film changes it is intended to provide a crystallization method, wherein is smaller than the required strength.

本発明によれば、光強度を自由に変化させることにより、薄膜半導体を有する処理対象の基板上に、半導体膜から粒径の大きな結晶相の半導体を得るためのフルエンスの照射と同一工程で、アライメントマークを形成することができる。 According to the present invention, by changing the light intensity freely, on a substrate to be processed with a thin-film semiconductor, by irradiation in the same step of fluence for obtaining a semiconductor large crystal phase grain size from the semiconductor film, it is possible to form the alignment mark.

この発明の実施の形態が適用可能な結晶化装置の一例を説明する概略図。 Schematic diagram for explaining an example of embodiment is applicable crystallization apparatus of the present invention. 図1に示した結晶化装置において、結晶化のために光源から提供される光の光強度を、所定の光強度に設定するためのマークパターンMKの一例を示す概略図。 In the crystallization apparatus shown in FIG. 1, a schematic diagram showing the light intensity of the light provided from the light source for crystallization, an example of the mark pattern MK for setting the predetermined light intensity. 図2に示したマークパターンを透過する光の強度の変化の様子およびその程度の一例を説明する概略図。 Schematic view illustrating an example of a state and extent of change in the intensity of light passing through the mark patterns shown in FIG. 図3(a)に示したマークパターンおよび位相変調構造が、透過する光の強度を変化できる原理を説明する概略図。 Schematic diagram mark pattern and phase modulation structure shown is, to explain the principles that can vary the intensity of the transmitted light in FIG. 3 (a). 図4により説明した点像分布範囲内での位相の変化と光強度との関係を説明する概略図。 Schematic view illustrating the relationship between the change in the light intensity of the phase at the point image distribution range described with reference to FIG. 図1に示した結晶化装置に組み込まれる結像光学系の瞳関数と点像分布関数との関係を説明する概略図。 Schematic diagram illustrating the relation between the pupil function and the point spread function of the imaging optical system incorporated in the crystallization apparatus shown in FIG. 図2により説明したマークパターンの第1の位相値の部分と第2の位相値の部分とを一組としたときの透過部の占める割合(デューティ比)を説明する概略図。 Schematic diagram illustrating a first part and a ratio of transmission unit upon a second and a set portion of the phase value of the phase value of the mark pattern described (duty ratio) by FIG. 図7に示したマークパターン(位相変調素子)を透過する光の光強度と位相差との関係および第1の位相値の部分と第2の位相値の部分との関係を説明する概略図。 Schematic view illustrating the relationship between the relationship and the first portion and portions of the second phase value of the phase value of the light intensity and the phase difference of light passing through the mark patterns (phase modulation element) shown in FIG. 図2に示したマークパターンを光を遮光する金属薄膜を選択的に設けることにより、遮光部と非遮光部の組すなわち、1ブロック(1単位)あたりで所定の面積となる透過部とする例を説明する概略図。 By a thin metal film for shielding light mark pattern shown selectively provided in Figure 2, the set of the light-shielding portion and the non-light-shielding portion that is, an example of a transmissive portion which is a predetermined area in per block (1 unit) schematic view illustrating the. 図9に示したマークパターンの光を遮光する領域の面積/光が透過可能な領域の面積の比であるデューティ比を説明する概略図。 Schematic view area / light area for blocking light of the mark patterns shown to explain the duty ratio is the ratio of the area of ​​the transmissive area in FIG. 図10を例に説明した1ブロック(単位)毎に、遮光部と非遮光部の割合を変化させた際の通過する光の光強度の変化を説明する概略図。 Figure 10 for each block (unit) described in example schematic diagram illustrating a change in light intensity of the passing light when changing the ratio of the light-shielding portion and the non-light-shielding portion. 結晶成長のために半導体膜に所定強度の光を照射する際に、半導体膜に、同時にアライメントマークを形成するために利用可能な光強度を提供する光強度変更パターンの一例を説明する概略図。 When irradiating light of a predetermined intensity to the semiconductor film for crystal growth, a semiconductor film, a schematic diagram for explaining an example of a light intensity change pattern that provides a light intensity that can be utilized to form the alignment mark at the same time. 図12(a),図12(b)に示したパターンを用いて絶縁基板上の半導体膜に所定の強度の光を照射することで得られる光強度分布の一例を説明する概略図。 FIG. 12 (a), the schematic diagram for explaining an example of a light intensity distribution obtained by irradiating light of a predetermined intensity to the semiconductor film on an insulating substrate by using the pattern shown in Figure 12 (b). 図12(a),図12(b)及び図13により説明した原理を用い、同一基板上の半導体膜に、同一の工程で、1100mJ/cm のフルエンスの光を照射した結果の一例を示す拡大写真。 FIG. 12 (a), the reference to the principle described with reference to FIG 12 (b) and 13, the semiconductor film on the same substrate, in the same process, an example of a result obtained by irradiation with light fluence of 1100mJ / cm 2 Larger image. 図14(a)の領域[A]部分を拡大した拡大写真。 Region [A] an enlarged photograph of an enlarged portion of FIG. 14 (a). 図14(a)に示したパターンを用いて基板上の半導体膜にマークを形成し、周知のフォトリソグラフィ装置(検出装置)で検出した結果の一例を説明する概略図。 Schematic form a mark on the semiconductor film on the substrate, an example of a result of detection by the known photolithography apparatus (detecting apparatus) using the pattern shown in FIG. 14 (a). 図1に示した結晶化装置に用いられるマークパターン(位相変調素子)の一例を説明する概略図。 Schematic view illustrating an example of a mark pattern used for the crystallization apparatus shown in FIG. 1 (phase modulation element). 図2に示した位相変調素子を用いて、絶縁基板上の被処理面に、電子デバイス(半導体能動素子)を形成する工程の一例を説明する概略図。 Using the phase modulation element shown in FIG. 2, the target surface of the insulating substrate, a schematic diagram for explaining an example of a process for forming an electronic device (semiconductor active device). 図18に示す電子デバイスを形成する工程で、アライメントマークAMを基準として基板を、基板の平面沿って移動する例を説明する概略図。 In the step of forming the electronic device shown in FIG. 18, a schematic diagram of the substrate, an example of moving along the plane of the substrate relative to the alignment mark AM. 図3(a)により説明した位相変調素子により非晶質半導体膜の表面の所定の領域に予めアライメントマークが形成された半導体膜を支持する透明な絶縁基板を用いて製造される表示装置の一例を示す概略図。 Figure 3 an example of a display device manufactured using a transparent insulating substrate supporting the semiconductor film advance alignment marks in a predetermined area of ​​the surface of the amorphous semiconductor film by the phase modulation element is formed as described by (a) schematic diagram showing a.

以下、図面を参照して、この発明の実施の形態について詳細に説明する。 Hereinafter, with reference to the drawings, embodiments of the present invention will be described in detail.

図1は、この発明の実施の形態が適用可能な結晶化装置の一例を概略的に示している。 Figure 1 shows schematically an example of embodiment is applicable crystallization apparatus of the present invention.

図1に示す結晶化装置は、非単結晶半導体膜を加熱する波長、例えば248nmの波長を有し、非単結晶半導体膜の照射部を溶融させるレーザ光を出力するKrFエキシマレーザ装置(光源)1を有する。 Crystallization apparatus shown in FIG. 1, the wavelength of heating the non-single-crystal semiconductor film, for example, a wavelength of 248 nm, KrF excimer laser device which outputs a laser beam to melt the irradiated portion of the non-single crystal semiconductor film (light source) having one. なお、光源1としては、例えばYAGレーザ装置等を用いることができる。 As the light source 1 can be, for example, YAG laser apparatus. また、エキシマレーザ装置においても、非単結晶半導体膜を加熱・溶融させるエネルギーを出力する光源であれば、例えばXeClレーザ等も利用可能である。 Also in excimer laser device, as long as light source for outputting energy for heating and melting the non-single-crystal semiconductor film, for example, XeCl laser and the like are also available.

光源1からのレーザ光は、照明光学系2を介して面内の光強度が概ね均一化され、照明光学系2の焦点位置に設けられる位相変調素子3に照射される。 Laser light from the light source 1, the light intensity in the plane through the illumination optical system 2 is generally uniform and is irradiated to the phase modulation element 3 provided at the focal position of the illumination optical system 2.

照明光学系2には、図示しないホモジナイザが設けられている。 The illumination optical system 2, homogenizer (not shown) is provided. このホモジナイザは、入射したレーザ光について、照射面内において、光強度の均一化を行う。 This homogenizer, the laser beam incident at the irradiation surface is performed to uniformize the light intensity.

位相変調素子3を通過した光は、位相変調素子3により面内の光強度に所定の強度分布が与えられて、結像光学系4に入射される。 The light passing through the phase modulation element 3 is given a predetermined intensity distribution to the light intensity in the plane by the phase modulating element 3 is incident on the imaging optical system 4.

結像光学系4に入射された光は、ステージ5に保持された処理対象である基板6に集光される。 Light incident on the imaging optical system 4 is focused on the substrate 6 to be processed which is held on the stage 5. すなわち、ステージ5に保持されている基板6には、位相変調素子3により結晶化させるため予め定められた所定の強度分布が与えられた光が照射される。 That is, the substrate 6 held by the stage 5, the light given intensity distribution predetermined for crystallizing the phase modulation element 3 is applied is irradiated.

ステージ5は、例えばX−Y−Z−θコントローラ7の制御により、基板6を結像光学系4による照明光により定義される面内(以下露光面と呼称する)に沿って、任意に移動可能である。 Stage 5, for example, by controlling the X-Y-Z-θ controller 7, along a plane defined by the illumination light of the substrate 6 by the imaging optical system 4 (hereinafter referred to as the exposure surface), go to any possible it is. これにより、基板6の任意の位置に、位相変調素子3により提供される光強度分布の与えられた照明光が、位相変調素子3の大きさに依存して規定される所定間隔毎に照射される。 Thus, at any position of the substrate 6, the illumination light given light intensity distribution provided by the phase modulation device 3 is irradiated at predetermined intervals is defined depending on the magnitude of the phase modulation device 3 that.

基板6は、詳細は、図18を用いて後段に説明するが、絶縁基板、例えばガラス基板上に、下地保護膜を介して非単結晶半導体膜、キャップ膜を積層した構成である。 Substrate 6, the details will be explained later with reference to FIG. 18, the insulating substrate, for example a glass substrate, a non-single crystal semiconductor film, formed by laminating a cap film over the base protective film. 下地保護膜は、ガラス基板からの不純物の浸透を防止するとともに非単結晶半導体膜の溶融する時に発生する熱を吸熱し、蓄熱する機能を有するもので、例えば酸化シリコン膜、有機SOG膜である。 Underlying protective film, the heat generated at the time of melting of the non-single crystal semiconductor film while preventing infiltration of impurities from the glass substrate absorbs heat, has the function of heat storage, for example, a silicon oxide film, is an organic SOG film . 非単結晶半導体膜は、半導体能動素子や受動素子が形成されるもので、非結晶半導体膜、多結晶半導体膜などである。 Non-single crystal semiconductor film, in which semiconductor active elements and passive elements are formed, an amorphous semiconductor film, and the like polycrystalline semiconductor film. 非単結晶半導体薄膜としては、その他例えばSiGe,SiO,CdSe,TeあるいはCdS等が利用可能である。 The non-single-crystal semiconductor thin film, other example SiGe, SiO, CdSe, Te or CdS and the like are available. キャップ膜は、非単結晶半導体膜の溶融する時に発生する熱を吸熱し、蓄熱する機能を有する材料で、例えば酸化シリコン膜である。 Cap film, the heat generated at the time of melting of the non-single crystal semiconductor film absorbs heat, a material having a function of heat storage, for example, a silicon oxide film.

図2は、図1に示した結晶化装置に適用可能で、位相変調素子と一体的に設けられることにより、結晶化のために光源から提供される光の光強度を、例えばアライメントマークを形成するための所定の光強度に設定することのできるマークパターンの一例を示す。 Figure 2 is applicable to the crystallization apparatus shown in FIG. 1, formed by being provided phase modulation element integrally, the light intensity of the light provided from the light source for crystallization, for example, an alignment mark It shows an example of a mark pattern that can be set to a predetermined light intensity to.

マークパターンMKは、透過する光に、その光が結像対象物に結像された状態で所定の強度分布が得られるよう、任意の領域毎に、主として位相遅れすなわち位相差を提供することができる。 Mark pattern MK is the transmitted light, so that a predetermined intensity distribution can be obtained in a state in which the light is focused on the imaging object, for each arbitrary area, that mainly provide a phase delay or phase difference it can. マークパターンMKは、透過する光に、その光が結像対象物に結像された状態で所定の強度分布が得られるよう、任意の領域毎に、主として透過光量の差を与えるものであってもよい。 Mark pattern MK is the transmitted light, the light is such that a predetermined intensity distribution in a state of being focused on the imaging object is obtained, for each arbitrary region configured such that it gives mainly a difference in amount of transmitted light it may be. マークパターンMKは、メッシュ状もしくはドット状に形成されてもよい。 Mark pattern MK may be formed in a mesh shape or a dot shape.

マークパターンMKは、例えば位相変調素子3の基板3aを選択的にエッチングして厚さの差(段差)を設けることにより規定される。 Mark pattern MK is defined by providing, for example, differences in the substrate 3a of the phase modulating element 3 is selectively etched and the thickness (step). なお、位相変調素子3の基板3aに用いることのできる基板の材質としては、好ましくは石英ガラスである。 As the material of the substrate which can be used for the substrate 3a of the phase modulating element 3, preferably quartz glass. なお、マークパターンMKは、位相変調素子3を構成するガラス材、好ましくは石英ガラスに、機械加工またはケミカル加工により段差を設けることにより製造できる。 Incidentally, the mark pattern MK, the glass material constituting the phase modulating element 3, preferably in the quartz glass can be produced by providing a step by machining or chemical machining. また、マークパターンMKは、例えば位相変調素子基板3a上に予め形成した光透過性材料からなる膜を所定形状にパターニングすることでも形成可能である。 Further, the mark pattern MK, for example by patterning the film of transparent material which is preformed to the phase modulation element substrate 3a in a predetermined shape can also be formed. なお、マークパターンMKが光透過性材料からなる膜である場合、例えばその厚さを制御することにより、もしくは専有面積を変更することにより、所定の光強度分布を得ることができる。 Incidentally, when the mark pattern MK is a film made of a light transmissive material, for example by controlling the thickness, or by changing the occupied area, it is possible to obtain a predetermined light intensity distribution.

図3は、図2に示したマークパターンが一体に設けられた位相変調素子の特性を説明する概略図である。 3, the mark patterns shown in FIG. 2 is a schematic diagram for explaining the characteristics of the phase modulation element provided integrally. 図3(a)は、図2により説明したマークパターンが一体に設けられた位相変調素子の概略全体平面を示し、図3(b)および図3(c)は、図3(a)に示した位相変調素子の線B−Bにより示した位置と線C−Cにより示した位置に沿って光が透過することにより得られる光強度分布を、それぞれ示す。 3 (a) is a mark pattern described with reference to FIG. 2 shows a schematic overall plan of the phase modulating element provided integrally, FIG. 3 (b) and FIG. 3 (c), shown in FIG. 3 (a) and the position light intensity distribution obtained by the light is transmitted along the indicated by the position and the line C-C shown by the line B-B of the phase modulation device, respectively.

図3(b)と図3(c)に示す縦軸は、粒径の大きなSi結晶を所定の方向に成長させるパターンにおいて、a−Si膜すなわち半導体膜にアブレーションが生じることなく結晶成長することのできる最大フルエンスI で規格化した光強度を示している。 The vertical axis shown in FIG. 3 (b) and FIG. 3 (c), in a pattern of growing having a large grain size Si crystal in a predetermined direction, be grown without ablation occurs in a-Si film that is, the semiconductor film It shows a light intensity normalized by the maximum fluence I 1 that can.

マークパターンMKを通過した規格化された光の強度を「β」,「γ」とすると、「β」と「γ」の大きさは、結晶化するフルエンスでマーク形成を行うため、 The intensity of the standardized light passing through the mark pattern MK "β", if the "γ", the size of the "β", "γ" is, for performing mark formation at a fluence of crystallizing,
1 > γ > β 1> γ> β
である。 It is.

「γ」の値は、実際には、被照射物上のa−Si層の厚さのばらつきや、被照射物の厚みムラもしくは被照射物と照射光学系との間の距離の変動などに起因する余裕分を考慮して設定される。 The value of "γ" is, in fact, and thickness variations of the a-Si layer on the irradiated object, and the like variations in the distance between the illumination optical system and the thickness unevenness or the object to be irradiated of the irradiated object It is set in consideration of the margin that due to. すなわち、マークパターンMKの部分に照射される光の光強度の上限値γは、上述のアブレーションが生じて、基板上の半導体膜すなわちマークパターンMKに対応して半導体膜に形成されるアライメントマークが消失することのない強度に設定されなければならない。 That is, the upper limit value γ of the light intensity of the light irradiated to the portion of the mark pattern MK, occurs ablation described above, the alignment mark formed on the semiconductor film corresponding to the semiconductor film or mark pattern MK on the substrate It must be set to an intensity that does not disappear. アブレーションが発生した領域は、アライメントマークとして認識可能となる精度(形成されたマークパターンMKが残存する確率)が低下してしまうからである。 Region ablation occurs, the accuracy to be recognizable as an alignment mark (the probability that the formed mark pattern MK remains) is is lowered.

ところで、a−Siとp−Siあるいはc−Siは屈折率が異なるので光学的に認識することが可能である。 Incidentally, it is possible to optically recognized since a-Si and p-Si or c-Si has a refractive index different. つまり、マークパターンを認識するためには、マークパターンをa−Si領域とp−Si領域あるいはc−Si領域とで形成することが必要である。 That is, in order to recognize the mark pattern, it is necessary to form the mark pattern in the a-Si region and a p-Si region or c-Si region. 従って、結晶化すべき半導体膜の結晶化が開始される光強度(結晶形態が変化するために必要な光強度)を「α」とすると、「β」,「γ」は、 Therefore, when the light intensity crystallization of the semiconductor film to be crystallized is started (light intensity necessary for the crystalline form is changed) and "α", "β", "γ" is,
γ > α > β ・・・(A) γ> α> β ··· (A)
を満足する必要がある。 It is necessary to satisfy.

なお、本発明の効果をさらに良好に達成するには、条件式(A)の下限値βと上限値γを使用波長、光強度、半導体膜構造、光強度分布に応じて最適値に設定することが好ましい。 Incidentally, more favorably achieve the effects of the present invention, the lower limit value β and the upper limit value γ of the use wavelength of the condition (A), the light intensity, the semiconductor film structure is set to the optimum value according to the light intensity distribution it is preferable.

被照射物は、例えば厚さ0.7mmのガラス板上、厚さ300nmのSiO 層(下部絶縁層)を形成し、その上に厚さ200nmのa−Si層と厚さ300nmのSiO 層(上部絶縁層)を設けたガラス基板である。 Irradiated object, for example a thickness of 0.7mm on a glass plate, and forming a SiO 2 layer having a thickness of 300nm (lower insulating layer), SiO 2 of the a-Si layer and the thickness of 300nm thickness 200nm thereon a glass substrate provided with a layer (upper insulating layer). ここで、図1に示した結晶化装置の光源からの光の波長λを248nm(KrFエキシマレーザ光)とし、結像光学系4を等倍光学系、結像光学系4の物体側開口数を0.031とする。 Here, the wavelength λ of the light from the light source of the crystallization apparatus shown in FIG. 1 and 248 nm (KrF excimer laser), an equal magnification optical system of the imaging optical system 4, the object-side numerical aperture of the imaging optical system 4 It is referred to as 0.031. また、照明系のシグマが0.5になるように、結像光学系4の開口数NAを0.0155とする。 Further, sigma illumination system to 0.5, the numerical aperture NA of the imaging optical system 4 and 0.0155. なお、位相変調素子3は、180度の位相差が付与されているものとする。 The phase modulating element 3, it is assumed that a phase difference of 180 degrees is assigned.

この条件による実験によれば、上述のa−Si膜の設けられた被照射物に光強度を変えながらエキシマレーザ光(波長248nm)を照射した場合に、結晶化のためのフルエンスでのピーク値が1000mJ/cm を超えると、アブレーション(膜破壊)により、a−Siおよびp−Siが消失することが認められる。 According to experiments by this condition, when irradiated with excimer laser light (wavelength 248 nm) while changing the light intensity irradiated object provided with the a-Si film described above, the peak value at the fluence for crystallization There exceeds 1000 mJ / cm 2, by ablation (membrane disruption), it is recognized that a-Si and p-Si is lost.

一方、光強度が200mJ/cm 以下においては、結晶化は起きず、ガラス基板上のa−Si膜は、a−Siのままであることが確認されている。 On the other hand, the light intensity is 200 mJ / cm 2 or less, the crystallization does not occur, a-Si film on the glass substrate, it has been confirmed to remain a-Si.

従って、光強度が200mJ/cm を超え1000mJ/cm 以下の場合において、ガラス基板上の半導体膜が、p−Si(ポリシリコンすなわち微細結晶)もしくは結晶状態(c−Si)となることが認められた。 Therefore, when the light intensity is 200 mJ / cm 2, greater 1000 mJ / cm 2 or less, that the semiconductor film on the glass substrate, the p-Si (polysilicon i.e. microcrystalline) or crystalline state (c-Si) Admitted.

このことから、大粒径のSi結晶を成長させる位相変調パターンにおいて、アブレーションが生じるレーザ光の光強度を「1」として規格化した場合に、ガラス基板上のa−Si膜の結晶化が開始される臨界値である「α」は、 Therefore, in the phase modulation pattern of growing a Si crystal having a large grain size, when normalized light intensity of the laser beam ablation occurs as "1", start crystallization of the a-Si film on a glass substrate is a critical value that is "α" is,
α=0.2 α = 0.2
と表すことができるので、このとき、「β」と「γ」との関係は、 So can be expressed as, this time, the relationship between the "β", "γ" is,
γ > 0.2 > β γ> 0.2> β
と与えられる。 Given the.

図4は、結像光学系により処理対象である基板に照射される光の強度を変化できる原理を説明している。 Figure 4 illustrates the principle which can vary the intensity of light applied to the substrate to be processed by the imaging optical system.

一般に、位相変調素子3による結像の光振幅分布U(x,y)は、式(B) Generally, the light amplitude distribution U (x, y) of image by the phase modulation element 3 has the formula (B)
U(x,y)=T(x,y)*ASF(x,y)・・・(B) U (x, y) = T (x, y) * ASF (x, y) ··· (B)
で表わされる。 In represented. なお、式(B)において、T(x,y)は位相変調素子3の複素振幅透過率分布を、*はコンボリューション(たたみ込み積分)を、ASF(x,y)は結像光学系3の点像分布関数をそれぞれ示している。 In the equation (B), T (x, y) is the complex amplitude transmission distribution of the phase modulating element 3, * is a convolution (convolution integration), ASF (x, y) is the image forming optical system 3 It shows the point spread function of each. また、点像分布関数とは、結像光学系による点像の振幅分布と定義する。 In addition, the point spread function is defined as the amplitude distribution of the point image by the imaging optical system.

なお、位相変調素子3の複素振幅透過率分布Tは振幅が均一であることから、式(C) Note that the complex amplitude transmittance distribution T of the phase modulation element 3 since the amplitude is uniform, equation (C)
T=T iφ(x,y)・・・(C) T = T 0 e iφ (x , y) ··· (C)
で表わされる。 In represented.

この場合、式(C)において、T は一定の値であり、φ(x,y)は、位相分布を示している。 In this case, in formula (C), T 0 is a constant value, phi (x, y) indicates the phase distribution.

また、結像光学系4が均一な円形瞳を有し、且つ収差がない場合、点像分布関数ASF(x,y)に関して、式(D) Also has an imaging optical system 4 is uniform circular pupil, and when there is no aberration, for the point spread function ASF (x, y), Formula (D)
ASF(x, y) ∝ 2J (2π/λ・NA・r)/(2π/λ・NA・r)・・・(D) ASF (x, y) α 2J 1 (2π / λ · NA · r) / (2π / λ · NA · r) ··· (D)
ただし、r=(x +y 1/2 However, r = (x 2 + y 2) 1/2
に示す関係が成立する。 Relationship is established as shown in.

なお、式(D)において、J はベッセル(Bessel)関数を、λは光の波長を、NAは上述したように結像光学系4の像側開口数をそれぞれ示している。 In the equation (D), J 1 is a Bessel (Bessel) function, lambda is the wavelength of light, NA represents the above-described manner image-side numerical aperture of the imaging optical system 4, respectively.

より詳細には、図4(a)に示す結像光学系4の点像分布関数は、被処理基板6の像面4fでの光強度分布であり、図4(b)に示すような形状である。 More specifically, the point spread function of the imaging optical system 4 shown in FIG. 4 (a) is a light intensity distribution on the image plane 4f of the substrate 6, the shape as shown in FIG. 4 (b) it is. 図4(b)において、横軸は基板6の入射面であり、縦軸は入射光強度である。 In FIG. 4 (b), the horizontal axis is the incident surface of the substrate 6, the vertical axis represents the incident light intensity.

すなわち、図4(a)に示す結像光学系4の点像分布関数は、図4(b)に破線で示す直径Rの円筒形4eで近似することができる。 That is, the point spread function of the imaging optical system 4 shown in FIG. 4 (a), can be approximated by a cylindrical 4e diameter R shown by the broken line in Figure 4 (b). 従って、図4(c)に示す位相変調素子3上の直径R'(図4(b)の直径Rに光学的に対応する値)の円内の複素振幅分布を積分したものが図4(a)に示した像面4f上の複素振幅を決定する。 Thus, figure obtained by integrating the complex amplitude distribution in the circle of FIG. 4 the diameter R of the phase modulating element 3 shown in (c) '(a value corresponding optically to the diameter R of FIG. 4 (b)) 4 ( determining the complex amplitude on the image plane 4f shown in a).

上述したように、像面4fに結像された結像の光振幅すなわち光強度は、位相変調素子3の複素振幅透過率分布と点像分布関数とのコンボリューションで与えられる。 As described above, the optical amplitude or intensity of the focal image formed on the image surface 4f is given by convolution of the complex amplitude transmittance distribution and the point spread function of the phase modulating element 3.

点像分布関数を円筒形4eで近似して考えると、図4(c)に示す円形の点像分布範囲R´内で、位相変調素子3の複素振幅透過率を均一重みで積分した結果が、像面4fでの複素振幅になり、その絶対値の二乗が光強度となる。 Given by approximating the point spread function in cylindrical 4e, in a circular point spread range R'shown in FIG. 4 (c), the result obtained by integrating the complex amplitude transmittance of the phase modulating element 3 at uniform weight , become the complex amplitude on the image plane 4f, the square of the absolute value is the light intensity.

なお、結像光学系4での点像分布範囲Rは、点像分布関数によって描かれた図4(b)の振幅曲線と横軸4iとの交点4j内の範囲をいう。 Incidentally, the point image distribution range R in the imaging optical system 4 refers to the range of the intersection 4j of the amplitude curve and a horizontal axis 4i in FIG drawn by the point spread function (b).

従って、点像分布範囲R内で位相の変化が少ないほど光強度は大きくなり、逆に位相の変化が大きいほど光強度は小さくなる。 Accordingly, the light intensity as small phase changes in the point spread range R increases, the light intensity as the change in phase is great conversely decreases. このことは、図4(d)に示すように、単位円4g内での位相ベクトル4hの和で考えると理解しやすい。 This is, as shown in FIG. 4 (d), and easy to understand considered the sum of the phase vectors 4h in the unit circle 4g.

図5は、図4(a)〜図4(d)により説明した点像分布範囲R内での位相の変化と光強度との関係を説明する概略図である。 Figure 5 is a schematic diagram for explaining the relationship between the change in the light intensity of the phase in the point image distribution range R that described with reference to FIG. 4 (a) ~ FIG 4 (d).

図5(a)は、4つの領域の位相値がすべて0度の場合を示す図であり、0度方向のそれぞれEの振幅を持つ4つの位相ベクトル5gの和が振幅4Eとなり、その二乗が光強度16Iに対応することになる。 5 (a) is a diagram showing a case where the phase value of the four areas are all 0 degrees, the sum of the four phase vectors 5g having an amplitude of each of the 0-degree direction E is next amplitude 4E, its squared It would correspond to the light intensity 16I. 図5(b)は、2つの領域の位相値が0度であり、他の2つの領域の位相値が90度の場合を示す図であり、0度方向の2つの位相ベクトルと90度方向の2つの位相ベクトルとの和が振幅2√2Eに対応し、その二乗が光強度8Iに対応することになる。 FIG. 5 (b), the phase values ​​of the two regions is 0 degrees, a drawing phase values ​​of the other two regions show the case of 90 degrees, 0 degrees two phase vectors and the direction of 90 degrees direction the sum of the two phase vectors corresponding to the amplitude 2√2E, so that the square corresponding to the light intensity 8I of.

なお、図5(c)は、位相値が0度の領域と位相値が90度の領域と位相値が180度の領域と位相値が270度の領域の場合を示す図である。 Incidentally, FIG. 5 (c), the region and the phase value of the region and the phase value of the phase value of 0 ° 90 ° region and the phase value of 180 degrees is a diagram showing a case of a 270-degree area. すなわち、0度方向の位相ベクトル5sと90度方向の位相ベクトル5tと180度方向の位相ベクトル5uと270度方向の位相ベクトル5vとの和のベクトルの振幅は0Eとなり、その二乗が光強度0Iに対応することになる。 That is, 0-degree direction of the phase vector 5s and amplitude of the vector sum of the phase vectors 5v phasor 5u and 270 degree direction 90-degree direction phasor 5t and 180 degree direction 0E becomes, the squared light intensity 0I It will correspond to.

図6は、結像光学系4における瞳関数と点像分布関数との関係を示す図である。 Figure 6 is a diagram showing the relationship between the pupil function and the point spread function in the imaging optical system 4. なお、図6(a)は、瞳関数と透過率との関係を示し、図6(b)は、点像分布関数と瞳関数との関係を示している。 Incidentally, FIG. 6 (a) shows the relationship between the pupil function and the transmittance, FIG. 6 (b) shows the relationship between the point spread function and the pupil function.

一般に、点像分布関数(図6(b))は、瞳関数(図6(a))を、フーリエ変換して得られる。 In general, the point spread function (FIG. 6 (b)), the pupil function (FIG. 6 (a)), and it is obtained by Fourier transform. 具体的には、結像光学系4が均一な円形瞳を有し、且つ収差がない場合、点像分布関数ASF(x,y)は、上述の式(D)により表わされる。 Specifically, it has an imaging optical system 4 is uniform circular pupil, and when there is no aberration, the point spread function ASF (x, y) is represented by the above formula (D).

均一ば円形瞳で収差がない場合、点像分布関数が最初に0となるまでの中央領域(すなわちエアリーディスク)の半径R/2は、式(E) If there is no aberration in uniform if circular pupil, a radius R / 2 of the central region to the point spread function first becomes 0 (i.e. Airy disk) has the formula (E)
R/2=0.61λ/NA ・・・(E) R / 2 = 0.61λ / NA ··· (E)
で表わされることが知られている。 In represented by it are known.

本発明においては、点像分布範囲Rは、図5(b)および図6(b)に示すように点像分布関数F(x)が最初に0となるまでの円形状の中央領域を意味している。 In the present invention, the point spread range R, means a circular central region to FIG 5 (b) and the point spread function F as shown in FIG. 6 (b) (x) is the first zero doing.

すなわち、図5(a)〜図5(c)に示したように、結像光学系の点像分布範囲Rに光学的に対応する円の中に複数(図5(a)〜図5(c)では4つ)の位相変調単位が含まれていると、複数の位相ベクトル5gの和により光の振幅を、すなわち光の強度を解析的に、且つ簡単な計算に従って制御することが可能である。 That is, FIG. 5 (a) ~ FIG. 5 as shown (c), the plurality in optically corresponding circle point spread range R of the imaging optical system (FIG. 5 (a) ~ 5 ( the phase modulation units c) in four) are included, the amplitude of the light by the sum of a plurality of phase vectors 5g, ie the intensity of the light analytic, can be controlled in accordance with and simple calculations is there. このようにして、比較的複雑な光強度分布であっても比較的容易に得ることができる。 In this manner, it can be obtained relatively easily even at relatively complicated light intensity distribution.

従って、本発明では、光強度を自由に制御するために、位相変調素子3の位相変調単位は、結像光学系4の点像分布範囲R(図4(b)参照)の半径すなわちR/2よりも光学的に小さいことが必要である。 Accordingly, in the present invention, in order to control the light intensity free, phase modulation unit of the phase modulation element 3, the radius i.e. R of the point spread in the imaging optical system 4 range R (see FIG. 4 (b)) / it is necessary to optically less than 2. 換言すれば、結像光学系4の像側における結像光学系の結像面(所定面)に換算して位相変調素子3の位相変調単位に基づく位相分布の大きさは、結像光学系4の点像分布範囲Rの半径R/2よりも小さいことが必要である。 In other words, the magnitude of the phase distribution in terms of the image plane of the imaging optical system (predetermined surface) based on the phase modulation unit of the phase modulation device 3 of the image side of the imaging optical system 4 includes an imaging optical system 4 is smaller than the radius R / 2 of the point spread range R that is required. なお、図3(a)に示した単位範囲Cは、実質的に、図4(b)を用いて説明した点像分布範囲Rと同一の大きさである。 The unit range C shown in FIG. 3 (a), substantially a diagram 4 (b) the same size and point spread range R described with reference to.

図2により説明したマスクパターンMKは、図7(a)〜(c)に示すように、1ブロック(1単位)あたりで、位相値を変化させる領域の面積(デューティ比)Dおよびその位相差を変えることで、図8を用いて以下に説明するように、透過する光の光強度を任意に設定できる。 Mask pattern MK described with reference to FIG. 2, as shown in FIG. 7 (a) ~ (c), in per block (one unit), the area of ​​a region for changing the phase value (duty ratio) D and the phase difference by changing the, as described below with reference to FIG. 8, it can be arbitrarily set the light intensity of the transmitted light. この場合、例えば、図7(b)を例に説明すると、位相値を変化させない部分または第1の位相値φ2を与える部分を互いに直交するラインLpにより形成することで、位相値が異なる部分すなわち第2の位相値φ1部分がドット状Dpとなる。 In this case, for example, it will be described as an example to FIG. 7 (b), by forming a line Lp perpendicular portions to provide a portion or first phase value φ2 does not change the phase value with each other, portion or phase values ​​are different second phase values ​​φ1 portion becomes dots Dp. もちろん、第1の位相値φ2部分と第2の位相値φ1部分が逆であってもよいことはいうまでもない。 Of course, the first phase value φ2 portion and a second phase value φ1 portion goes without saying that it may be reversed. また、1ブロックあたりで位相値が変化される面積も任意に設定できることもできる。 It is also possible area where the phase value is changed can be arbitrarily set per one block. なお、図7(a)は、ディーティ比Dがおおむね5%の例を、図7(b)は、同Dがおおむね50%の例を、図7(c)は、同Dがおおむね90%の例を、それぞれ示している。 Incidentally, FIG. 7 (a), an example of a duty ratio D is approximately 5%, FIG. 7 (b), an example of the D is substantially 50%, FIG. 7 (c), the D is approximately 90% the example, respectively.

図8は、図2および図3(a)により説明した位相変調素子の第1の位相値の部分と第2の位相値の部分とを一組としたピッチ(1ユニット)あたりの透過部の占める割合(横軸)すなわち図7(a)〜(c)に示したような異なる位相値の領域相互の面積比の変化と基板に照射される光の強度(%)との関係を示している。 8, the first phase value of the portion and the transmissive portion per pitch (1 unit) was a second phase value portion and a pair of phase-modulating elements described with reference to FIG. 2 and FIGS. 3 (a) shows the relationship between the ratio (horizontal axis) or FIG. 7 (a) ~ (c) the indicated such different phase values ​​intensity of light applied to change the substrate area mutual area ratio (%) occupied there.

図8から明らかなように、位相変調素子3の位相変調領域1ユニットにおける第1の位相値の部分と第2の位相値の部分との面積比を変えることで、位相変調素子3を通過する光の光強度を任意に設定可能である。 As is apparent from FIG. 8, by changing the area ratio of the portion and the portion of the second phase value of the first phase value in the phase modulation region 1 unit of the phase modulation element 3, passes through the phase modulating element 3 It can be arbitrarily set the light intensity of the light. なお、位相変調領域1ユニットの大きさは、図2および図3(a)により前に説明した単位範囲Cの大きさにより規定される。 The size of the phase modulation region 1 unit is defined by the size of the unit area C described earlier with reference to FIG. 2 and FIG. 3 (a). また、単位範囲Cの大きさは、結晶化装置のレンズ(照明光学系2)のNAと光源1から出射される光の波長λによって決まることは、前に説明した通りである。 The size of the unit area C is that determined by the wavelength of the NA and the light emitted from the light source 1 of the crystallizer lens (illumination optical system 2) lambda is as previously described. なお、位相変調素子3の位相変調領域1ユニットの第1の位相値部と第2の位相値部を構成する際の単位範囲C(図2および図3(a)参照)の大きさは、λ/NA以下に設定されなければならない。 The size of the unit range at the time of constituting the first phase value portion and the second phase value of the phase modulation region 1 unit of the phase modulation device 3 C (see Fig. 2 and Fig. 3 (a)), λ / NA must be set to be equal to or less than.

図8から明らかように、位相差θを、θ=60°(または300°)、θ=90°(または270°)、θ=120°(または240°)およびθ=180°のいずれかとした場合、図7(a)〜図7(c)により説明したデューティ比Dが50%となる場合を最小光強度として、デューティ比が0%から50%までの間は、次第に光強度が減少し、デューティ比が50%から100%までの間は、次第に光強度が増大することが認められる。 As is clear from FIG. 8, the phase difference θ, θ = 60 ° (or 300 °), θ = 90 ° (or 270 °), and either of θ = 120 ° (or 240 °) and theta = 180 ° If the case where the duty ratio D described with reference to FIG. 7 (a) ~ FIG 7 (c) is 50% as the minimum light intensity, while the duty ratio is 0% to 50%, gradually the light intensity is reduced , between the duty ratio of 50% to 100%, it is recognized that gradually light intensity increases.

この光強度の変化は、 This change in light intensity,
Iを光強度 Light intensity I
θを位相差 Phase difference θ
Dをデューティ比(位相値の異なる領域の面積比) Duty ratio D (the area ratio of the different regions of phase values)
とするとき、以下に示す(F)式により When the by shown below (F) Formula
I=(2−2cosθ)D −(2−2cosθ)D+1 ・・・(F) I = (2-2cosθ) D 2 - (2-2cosθ) D + 1 ··· (F)
により説明される。 It is explained by.

従って、位相値変調型のマスクパターンMKを用いて基板上の半導体膜に、アライメントマークを形成する際の最適な露光光の光強度は、基板上の半導体膜の組成や厚さ等の半導体膜側の要因と、マスクパターンMKに与えられる位相差およびそのデューティ比Dに基づいて任意に設定される。 Thus, the semiconductor film on the substrate by using a mask pattern MK phase value modulation type, optimal light intensity of the exposure light at the time of forming the alignment mark, the semiconductor film of the composition and thickness of the semiconductor film or the like on the substrate and cause side, is arbitrarily set based on the phase difference and the duty ratio D provided to the mask pattern MK.

次に、マークパターンMKを、ガラス基板上に、例えば光を遮光することのできる金属材料を、所定幅(面積)及び間隔(スペース)で配列する透過光量変調型とする例を説明する。 Next, the mark pattern MK, on ​​a glass substrate, for example, a metallic material capable of blocking light, an example of a transmitted light quantity modulation type be arranged in a predetermined width (area) and spacing (space).

図9に示すように、マークパターンMKは、位相値を異ならせる方法以外にも、光を遮光する金属薄膜を選択的に設けて、遮光部Ps(またはPt)と1ブロック(1単位)あたりで所定の面積となる非遮光部(すなわち透過部)Ss(またはSt)を配列することでも形成される。 As shown in FIG. 9, the mark pattern MK, other than a method of varying the phase value by providing a metallic thin film for blocking light selectively, the light shielding portion Ps (or Pt) and 1 block (1 unit) per in also by arranging the non-light-shielding portion used as the predetermined area (i.e., the transmissive portion) Ss (or St) it is formed. 例えば、図10(a)〜図10(c)に示すように、1ブロック(1単位)あたりで、光が透過することを抑止する領域の面積すなわち遮光部Ps(またはPt)と非遮光部Ss(またはSt)との比率を変えることにより、図11により説明するように、マークパターンMKを透過する光の光強度を任意に設定できる。 For example, as shown in FIG. 10 (a) ~ FIG 10 (c), in per block (one unit), the area of ​​the region prevents a light is transmitted i.e. shielding portion Ps (or Pt) and the non-light-shielding portion by varying the ratio of the ss (or St), as described by Figure 11, it can be arbitrarily set the light intensity of the light transmitted through the mark pattern MK. いうまでもなく、非遮光部と遮光部は、金属薄膜を選択的に設ける方法に応じて、任意に製造可能である。 Needless to say, the light blocking portion and the non-light-shielding portion, in accordance with the method of selectively providing a metal thin film can be produced arbitrarily. この場合、例えば、図10(b)を例に説明すると、非遮光部を互いに直交するスペースSsにより形成する場合は、遮光部Psがドット状となり、相互に直交するストライプ状の金属薄膜Stを設ける場合は、非遮光部Ptがドット状となる(透過部および遮光部のそれぞれは、逆転したパターンであるから、面積比のみを考慮すると、マークパターンMKは、2種類となる)。 In this case, for example, to describe an example FIG. 10 (b), the case of forming a space Ss perpendicular to non-shaded portions to each other, the light shielding portion Ps becomes dot-shaped, the stripe-shaped metal thin film St mutually orthogonal in the case of providing the non-light-shielding portion Pt is dot-like (each transmitting portion and light shielding portion, since it is reverse pattern, considering only the area ratio, the mark pattern MK is a two).

より詳細には、図10(a)〜図10(c)に示すように、1ユニット(すなわち上述したブロックを概ね4〜9ブロックとし、図2および図3(a)により前に説明した単位範囲Cに相当する)あたりの、光遮光部の面積/1ユニットの面積をデューティ比Dとすることで、図11を用いて以下に説明するように、位相変調素子のマークパターンMK部分を透過する光の光強度を任意に設定できる。 Unit More specifically, as shown in FIG. 10 (a) ~ FIG 10 (c), the one unit (ie roughly 4-9 blocks blocks described above, previously described by FIGS. 2 and FIGS. 3 (a) per corresponding to the range C), the area of ​​the area / 1 unit of the light shielding portion by the duty ratio D, as described below with reference to FIG. 11, transmitted through a mark pattern MK portion of the phase modulator light intensity of the light can be arbitrarily set. なお、図10(a)は、ディーティ比Dがおおむね0%(全透過すなわち非遮光)の例を、図10(b)は、同Dがおおむね50%の例を、図10(c)は、同Dがおおむね100%(全遮光)の例を、それぞれ示している。 Incidentally, FIG. 10 (a), the duty ratio D is approximately 0% example (total transmission i.e. unblocking), FIG. 10 (b), an example of the D is substantially 50%, FIG. 10 (c) an example of 100% the D is substantially (all light), respectively.

図11は、図10(a)〜図10(c)を例に説明した光を遮光する金属薄膜を選択的に設け、遮光部と非遮光部の割合すなわちデューティ比Dをを変化させた際の位相変調素子3を通過する光の光強度の変化を説明している。 Figure 11 is provided with a thin metal film for shielding light described FIG 10 (a) ~ FIG. 10 (c) is an example selectively, when changing the proportion i.e. duty ratio D of the shielding portion and the non-light-shielding portion It describes a change in the light intensity of the light passing through the phase modulating element 3. なお、非遮光部の1ユニットの大きさは、図2および図3(a)により前に説明した単位範囲Cの大きさにより規定される。 The size of one unit of the non-light-shielding portion is defined by the size of the unit area C described earlier with reference to FIG. 2 and FIG. 3 (a). また、単位範囲Cの大きさは、結晶化装置のレンズ(照明光学系2)のNAと光源1から出射される光の波長λによって決まることは、前に説明した通りである。 The size of the unit area C is that determined by the wavelength of the NA and the light emitted from the light source 1 of the crystallizer lens (illumination optical system 2) lambda is as previously described.

図11から明らかように、デューティ比Dが0%(全透過)、D=50%およびD=100%(全遮光)のいずれかとした場合、デューティ比Dが100%となる場合を最小光強度として、デューティ比が0%(全透過)から次第に光強度が減少されることが認められる。 As is clear from FIG. 11, the duty ratio D is 0% (total transmission), when either of D = 50% and D = 100% (total light), the minimum light intensity when the duty ratio D is 100% as is recognized that gradually light intensity from the duty ratio is 0% (total transmission) is reduced.

この光強度の変化は、 This change in light intensity,
Iを光強度 Light intensity I
Dをデューティ比(遮光面積/透過(非遮光)面積) Duty ratio D (light blocking area / transmission (non-shaded) area)
とするとき、以下に示す(G)式により When the by shown below (G) Formula
I=(1−D) =D −2D+1 ・・・(G) I = (1-D) 2 = D 2 -2D + 1 ··· (G)
により説明される。 It is explained by.

このように、光遮光型のマスクパターンMKを用いて基板上の半導体膜にアライメントマークを形成する際の最適な露光光の光強度は、基板上の半導体膜の組成や厚さ等の半導体膜側の要因と、マスクパターンMKの遮光面積/光透過面積の比(デューティ比)Dに基づいて任意に設定される。 Thus, optimal light intensity of the exposure light at the time of forming the alignment marks on the semiconductor film on the substrate by using a mask pattern MK light shielding type semiconductor film composition and thickness of the semiconductor film or the like on the substrate and cause side, is arbitrarily set based on the ratio (duty ratio) D of the light shielding area / light transmitting area of ​​a mask pattern MK.

以下、図12(a)および図12(b)を用いて、図9および図10(a)〜(c)により説明した所定の光強度を提供可能な透過光量変調型パターンにより光強度が変化させた結果について説明する。 Hereinafter, with reference to FIG. 12 (a) and 12 FIG. 12 (b), the light intensity is changed by the amount of transmitted light modulation pattern capable of providing a predetermined light intensity described with reference to FIG. 9 and FIG. 10 (a) ~ (c) It will be described a result of the.

例えば、大粒径の単結晶シリコン粒を結晶成長させるためには、例えば1J/cm 程度のフルエンス(照射光)を必要とする。 For example, in order to crystallize growing single crystal silicon grain of large grain size requires for example 1 J / cm 2 of about fluence (irradiation light). しかしながら、図12(b)に示すように、位相値を変化させる領域が無く、総ての光が透過可能な領域9bのみからなるパターンを用いた場合、図13に曲線bで示すように、半導体膜上に1J/cm のフルエンスの光が、そのまま照射される。 However, as shown in FIG. 12 (b), there is no area to change the phase value, if all the light using the pattern consisting of only permeable region 9b, as indicated by the curve b in FIG. 13, fluence of light of the semiconductor film on a 1 J / cm 2 is directly irradiated. 従って、上述したアブレーションが生じて、アライメントマークとして認識できるパターンを形成することは困難である。 Accordingly, occurs ablation described above, it is difficult to form a pattern that can be recognized as an alignment mark. これに対して、図12(a)に示すように、光が透過可能な領域9bに、所定比率(面積比)で位相値を変化させることのできる領域9aを設けることで、透過光量すなわち光強度を、任意に設定できる。 In contrast, as shown in FIG. 12 (a), the light permeable region 9b, by providing the region 9a capable of changing the phase value at a predetermined ratio (area ratio), the amount of transmitted light or light strength, can be arbitrarily set. 図12(a)に示すパターンにおいて、例えばそのデューティ(非遮光部分の面積/全面積)を40%とした場合、光強度は、図13に曲線aで示すように、1J/cm のフルエンスの光の透過量を「1」として正規化した場合、概ね60%となることが、シミュレーションにより確認されている。 In the pattern shown in FIG. 12 (a), for example if you its duty (area / total area of the non-light-shielding portion) 40%, light intensity, as shown in FIG. 13 by the curve a, fluence of 1 J / cm 2 If of the amount of transmitted light is normalized as "1", generally be a 60%, it has been confirmed by simulation.

図14(a)及び図14(b)は、図12(a)および図12(b)ならびに図13により説明した原理を用い、同一基板上の半導体膜に、同一の工程で、1J/cm のフルエンスの光を照射した結果の一例を示す拡大写真である。 FIGS. 14 (a) and. 14 (b), using the principles described with reference to FIGS. 12 (a) and 12 (b) and FIG. 13, the semiconductor film on the same substrate, in the same process, 1 J / cm the light of the second fluence is an enlarged photograph showing one example of a result of the irradiation.

図14(a)に示されるように、位相変調素子として機能する所定の位相値の領域を有し、照射光のフルエンスを一定強度に制限できるパターンを用いて所定の強度の光を照射した場合、基板(検証サンプル)上に、元のパターンに対応するコントラストの差が形成されることが認められる。 As shown in FIG. 14 (a), it has an area of ​​predetermined phase value which functions as a phase modulating element, when irradiated with light of a predetermined intensity using the pattern that can limit the fluence of the irradiation light to the constant intensity , on the substrate (verification sample), it is recognized that difference in contrast corresponding to the original pattern. これに対し、同一の工程において、同一基板(検証サンプル)上に、非強度制限パターンすなわち位相変調素子としての機能を持たないパターンにより所定の強度の光を照射した場合、図14(b)に示すように、基板上の半導体膜が黒化して元のパターンが確認できない。 In contrast, in the same step, on the same substrate (Verification Sample), when irradiated with light of a predetermined intensity by a pattern that does not have a function as a non-power-limiting pattern or phase modulation element, FIG. 14 (b) as shown, a semiconductor film on the substrate can not be confirmed the original pattern blackened. このことは、基板上の半導体膜に、アブレーション(膜破壊)が生じたと考えることが妥当である。 This means that the semiconductor film on the substrate, it is reasonable to think that the ablation (film breakdown) occurs.

図15は、図14(a)の領域[A]部分を拡大したものである。 Figure 15 is an enlarged area [A] portion of FIG. 14 (a). なお、図15において、中央付近の背景の色の濃さが異なる部分が、図14(a)における背景の色の濃さが異なる境界部分に対応する。 In FIG. 15, density different portions of the color of the background near the center, the color density of the background in Fig. 14 (a) corresponds to a different boundary portion. また、図15から明らかなように、基板上の半導体膜に形成されたパターンは、3μmピッチであり、アライメントマークとして利用可能なパターンであっても十分に解像可能であることが認められる。 Moreover, as is clear from FIG. 15, the semiconductor film is formed in a pattern on the substrate, a 3μm pitch is found to be sufficiently resolvable even pattern that can be used as an alignment mark.

図16は、図14(a)に示したパターンを用いて基板上の半導体膜に形成したマークを周知のフォトリソグラフィ装置で検出した結果を示している。 Figure 16 shows the result of detection by the known photolithography apparatus marks formed on the semiconductor film on the substrate by using the pattern shown in FIG. 14 (a). 図16から、フォトリソグラフィ装置における通常の工程で処理するアライメント検出と同様の信号検出ができていることがわかる。 From Figure 16, it can be seen that it is similar to the signal detection and alignment detection for processing in a conventional process in photolithography apparatus.

すなわち、上述した本発明の原理を適用する(透過する照射光の強度または位相値を、例えば面積比の変化によって任意に設定可能なパターンを用いる)ことで、大粒径の単結晶シリコン粒を結晶成長させるとともに、アブレーションを生じさせることなく基板上の半導体膜にアライメントマークを形成することができる。 That is, the principles applied to the present invention described above (the intensity or phase value of the illumination light transmitted through, for example, a settable patterns arbitrarily by changing the area ratio) that is, the single-crystal silicon grains of large grain size with crystal growth, the semiconductor film on the substrate without causing ablation can form an alignment mark.

以上説明したように、本発明の光変調素子を用いることにより、基板上の半導体膜に所定の強度分布(所定のフルエンス)の光を照射して半導体膜を構成する半導体を結晶成長させる際に、以降の工程において利用可能なアライメントマークを、同一の工程において形成できる。 As described above, by using the optical modulator of this invention, the semiconductor forming the semiconductor film is irradiated with light of a predetermined intensity distribution in the semiconductor film on the substrate (predetermined fluence) during crystal growth the alignment marks are available in the subsequent steps can be formed in the same step. これにより、例えば結晶成長された半導体膜の結晶領域に対応して半導体能動素子等を形成する際のアライメントが容易になる。 Thus, for example, alignment when in correspondence with the crystalline region of the crystal growth semiconductor film to form a semiconductor active element or the like is facilitated. なお、アライメントマークは、位相変調素子に組み込まれるマークパターンの位置を変更することで、結晶を成長させる半導体膜の任意の位置に形成可能である。 The alignment mark by changing the position of the mark pattern to be incorporated into the phase modulation element may be formed at an arbitrary position of the semiconductor film to grow a crystal. 従って、本発明により、基板上の半導体膜の任意の位置にアライメントマークを設けることが後段の工程で形成される半導体能動素子等の特性に影響を及ぼすこともない。 Accordingly, the present invention, by providing the alignment mark at an arbitrary position on the semiconductor film on the substrate is not also affect the properties of such semiconductor active element formed in a subsequent step.

すなわち、本発明の光変調素子は、光を変調して所定の光強度分布を形成する二種類以上の光強度変調領域を有し、少なくとも一種類の光強度変調領域は二種類の基本パターンから構成される。 That is, the light modulation element of the present invention includes two or more kinds of the light intensity modulation area which modulates the light to form a predetermined light intensity distribution, at least one of the light intensity modulation area from the two kinds of basic patterns constructed. 第1の基本パターンは、遮光領域と透過領域の集合からなり、第2の基本パターンは、遮光領域のみ、もしくは第1の基本パターンに比較して遮光領域の面積の比率の大きな遮光領域と透過領域の集合からなることを特徴とする。 First basic pattern consists of a set of light-blocking region and the transmission region, the second basic pattern, the light shielding region only, or transmission with large light-blocking region of the ratio of the area of ​​the light shielding region as compared to the first basic pattern characterized by comprising the set of regions.

この構成は、例えば図9ならびに図10(a)〜(c)に示したマークパターンMK(3)における個々のブロックの遮光部PsまたはPtと非遮光部すなわち光透過領域SsまたはSt、ならびにマークパターンMKが一体的に形成される光変調素子3として、説明される。 This configuration, for example, FIG. 9 and FIG. 10 (a) ~ shielding of the individual blocks in the marks shown in (c) pattern MK (3) Ps or Pt and the non-light-shielding portion or the light transmitting area Ss or St, and Mark as the light modulation device 3 in which the pattern MK are formed integrally, it is described.

また、本発明の光変調素子は、二種類以上の光強度変調領域を有し、少なくとも一種類の光強度変調領域が、異なる位相変調値を有する二種類以上の位相変調領域の集合からなる第1の基本パターンと、単一位相値の領域のみ、もしくは第1の基本パターンに比較してその面積率が異なる二種類以上の位相変調領域の集合からなる第2の基本パターンと、を有することを特徴とする。 Further, the light modulation element of the present invention includes two or more kinds of optical intensity modulating region, at least one of the light intensity modulation region, consists of a set of two or more of the phase modulation region having a different phase modulation values ​​a having a first basic pattern, only the area of ​​the single-phase values, or a second basic pattern the area ratio as compared to the first basic pattern consists of a set of two kinds or more of the phase modulation region, the the features.

この構成は、例えば図2ならびに図7(a)〜(c)に示したマークパターンMK(3)における個々のブロックの第1の位相値φ1(またはDp)と第2の位相値φ2(またはLp)、ならびにマークパターンMKが一体的に形成される光変調素子3として、説明される。 This configuration, for example, FIGS. 2 and 7 (a) ~ the first phase values ​​of the individual blocks in the marks shown in (c) pattern MK (3) .phi.1 (or Dp) a second phase value .phi.2 (or lp), and the mark pattern MK as a light modulation element 3 which is formed integrally, it is described.

また、本発明は、非単結晶半導体膜に二種類以上の光強度分布の光を照射して非単結晶半導体膜を結晶化する結晶化方法において、 Further, the present invention provides a crystallization method for crystallizing an irradiated to the non-single-crystal semiconductor film with light of two or more of the light intensity distribution on the non-single-crystal semiconductor film,
二種類以上の光強度分布を与えるための第1および第2の光強度分布領域のうちの第2の光強度分布領域は光強度の異なる2種類の領域から構成され、 The second light intensity distribution region of the first and second light intensity distribution region for providing two or more kinds of light intensity distribution is constructed from two different types of regions of the light intensity,
第1の光強度分布領域の光強度の最大値をI とし、 The maximum value of the light intensity of the first light intensity distribution region and I 1,
第2の光強度分布領域の光強度を、大きな方からI およびI とする際に、 The light intensity of the second light intensity distribution region, from the larger when the I 2 and I 3,
> I > I I 1> I 2> I 3
とすることを特徴とする結晶化方法である。 A crystallization method characterized in that a.

また、均一な光強度分布を有する光が照射されることで非単結晶半導体膜にアブレーションが生じる最小の光強度をI とするとき、 Further, the minimum light intensity ablation occurs in the non-single-crystal semiconductor film by light irradiation with uniform light intensity distribution when the I a,
> I > I I a> I 2> I 3
である。 It is.

一方、均一な光強度分布を有する光が照射されることで非単結晶半導体膜が溶融する最小の光強度をI とするとき、 On the other hand, the minimum light intensity non-single-crystal semiconductor film by light irradiation is melted with a uniform light intensity distribution when the I c,
> I > I I 2> I c> I 3
である。 It is.

図18(a)〜(f)は、本実施形態の結晶化装置を用いて結晶化された領域(被処理面)に電子デバイス(半導体能動素子)を作製する工程を示す工程断面図である。 Figure 18 (a) ~ (f) is a process cross-sectional views illustrating the process for producing the electronic device (semiconductor active element) to the crystallized region (surface to be processed) by using the crystallization apparatus of the present embodiment .

図18(a)に示すように、絶縁基板80(例えば、アルカリガラス、石英ガラス、プラスチック、もしくはポリイミド等)が、用意される。 As shown in FIG. 18 (a), the insulating substrate 80 (e.g., alkali glass, quartz glass, plastic, or polyimide, etc.), is prepared. 絶縁基板80上には、下地膜81(例えば、膜厚50nmのSiNあるいは膜厚100nmのSiO 積層膜類)及び非晶質半導体膜82(例えば、膜厚50nm〜200nm程度のSi,Ge,SiGe等)及びキャップ膜(例えばSiO ,SiON,SiOx,SiN等)83が、化学気相成長法やスパッタ法により成膜されている。 On the insulating substrate 80, the base film 81 (eg, SiO 2 multilayer film such as SiN or thickness 100nm of thickness 50 nm) and the amorphous semiconductor film 82 (e.g., a thickness of about 50 nm to 200 nm Si, Ge, SiGe, etc.) and the cap film (for example SiO 2, SiON, SiOx, SiN, etc.) 83 is deposited by chemical vapor deposition or sputtering. 次に、例えば図3(a)により前に説明したマークパターンMKが一体に形成されている位相変調素子3を介して、非晶質半導体膜82及びキャップ膜83の表面の一部または全部、例えば予め定められた領域にレーザ光E(例えばKrFエキシマレーザ光やXeClエキシマレーザ光)が照射される。 Then, for example, FIG. 3 through the phase modulation element 3 the mark pattern MK previously described by (a) is formed integrally, a portion or all of the surface of the amorphous semiconductor film 82 and cap film 83, for example, a laser beam E (e.g. KrF excimer laser light or XeCl excimer laser light) is irradiated to a predetermined region.

位相変調素子3は、図17に示す通り、アライメントマークのためのマークパターンMKの他に、処理対象である基板6で結晶成長させるための位相シフトパターンSPが形成されている。 Phase modulating element 3, as shown in FIG. 17, in addition to the mark pattern MK for the alignment mark, the phase shift pattern SP for growing crystals by the substrate 6 to be processed is formed.

図3(a)により前に説明したが、位相変調素子3は、結像光学系4の既に説明した点像分布範囲の直径(図3(a)に「C」で示す円)よりも光学的に幅の小さなライン部31とスペース部32からなるラインアンドスペースパターン30を有する。 Although previously described by FIG. 3 (a), the phase modulating element 3, the optical than the diameter of the already point spread range described of the imaging optical system 4 (circles indicated by "C" in FIG. 3 (a)) to have a line-and-space pattern 30 consisting of a small line section 31 and the space portion 32 of width. なお、単にラインアンドスペースパターンと呼称する場合、一般に透過領域と非透過領域の組を示すが、本発明では二種類の異なる位相の繰り返しをラインアンドスペースと表記する。 Incidentally, when simply referred to as a line-and-space pattern, generally it shows a set of the transmissive region and non-transmissive areas, but in the present invention is denoted the repetition of two different phases and a line and space.

図3(a)においては、斜線を施した各ライン部31は、第1の位相値φ1(例えば0度)を有し、斜線を付加しない空白として示した各スペース部32は、第2の位相値φ2(例えば180度)を有する。 In FIG. 3 (a), the line portion 31 indicated by hatching has a first phase value .phi.1 (e.g. 0 °), each space portion 32 shown as blank without adding diagonal lines of the second a phase value .phi.2 (e.g. 180 degrees). また、互いに隣接するライン部31の幅とスペース部32の幅との比、すなわち第1の位相値φ1の部分と第2の位相値φ2の部分とを一組としてピッチを示すとき、第1の位相値φ1の占める割合が矢印x方向に沿って変化している。 Also, when referring to pitch ratio of the width of the space portion 32 of the line section 31, i.e. the portion of the first phase value φ1 and a portion of the second phase value φ2 as a set adjacent to each other, the first proportion of the phase values ​​φ1 is changed along the direction of arrow x.

具体的には、図3(a)に示す位相変調素子においてはラインアンドスペースパターン30の中央(位置30A)において、デューティ比(ライン部31の幅/ピッチ)が0%で、周辺に向かうにつれてデューティ比が5%ずつ増大するパターンが与えられている。 Specifically, in the center (position 30A) of the line-and-space pattern 30 in the phase modulation element shown in FIG. 3 (a), as the duty ratio (width / pitch of the line portion 31) is 0%, towards the periphery a pattern duty ratio is increased by 5% is given. なお、位相変調素子3の両側(位置30B)では、デューティ比は50%である。 In both sides of the phase modulating element 3 (position 30B), the duty ratio is 50%.

すなわち、図3(a)に示した位相変調素子3においては、位相値φ1の第1領域としてのライン部31と位相値φ2の第2領域としてのスペース部32との占有面積率が位置によって変化する位相分布を有する。 That is, in the phase modulating element 3 shown, by occupying area ratio is the position of the space portion 32 as a second region of the line section 31 and the phase value φ2 as a first region of the phase values ​​φ1 FIGS. 3 (a) having varying phase distribution.

以上のように、結像光学系4の点像分布範囲に光学的に対応する単位範囲Cに含まれるライン部31とスペース部32との占有面積率を、適宜変化させることで、基板6上での光強度分布を所定の大きさに制御することができる。 As described above, the occupied area ratio of the line portion 31 and the space portion 32 included in the unit range C optically corresponding to the point image distribution range of the imaging optical system 4, by appropriately changing the substrate 6 on it is possible to control the light intensity distribution to a predetermined size at.

具体的には、図3(a)に示したように、長手(矢印x)方向の中央付近を、実質的に第1の位相値φ1(0度)とし、矢印x方向の両端部に向けて、次第に第2の位相値φ2(180度)の領域の比が増えるようにラインアンドスペースパターン30を形成する。 Specifically, as shown in FIG. 3 (a), the longitudinal (arrow x) direction near the center, substantially as a first phase value .phi.1 (0 °), towards the opposite ends in the direction indicated by the arrow x Te, to form a line-and-space pattern 30 as gradually the ratio of the area of ​​the second phase value .phi.2 (180 degrees) is increased.

矢印zで示すように用紙表面(手前側)から裏面(奥側)方向に位相変調素子3を透過する入射光は、図3(b)に示すように、ラインアンドスペースパターン30の中央に対応する位置30Aを透過した場合に最も光強度が大きくなる。 Incident light passing through the phase modulating element 3 on the back (back side) direction from the paper surface (front side) as indicated by the arrow z, as shown in FIG. 3 (b), corresponding to the middle of the line and space pattern 30 most light intensity increases the position 30A that when transmitted. 一方、ラインアンドスペースパターン30の両側に対応する位置30Bを透過した入射光の光強度は、最も小さくなる。 On the other hand, the light intensity of the incident light transmitted through the position 30B corresponding to both sides of the line-and-space pattern 30 is minimized. すなわち、図3(a)に示したようなシフトパターンが与えられた位相変調素子3を用いることにより、長手(矢印x)方向に関して、アルファベットのVと逆さまにしたVが交互に並んだようなジグザグの光強度パターンの光強度分布が得られる。 That is, by using the phase modulating element 3 shift pattern is given as shown in FIG. 3 (a), in the longitudinal (arrow x) direction, such as V, inverted and alphabet V is alternating light intensity distribution of the zigzag of the light intensity pattern. この場合、光強度のピークは、位相変調素子3において矢印x方向の概ね中央である位置30Aを透過する光により規定される。 In this case, the peak in light intensity is defined by light passing through a generally position 30A is the center of the arrow x direction in the phase modulating element 3.

以上説明したように、図3(a)に示した位相変調素子3を用いることで、図3(b)に示すように、予め設定した位置において光強度分布の底部を作り、光強度分布の底部から周辺に向かって光強度が増大するような強度分布パターンの光を用いることで、大粒径の結晶を、結晶核から基板6の面方向(x方向)に沿って成長(ラテラル成長)させることができる。 As described above, by using the phase modulating element 3 shown in FIG. 3 (a), as shown in FIG. 3 (b), making the bottom of the light intensity distribution at the position set in advance, the light intensity distribution by using the light intensity distribution pattern as the light intensity increases toward the periphery from the bottom, large grain crystals, grown from the crystal nuclei along the surface direction of the substrate 6 (x-direction) (lateral growth) it can be. これにより、大粒径の結晶化半導体膜を生成することができる。 This makes it possible to produce a crystallized semiconductor film with a large grain size.

特に、凹型パターンの中でも周辺に向かって線形的に光強度が増大するようなV字型パターンの光強度分布では周囲に向かう温度勾配も線形状になるので、結晶の成長が途中で停止することなく、さらに大粒径の結晶化半導体膜を生成することができる。 In particular, since the temperature gradient also line shape toward the periphery in the light intensity distribution of the V-shaped pattern as linearly light intensity toward the periphery among the concave pattern is increased, the crystal growth is stopped halfway no, it is possible to further produce a crystallized semiconductor film with a large grain size. また、図3(b)に示したように、余分な凹凸分布の光強度分布が発生しないため、上述したパターンの光強度分布を用いることにより、高い充填率で結晶粒をアレイ状に生成することができる。 Further, as shown in FIG. 3 (b), since the light intensity distribution of the extra uneven distribution does not occur, by using a light intensity distribution of the patterns described above, to produce a crystal grain in an array with a high filling rate be able to.

また、位相変調素子において中心から端部までの長さを5μmとすることは、以降の工程で形成される電子デバイス(半導体能動素子)、例えばTFT(薄膜トランジスタ)を10μmピッチで配列するために有益である。 Further, a length of the end portion and 5μm from the center in the phase modulating element, an electronic device (semiconductor active devices) formed in the subsequent step, for example, beneficially TFT (thin film transistor) in order to arrange at 10μm pitch it is.

一方、マークパターンMKが設けられている領域を含む位相変調素子3を通過した光の強度は、図3(c)に示すように、マークパターンMKに対応する位置で、所定の光強度に設定される被処理基板上にマークを形成する。 Meanwhile, the intensity of the light passing through the phase modulation element 3 including a region where the mark pattern MK is provided, as shown in FIG. 3 (c), at a position corresponding to the mark pattern MK, setting the predetermined light intensity are the marks are formed on a substrate to be processed. このとき、マークパターンMKを透過されるべき光の光強度は、マークパターンMKが位相変調型である場合には、図7(a)〜図7(c)および図8ならびに(F)式により説明した光強度に設定される。 At this time, the light intensity of the light to be transmitted through a mark pattern MK, if the mark pattern MK is a phase modulation type, the FIG. 7 (a) ~ FIG. 7 (c) and FIG. 8 and (F) Formula It is set to a light intensity described. また、マークパターンMKを透過されるべき光の光強度は、マークパターンMKが光強度変調型(遮光型)である場合には、図10(a)〜図10(c)および図11ならびに(G)式により説明した光強度に設定される。 Further, the light intensity of the light to be transmitted through a mark pattern MK, if the mark pattern MK is a light intensity modulation type (light-shielding type) is, FIG. 10 (a) ~ FIG 10 (c) and FIG. 11 and ( G) is set to the light intensity described by formula.

なお、マークパターンMKは、後段の工程で形成される半導体能動素子等の特性に影響を及ぼすことのない任意の位置に形成することが望ましい。 Incidentally, the mark pattern MK is preferably formed in any position without affecting the characteristics of semiconductor active elements are formed in a subsequent step. 従って、図17に示した位相変調素子3に設けられるマークパターンMKは、被処理対象であるガラス基板6上で結晶成長のための結晶核が予定される位置および結晶核を中心として能動素子、例えばTFT(薄膜トランジスタ)が形成される領域に相当する範囲以外の位置に形成することが望ましい。 Accordingly, the mark pattern MK provided in the phase modulating element 3 shown in FIG. 17, an active element as the center the position and the crystal nuclei crystal nuclei are scheduled for crystal growth on a glass substrate 6 as an object to be processed, for example it is desirable to form at positions other than a range corresponding to the region where TFT (thin film transistor) is formed. このとき、位相シフトパターンSPやマークパターンMKの存在しない領域では、照射光は、強度変調されることなくそのままの光強度で処理されてしまうので、必要であれば、遮光膜等により遮光してもよい。 In this case, in a region where there is no phase shift pattern SP and the mark pattern MK, the illumination light, so have been processed as it light intensity without being intensity modulated, if necessary, protected from light by the light shielding film or the like it may be.

レーザ光Eが基板80に照射されることで、図18(b)に示すように、基板80の半導体膜82が一旦溶融され、再び結晶される際に、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜84が生成される。 By laser beam E is irradiated to the substrate 80, as shown in FIG. 18 (b), melted semiconductor film 82 of the substrate 80 is once upon being crystallized again, polycrystalline having a crystal with a large grain size semiconductor film or a single crystal semiconductor film 84 is produced. 同時に、位相変調素子3に一体に設けられたマークパターンMKと対応する多結晶半導体膜または単結晶化半導体膜84の所定の位置に、アライメントマーク84Aが形成される。 At the same time, in place of the polycrystalline semiconductor film or a single crystal semiconductor film 84 corresponding to the mark pattern MK provided integrally with the phase modulation element 3, the alignment mark 84A is formed. 次に、図示しない読み取り(検出装置すなわちフォトリソグラフィ装置)により読み込まれたアライメントマーク84Aが基準とされて基板80の位置が特定される。 Next, is the alignment mark 84A read by the reading, not shown (the detection device or a photolithography apparatus) the reference position of the substrate 80 are identified. 続いて、ステージ5により保持された基板80が、図19により後段に説明するように基板80の平面方向に沿った2軸方向に移動される。 Subsequently, the substrate 80 held by the stage 5 is moved in two axial directions along the plane direction of the substrate 80 as explained later with FIG. 19.

この後、図18(c)に示すように、フォトリソグラフィ技術により、多結晶半導体膜または単結晶化半導体膜84が、例えば薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域等として用いられる半導体膜85および基板80上に残すべきアライメントマーク84Aとして、所定形状にパターニングされる。 Thereafter, as shown in FIG. 18 (c), by photolithography, a polycrystalline semiconductor film or a single crystal semiconductor film 84 is, for example, thin film transistor channel region, the semiconductor film 85 is used as a source region, a drain region, and the like and as an alignment mark 84A should remain on the substrate 80 on and patterned into a predetermined shape.

次に、図18(d)に示すように、半導体膜85及びアライメントマーク84Aの表面に、例えばゲート絶縁膜86として利用される膜厚20nm〜100nmのSiO 膜が、化学気相成長法やスパッタ法等により成膜される。 Next, as shown in FIG. 18 (d), the surface of the semiconductor film 85 and the alignment mark 84A, for example, SiO 2 film having a thickness 20nm~100nm utilized as a gate insulating film 86 is, Ya chemical vapor deposition It is deposited by sputtering or the like.

以下、図18(e)に示すように、ゲート絶縁膜86上に、シリサイドやMoWなどによりゲート電極87として利用される金属薄膜が所定厚さに形成され、マスキングおよびエッチングなどの一連の工程により、所定の形状にパターニングされる。 Hereinafter, as shown in FIG. 18 (e), on the gate insulating film 86, metal thin film is used as the gate electrode 87 due silicide or MoW is formed to a predetermined thickness, by a series of steps such as masking and etching , it is patterned into a predetermined shape. 続いて、ゲート電極87をマスクとして、例えばNチャネルトランジスタの場合にはP(リン)、Pチャネルトランジスタの場合にはB(ホウ素)等の不純物イオン88が注入される。 Subsequently, the gate electrode 87 as a mask, for example, in the case of the N-channel transistor is P (phosphorus), impurity ions 88 such as B (boron) in the case of a P-channel transistor is implanted. その後、図示しないが、窒素雰囲気(例えば450℃で1時間)でアニール処理を行い、不純物を活性化して島状の半導体膜85にソース領域91、ドレイン領域92を形成する。 Thereafter, although not shown, an annealing treatment in a nitrogen atmosphere (e.g., 1 hour at 450 ° C.), the source region 91 in the semiconductor film 85 islands of activating the impurities to form the drain region 92. なお、ゲート電極87をマスクとして用いたことにより不純物イオン88が注入されずに残った領域がチャネル90となることはいうまでもない。 Needless to say, the region in which the impurity ions 88 remained without being injected by using the gate electrode 87 as a mask forms a channel 90.

次に、図18(f)に示すように、例えば層間絶縁膜89が所定厚さに成膜され、図示しない工程により所定位置に、コンタクトホールが設けられる。 Next, as shown in FIG. 18 (f), for example, it is deposited an interlayer insulating film 89 is in a predetermined thickness, a predetermined position by a not-shown step, a contact hole is provided. コンタクトホールには、チャネル90でつながるソース91およびドレイン92と接続されるソース電極93およびドレイン電極94が接続される。 In the contact holes, a source electrode 93 and drain electrode 94 is connected to the source 91 and drain 92 connected by channel 90 is connected.

以上の工程により、多結晶トランジスタあるいは単結晶化半導体に、薄膜トランジスタ(TFT)を形成することができる。 Through the above steps, the polycrystalline transistor or single-crystallized semiconductor can be formed a thin film transistor (TFT).

なお、上述した工程により製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置(ディスプレイ)やEL(エレクトロルミネッセンス)ディスプレイなどの駆動回路や、メモリ(SRAMやDRAM)やCPUなどの集積回路などに適用可能である。 Incidentally, a polycrystalline transistor or single-crystallized transistor fabricated by the process described above, the liquid crystal display device (display) and EL and a driving circuit, such as (electroluminescence) display, a memory (SRAM or DRAM) or an integrated circuit such as a CPU it is applicable to such. また、アライメントマーク84Aは、位相変調素子に組み込まれるマークパターンMKの位置が変更されることで、結晶を成長させる半導体膜の任意の位置に形成可能である。 Further, the alignment marks 84A, by the position of the mark pattern MK incorporated into phase modulation element is changed, that can be formed in any position of the semiconductor film to grow a crystal. 従って、本発明により、基板上の半導体膜の任意の位置にアライメントマークを設けることが後段の工程で形成される半導体能動素子等の特性に影響が及ぶこともない。 Accordingly, the present invention, by providing the alignment mark at an arbitrary position on the semiconductor film on the substrate nor affect the characteristics such as the semiconductor active element formed in a subsequent step.

次に、本実施形態の結晶化装置を用いて結晶化された領域を含む基材を表示装置、例えば液晶表示装置に適用した実施形態を説明する。 Next, the display device substrate comprising a crystallized region using the crystallization apparatus of the present embodiment, for example, an embodiment applied to a liquid crystal display device will be described.

図20は、上述した基板上の半導体膜にアライメントマークを形成すると同時に大粒径の単結晶シリコン粒を成長させる本発明が適用されることで、非晶質半導体膜の表面の所定の領域に、予めアライメントマークが形成された半導体膜を支持する透明な絶縁基板を用い、表示装置を形成する例を示している。 Figure 20 is that the present invention of growing a single crystal silicon grains at the same time a large particle size to form an alignment mark on the semiconductor film on the substrate as described above is applied, in a predetermined region of the surface of the amorphous semiconductor film , using a transparent insulating substrate supporting the semiconductor film in advance the alignment mark is formed, an example of forming a display device. なお、アライメントマークは、所定間隔、例えば以下に説明する画素単位や、任意数の画素をひとまとめにした基板処理単位に基づいて、任意個数設けることができる。 The alignment mark is a predetermined distance, and a pixel unit to be described below, for example, on the basis of the substrate processing units collectively any number of pixels may be provided any number.

まず、表示装置は、例えばアクティブマトリックス型の液晶表示装置200について説明する。 First, the display device, for example, is described an active matrix type liquid crystal display device 200. 液晶表示装置200は、互いに所定間隔で対向された一対の透明基体210,220、液晶層201、画素電極231、走査配線232、信号配線233、対向電極211、およびTFT230等を備えている。 The liquid crystal display device 200 is provided with a mutually pair of transparent substrates 210 and 220 that are opposed at a predetermined interval, a liquid crystal layer 201, pixel electrodes 231, the scanning lines 232, signal lines 233, the counter electrode 211, and TFT230 like.

一対の透明基体210,220としては、例えばそれぞれにガラス基板を用いることができる。 The pair of transparent substrates 210 and 220, a glass substrate can be used for example in each. 両透明基体210,220は、図示しないシール材により内部が気密となるように、接合されている。 Both the transparent substrate 210 and 220, so that the internal is hermetically by a sealing material (not shown), are joined. なお、少なくとも一方の基板には、例えば図3(a)により説明した位相変調素子により、非晶質半導体膜の表面の所定の領域に、予めアライメントマークが形成された半導体膜を有し、アライメントマークを用いて所定のパターンもしくは電極構造が形成されている。 Incidentally, at least one substrate, by the phase modulation device described by, for example, FIG. 3 (a), in a predetermined region of the surface of the amorphous semiconductor film, has a pre-semiconductor film in which the alignment mark is formed, the alignment predetermined pattern or electrode structure using a mark is formed.

液晶層201は、一対の透明基体210,220の間のシール材により囲まれた領域に設けられている。 The liquid crystal layer 201 is provided in a region surrounded by the sealing material between the pair of transparent substrates 210 and 220.

一対の透明基体210,220のうちの一方の透明基体、例えば透明基体220の内面には、相互に直交する行方向および列方向にマトリックス状に設けられた複数の画素電極231と、複数の画素電極231とそれぞれ電気的に接続された複数のTFT230と、複数のTFT230と電気的に接続された走査配線232および信号配線233とが設けられている。 One of the transparent substrate, on the inner surface of a transparent substrate 220, a plurality of pixel electrodes 231 provided in a matrix in row and column directions perpendicular to each other, a plurality of pixels of the pair of transparent substrates 210 and 220 the electrode 231 and the plurality of TFT230 electrically connected, and a plurality of TFT230 and electrically connected to the scanning lines 232 and signal lines 233.

走査配線232は、画素電極231の行方向に沿って、互いに平行に設けられている。 Scan lines 232 in the row direction of the pixel electrode 231, are provided in parallel to each other. 走査配線232の一端は、透明基体220の所定の位置に設けられる図示しない複数の走査配線端子と、それぞれ接続されている。 One end of the scanning lines 232, a plurality of scanning wiring terminals (not shown) provided at a predetermined position of the transparent substrate 220, are connected. なお、それぞれの走査配線端子は、走査線駆動回路241に接続されている。 Incidentally, each of the scanning line terminal is connected to the scanning line driving circuit 241.

信号配線233は、画素電極231の列方向に沿って、互いに平行に設けられている。 Signal lines 233, along the column direction of the pixel electrode 231, are provided in parallel to each other. 信号配線233の一端は、透明基体220の所定の位置に設けられる図示しない複数の信号配線端子にそれぞれ、接続されている。 One end of the signal line 233, each of a plurality of signal wiring terminals (not shown) provided at a predetermined position of the transparent substrate 220, are connected. なお、それぞれの信号配線端子は、信号線駆動回路242に接続されている。 Incidentally, each of the signal wiring terminal is connected to the signal line driver circuit 242.

走査線駆動回路241および信号線駆動回路242は、それぞれ、液晶コントローラ243に接続されている。 Scanning line drive circuit 241 and the signal line driver circuit 242 are respectively connected to the liquid crystal controller 243. 液晶コントローラ243は、例えば外部から供給される画像信号および同期信号を受け取り、画素映像信号Vpix、垂直走査制御信号YCT、および水平走査制御信号XCTを発生する。 Liquid crystal controller 243, for example, receives an image signal and a synchronizing signal supplied from outside the pixel video signal Vpix, generates a vertical scanning control signal YCT, and horizontal scanning control signals XCT.

他方の透明基体210の内面には、複数の画素電極231に対向して膜状に設けられる透明な対向電極211が設けられている。 The inner surface of the other transparent substrate 210, opposite the transparent counter electrode 211 provided on the membrane are provided at a plurality of pixel electrodes 231. また、透明基体210の内面には、複数の画素電極231と対向電極211とが互いに対向する画素部に対応させて、カラーフィルタを設けるとともに、画素部相互間に対応させて遮光膜を設けてもよい。 Further, on the inner surface of the transparent substrate 210, corresponding to the pixel portion in which a plurality of pixel electrodes 231 and the counter electrode 211 are opposed to each other, provided with a color filter, it is provided a light shielding film in correspondence between the pixel portions mutually it may be.

一対の透明基体210,220の外側には、図示しない偏光板が設けられる。 On the outside of the pair of transparent substrates 210 and 220, polarizing plates (not shown) is provided.

なお、透過型の液晶表示装置200では、透明基体220の背面に、図示しない面光源が設けられる。 In the transmission type liquid crystal display device 200, the back of the transparent substrate 220, a surface light source (not shown) is provided. また、液晶表示装置200は、反射型であっても半透過反射型であってもよいことはいうまでもない。 The liquid crystal display device 200 may be a reflective type that may be a semi-transmissive reflective type course.

以上説明したように、この発明の光学素子によれば、被照射対象物に対して、所定特性の光強度分布の光を照射する際に、同時に任意の位置に特定のパターンの強度の光を照射できる。 As described above, according to the optical element of the present invention, with respect to the irradiated object, when irradiating light of the light intensity distribution of the predetermined characteristics, the light intensity of a specific pattern at an arbitrary position simultaneously It can be irradiated.

また、この発明の位相変調素子を用いることで、絶縁基板上に所定の厚さに堆積された半導体膜の任意の位置に結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークを、同一工程で形成できる。 Further, by using the phase modulation element of the present invention, a crystal nucleus in any position of the semiconductor film deposited to a predetermined thickness on an insulating substrate to form, grow crystals from the crystal nuclei in a predetermined direction together, an alignment mark at an arbitrary position of the semiconductor film can be formed in the same step.

さらに、この発明の位相変調素子(光学素子)を用いた結晶化装置および結晶化方法により得られた結晶核から結晶をラテラル成長させて得られた大粒径の結晶化半導体膜を用いることで、高速動作が可能で、半導体特性の良好な半導体能動素子(デバイス)や液晶表示装置などを得ることができる。 Further, by using the crystallized semiconductor film with a large particle size obtained phase modulation element crystals from the crystal nuclei obtained by the crystallization apparatus and a crystallization method using the (optical element) by lateral growth of the present invention , can operate at high speed, it is possible to obtain such good semiconductor active elements (devices) or a liquid crystal display device in semiconductor characteristics.

なお、この発明は、前記各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形もしくは変更が可能である。 In this invention, the present invention is not limited to the embodiments, at the stage of its implementation are possible Various modifications and variations not departing from the gist thereof. また、各実施の形態は、可能な限り適宜組み合わせて実施されてもよく、その場合、組み合わせによる効果が得られる。 Further, the embodiments may be implemented in appropriate combination as far as possible, in which case the effect is obtained by the combination.

1…光源(エキシマレーザ装置)、2…照明光学系、3…位相変調素子(光学素子)、3a…基板、4…結像光学系、5…ステージ、6…基板、7…X−Y−Z−θコントローラ、MK…マークパターン、SP…シフトパターン、30…ラインアンドスペースパターン、31…ライン部、32…スペース部、AM…アライメントマーク。 1 ... light source (excimer laser device), 2 ... illumination optical system, 3 ... phase modulation element (optical element), 3a ... substrate, 4 ... imaging optical system, 5 ... stage, 6 ... substrate, 7 ... X-Y- Z-θ controller, MK ... mark pattern, SP ... shift patterns, 30 ... line-and-space pattern, 31 ... line portion, 32 ... space portion, AM ... alignment mark.

Claims (3)

  1. 基板と、 And the substrate,
    この基板に設けられた非単結晶半導体膜に二種類以上の光強度分布のレーザ光を照射して非単結晶半導体膜を結晶化して結晶領域を形成するとともに前記結晶領域に対応してアライメントマークを形成する結晶化方法であって、 Alignment marks in correspondence to the crystal region to form a crystalline region was crystallized by irradiating the non-single crystal semiconductor film with a laser beam of non-single crystal semiconductor film into two or more light intensity distribution provided on the substrate a crystallization method of forming a
    前記二種類以上の光強度分布のレーザ光に照射された前記非単結晶半導体膜を第1および第2の光強度分布領域のうちの第2の光強度分布領域は前記アライメントマークを形成するための光強度の異なる2種類の領域であり、 Wherein two or more of the non-single-crystal semiconductor film is irradiated to a laser beam of the light intensity distribution for a second light intensity distribution region of the first and second light intensity distribution region for forming the alignment mark a two having different light intensity regions,
    前記第1の光強度分布領域の光強度の最大値をI とし、 The maximum value of the light intensity of the first light intensity distribution region and I 1,
    前記第2の光強度分布領域の光強度を、大きな方からI およびI とすると各光強度の関係は、 Wherein the light intensity of the second light intensity distribution region, the larger relationship between the light intensity when the I 2 and I 3 from the
    > I > I I 1> I 2> I 3
    であり、 It is in,
    前記第2の光強度分布のうち、I は前記非単結晶半導体膜に形成されるアライメントマークが消失する強度よりも小さく、I は前記非単結晶半導体膜の結晶形態が変化するために必要な強度よりも小さいものであることを特徴とする結晶化方法。 Among the second light intensity distribution, I 2 is less than the strength of the alignment mark formed on the non-single crystal semiconductor film is lost, I 3 in the crystal form of the non-single crystal semiconductor film changes crystallization wherein the is smaller than the required strength.
  2. 均一な光強度分布を有するレーザ光が照射されることで非単結晶半導体膜にアブレーションが生じる最小の光強度をI とするとき、 The minimum light intensity ablating non-single-crystal semiconductor film by the laser beam is irradiated is caused to have a uniform light intensity distribution when the I a,
    > I > I I a> I 2> I 3
    であることを特徴とする請求項1記載の結晶化方法。 Crystallization method according to claim 1, characterized in that.
  3. 均一な光強度分布を有するレーザ光が照射されることで非単結晶半導体膜が溶融する最小の光強度をI とするとき、 The minimum light intensity laser beam is melted non-single-crystal semiconductor film by being irradiated with a uniform light intensity distribution when the I c,
    > I > I I 2> I c> I 3
    であることを特徴とする請求項1記載の結晶化方法。 Crystallization method according to claim 1, characterized in that.
JP2011023893A 2011-02-07 2011-02-07 Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device Pending JP2011139082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023893A JP2011139082A (en) 2011-02-07 2011-02-07 Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023893A JP2011139082A (en) 2011-02-07 2011-02-07 Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004232745 Division 2004-08-09

Publications (1)

Publication Number Publication Date
JP2011139082A true JP2011139082A (en) 2011-07-14

Family

ID=44350135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023893A Pending JP2011139082A (en) 2011-02-07 2011-02-07 Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device

Country Status (1)

Country Link
JP (1) JP2011139082A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016170571A1 (en) * 2015-04-20 2018-02-22 堺ディスプレイプロダクト株式会社 A thin film transistor manufacturing method and a display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277450A (en) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd Laser anneal device and manufacture of thin-film transistor using the same
JP2000306859A (en) * 1999-04-19 2000-11-02 Sony Corp Crystallization of semiconductor thin film and laser irradiating apparatus
JP2002151407A (en) * 2000-11-10 2002-05-24 Matsushita Electric Ind Co Ltd Aligner, semiconductor thin film, thin-film transistor, liquid crystal display, el display, and method of manufacturing the same
JP2002203861A (en) * 2000-07-24 2002-07-19 Matsushita Electric Ind Co Ltd Semiconductor device, liquid crystal display unit, el display unit, manufacturing method of semiconductor thin film and manufacturing method of the semiconductor device
JP2005235811A (en) * 2004-02-17 2005-09-02 Nikon Corp Semiconductor thin film deposition apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277450A (en) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd Laser anneal device and manufacture of thin-film transistor using the same
JP2000306859A (en) * 1999-04-19 2000-11-02 Sony Corp Crystallization of semiconductor thin film and laser irradiating apparatus
JP2002203861A (en) * 2000-07-24 2002-07-19 Matsushita Electric Ind Co Ltd Semiconductor device, liquid crystal display unit, el display unit, manufacturing method of semiconductor thin film and manufacturing method of the semiconductor device
JP2002151407A (en) * 2000-11-10 2002-05-24 Matsushita Electric Ind Co Ltd Aligner, semiconductor thin film, thin-film transistor, liquid crystal display, el display, and method of manufacturing the same
JP2005235811A (en) * 2004-02-17 2005-09-02 Nikon Corp Semiconductor thin film deposition apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016170571A1 (en) * 2015-04-20 2018-02-22 堺ディスプレイプロダクト株式会社 A thin film transistor manufacturing method and a display panel

Similar Documents

Publication Publication Date Title
US6737672B2 (en) Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US7666769B2 (en) Method for fabricating image display device
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
JP4413569B2 (en) Production method and a display panel of the display panel
CN100372058C (en) Laser beam pattern mask and crystallization method using the same
US6964831B2 (en) Method of fabricating polysilicon film by excimer laser crystallization process
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6130455A (en) Semiconductor device, thin film transistor having an active crystal layer formed by a line containing a catalyst element
US8017507B2 (en) Method of manufacturing a polycrystalline semiconductor thin film
US6326286B1 (en) Method for crystallizing amorphous silicon layer
US7804647B2 (en) Sub-resolutional laser annealing mask
US6300175B1 (en) Method for fabricating thin film transistor
US6156590A (en) Method for producing semiconductor device
US20070065998A1 (en) Polysilicon thin film fabrication method
CN1277155C (en) Mask used for continuous lateral solidification and crystallization method using same
US20070184638A1 (en) Mask for silicon crystallization, method for crystallizing silicon using the same and display device
US7101436B2 (en) Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, manufacturing method of thin film transistor, and manufacturing method of matrix circuit substrate of display
US7022558B2 (en) Method of manufacturing an active matrix substrate and an image display device using the same
US8710507B2 (en) Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
KR20020063472A (en) Thin film semiconductor device, polycrystalline semiconductor thin film production process and production apparatus
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
KR101287314B1 (en) Systems and methods for processing a film, and thin films
US6903368B2 (en) Thin-film transistor device, its manufacturing process, and image display using the device
KR20050002644A (en) Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
KR100686946B1 (en) Semiconductor device having first, second and third noncrystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A02 Decision of refusal

Effective date: 20130910

Free format text: JAPANESE INTERMEDIATE CODE: A02