JP2007035923A - Semiconductor laser - Google Patents

Semiconductor laser Download PDF

Info

Publication number
JP2007035923A
JP2007035923A JP2005216975A JP2005216975A JP2007035923A JP 2007035923 A JP2007035923 A JP 2007035923A JP 2005216975 A JP2005216975 A JP 2005216975A JP 2005216975 A JP2005216975 A JP 2005216975A JP 2007035923 A JP2007035923 A JP 2007035923A
Authority
JP
Japan
Prior art keywords
layer
buried
sch
semiconductor substrate
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005216975A
Other languages
Japanese (ja)
Inventor
Tatsuya Takeshita
達也 竹下
Mitsuru Sugo
満 須郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005216975A priority Critical patent/JP2007035923A/en
Publication of JP2007035923A publication Critical patent/JP2007035923A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser that cannot be damaged easily even if it is exposed to excessive electric stress during handling, or the like in a manufacturing process. <P>SOLUTION: The semiconductor laser in an embedded structure comprises a first embedded layer 5 formed on a semiconductor substrate 9 at both the sides of a part machined in a mesa shape such as an active layer 1, and a second embedded layer 6 formed on the first embedded layer; and applies a reverse-bias voltage to a pn junction comprising first and second embedded layers, when a forward-bias voltage is applied between a p electrode 12 and an n electrode 11. In the semiconductor laser, a thin film 14 is provided on the second embedded layer, with the film thickness of one portion of the second embedded layer thinner than that of the other parts of the second embedded layer. Or, a low-doping concentration part is provided on the second embedded layer, with the doping concentration of one part of the second embedded layer lower than that of the other parts of the second embedded layer 6. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、光ファイバ通信、光情報処理、光ディスクなどに用いられる半導体レーザにおいて順方向過電圧による故障の抑制に関するものである。   The present invention relates to suppression of failure due to forward overvoltage in a semiconductor laser used for optical fiber communication, optical information processing, an optical disk, and the like.

InGaAsP系の半導体レーザは高信頼・高速・小型・低消費電力の光送信器光源としてアクセス・メトロ・長距離の光伝送システムで広く使用されている。   InGaAsP semiconductor lasers are widely used as optical transmitter light sources with high reliability, high speed, small size, and low power consumption in access, metro, and long distance optical transmission systems.

図6は従来のp-InP/n-InP埋込みタイプの半導体レーザの構造の1例を示す断面図である。図6において、1は1.55μm組成InGaAsP活性層、2は第1の1.3μm組成i-InGaAsP-SCH(Separate-Confinement Heterostructure)層、3は第2の1.3μm組成i-InGaAsP-SCH層、4はp-InPカバー層、5は第1の(p-InP)埋込み層、6は第2の(n-InP)埋込み層、7はp-InPクラッド層、8はp+-InGaAsPキャップ層、9はn-InP基板、10はSiO2絶縁膜、11はn電極、12はp電極である。 FIG. 6 is a cross-sectional view showing an example of the structure of a conventional p-InP / n-InP buried type semiconductor laser. In FIG. 6, 1 is a 1.55 μm composition InGaAsP active layer, 2 is a first 1.3 μm composition i-InGaAsP-SCH (Separate-Confinement Heterostructure) layer, and 3 is a second 1.3 μm composition i-InGaAsP-SCH. 4 is a p-InP cover layer, 5 is a first (p-InP) buried layer, 6 is a second (n-InP) buried layer, 7 is a p-InP cladding layer, and 8 is p + -InGaAsP. A cap layer, 9 is an n-InP substrate, 10 is a SiO 2 insulating film, 11 is an n-electrode, and 12 is a p-electrode.

詳述すると、半導体基板9と、この半導体基板9の上に形成された第1のSCH層2と、この第1のSCH層2の上に形成された活性層1と、この活性層1の上に形成された第2のSCH層3と、この第2のSCH層3の上に形成されたカバー層4とがメサ形状に加工されている。そして、このメサ形状に加工された部分の両側において半導体基板9の上に形成された第1の埋込み層5と、この第1の埋込み層5の上に形成された第2の埋込6み層とを有し、更に、この第2の埋込み層6とカバー層4との上に形成されたクラッド層7と、このクラッド層7の上に形成されたキャップ層8とを有している。また、n電極11は半導体基板9側に設けられて半導体基板9に接している。p電極12はキャップ層8側に設けられてキャップ層8に接している。なお、p電極12とキャップ層8との間の両側部分に絶縁膜10を介在させることによりp電極12が、前記メサ形状に加工された部分に対応する位置でのみキャップ層8と接するようにして効率的に活性層1に駆動電流を流すようになっている。   More specifically, the semiconductor substrate 9, the first SCH layer 2 formed on the semiconductor substrate 9, the active layer 1 formed on the first SCH layer 2, and the active layer 1 The second SCH layer 3 formed above and the cover layer 4 formed on the second SCH layer 3 are processed into a mesa shape. A first buried layer 5 formed on the semiconductor substrate 9 on both sides of the portion processed into the mesa shape, and a second buried layer 6 formed on the first buried layer 5. A clad layer 7 formed on the second buried layer 6 and the cover layer 4, and a cap layer 8 formed on the clad layer 7. . The n electrode 11 is provided on the semiconductor substrate 9 side and is in contact with the semiconductor substrate 9. The p-electrode 12 is provided on the cap layer 8 side and is in contact with the cap layer 8. The insulating film 10 is interposed between both sides between the p-electrode 12 and the cap layer 8 so that the p-electrode 12 contacts the cap layer 8 only at a position corresponding to the portion processed into the mesa shape. Thus, a drive current is efficiently passed through the active layer 1.

このようなp-InP/n-InP埋込み半導体レーザは、p電極12とn電極11との間に順バイアス(p電極12側が正でn電極11側が負)の電圧を印加して活性層1に駆動電流を流すとき、第1の埋込み層5と第2の埋込み層6の領域(pn接合部)には逆バイアスの電圧が印加される構造であるため、この第1の埋込み層5と第2の埋込み層6の領域(pn接合部)では電流をブロックする。その結果、活性層1に効率よく電流が注入される。   In such a p-InP / n-InP buried semiconductor laser, a forward bias voltage (positive on the p-electrode 12 side and negative on the n-electrode 11 side) is applied between the p-electrode 12 and the n-electrode 11 and the active layer 1 Since a reverse bias voltage is applied to the regions (pn junctions) of the first buried layer 5 and the second buried layer 6 when a drive current is supplied to the first buried layer 5 and the second buried layer 5, Current is blocked in the region (pn junction) of the second buried layer 6. As a result, current is efficiently injected into the active layer 1.

また、このような半導体レーザでは前面側(図6の紙面と直交する方向の一端面)に低反射膜、後面側(図6の紙面と直交する方向の他端面)に高反射膜をコーティングし、光出力の大きい前面側から、図示しない光ファイバに効率よくレーザ光を入力する構造をとる。従来のp-InP/n-InP埋込み半導体レーザの駆動電流による光出力・電圧特性の1例を図7に示す。図7に示すようにp-InP/n-InP埋込み半導体レーザは、活性層1の駆動電流を増加させると、電圧が上昇するとともに、光出力が増加し、良好な光出力特性と電気的特性を示している。なお、光出力特性のロールオーバーは発熱によるものである。このように、InGaAsP系半導体レーザではGaAsを基板とする短波系の半導体レーザと異なり、端面溶融破壊に達する前に熱飽和することから、数V程度のサージによる破壊は免れる。   Further, in such a semiconductor laser, a low reflection film is coated on the front side (one end surface in a direction orthogonal to the paper surface of FIG. 6), and a high reflection film is coated on the rear surface side (the other end surface in a direction orthogonal to the paper surface of FIG. 6). The structure is such that laser light is efficiently input to an optical fiber (not shown) from the front side where the light output is large. FIG. 7 shows an example of the light output / voltage characteristics depending on the driving current of a conventional p-InP / n-InP buried semiconductor laser. As shown in FIG. 7, in the p-InP / n-InP buried semiconductor laser, when the drive current of the active layer 1 is increased, the voltage is increased and the light output is increased. Thus, good light output characteristics and electrical characteristics are obtained. Is shown. Note that the rollover of light output characteristics is due to heat generation. Thus, unlike the short-wave semiconductor laser using GaAs as a substrate, the InGaAsP-based semiconductor laser is thermally saturated before reaching the end-face melt breakdown, and therefore, the breakdown due to a surge of about several volts is avoided.

しかしながら、数百Vを越える静電放電(ESD:electrostatic discharge)にはInGaAsP系半導体レーザでも、ダメージを免れない。ESDに代表されるように順バイアスの1〜2kVで約0.1μsの短パルスの電圧が印加されると、InPを基板とする長波系1.3μm帯又は1.55μm帯InGaAsP歪量子井戸レーザでも、低反射側の前端面では光密度が高くなり、GaAsを基板とするAlGaAsレーザ、GaAsレーザ、InGaAs歪量子井戸レーザと同様に端面溶融(COD;catastrophic optical damage )による突発故障が生じることが報告されている。このようなESDは電気的過剰ストレス(EOS:electrical overstress)の1つに分類され、電子部品にダメージを与え、伝送システムの突発故障の原因となることから、一般的にESD保護回路が配置される。   However, even with an InGaAsP semiconductor laser, damage to the electrostatic discharge (ESD) exceeding several hundred volts cannot be avoided. When a short pulse voltage of about 0.1 .mu.s is applied at a forward bias of 1 to 2 kV as represented by ESD, a long wave system 1.3 .mu.m band or 1.55 .mu.m band InGaAsP strained quantum well laser using InP as a substrate. However, the light density is high on the front end face on the low reflection side, and a catastrophic optical damage (COD) catastrophic optical damage (COD) may occur as in the case of an AlGaAs laser, GaAs laser, or InGaAs strained quantum well laser using GaAs as a substrate. It has been reported. Such ESD is classified as one of electrical overstress (EOS), which damages electronic components and causes a sudden failure of the transmission system. Therefore, an ESD protection circuit is generally arranged. The

一方、入荷検査でレーザ特性が良好であり、また、製品作製に静電対策を取ったにもかかわらず、突発故障、閾値電流・スローブ効率の劣化、更に、発振波長のシフトが発生する素子が現れることが知られている。また、新しいパッケージを導入した際、突発故障数が増大することが報告されている。これらは製造工程のハンドリング中、特に、それぞれのレーザのマウント及びテスト中において、電気的過剰ストレスに曝されたことが原因と考えられ、静電放電(ESD:electrostatic discharge)が指摘されている。   On the other hand, there is an element that has good laser characteristics at the arrival inspection, and has a sudden failure, deterioration of threshold current / slobe efficiency, and oscillation wavelength shift despite taking electrostatic countermeasures in product production. It is known to appear. It has also been reported that the number of sudden failures increases when new packages are introduced. These are considered to be caused by electrical overstress during handling of the manufacturing process, particularly during mounting and testing of each laser, and electrostatic discharge (ESD) has been pointed out.

なお、ESDに関する先行技術文献としては下記のものがある。
Y. Twu et. al., Journal of Applied Physics, Vol. 74, No. 3,pp. 1510, 1993年
As prior art documents related to ESD, there are the following.
Y. Twu et. Al., Journal of Applied Physics, Vol. 74, No. 3, pp. 1510, 1993

このような故障に対してパッケージを含めた電子部品のESDに関係した信頼性の確保が必要である。近年、ESDダメージは突発故障を起こすもの、さらに、内在する故障を故障判定基準で検知できないものがあることが指摘されている。この中で初期のESDダメージを持つ素子は、スクリーニングで除去されず、フィールドでの使用において完全な故障に至るまで内在する故障を確認することはできない。従って、ESDダメージを与えないこと、更には、ESDダメージの閾値を上げることが重要となる。   For such a failure, it is necessary to ensure reliability related to ESD of electronic components including a package. In recent years, it has been pointed out that ESD damage may cause a sudden failure, and further, an inherent failure cannot be detected by a failure determination standard. Among them, the element having the initial ESD damage is not removed by screening, and an inherent failure cannot be confirmed until a complete failure occurs in the field use. Therefore, it is important not to give ESD damage and to raise the threshold of ESD damage.

本発明はこのような課題を解決するものであり、製造工程のハンドリング中などにおいて、電気的過剰ストレスに曝されても、ダメージを受けにくい半導体レーザを提供することを目的とする。   The present invention solves such problems, and an object of the present invention is to provide a semiconductor laser that is not easily damaged even when it is exposed to electrical overstress during handling of the manufacturing process.

上記目的を達成する第1の発明の半導体レーザは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層(量子井戸構造・バルク構造を含む)と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された活性層(量子井戸構造・バルク構造を含む)と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層(量子井戸構造・バルク構造を含む)と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層と、前記第2のSCH層と前記カバー層との間に形成したグレーティング層とがメサ形状に加工された部分と、
前記メサ形状に加工された部分の両側において前記半導体基板の上に形成された第1の埋込み層と、
この第1の埋込み層の上に形成された第2の埋込み層と、
この第2の埋込み層と前記カバー層との上に形成されたクラッド層と、
このクラッド層の上に形成されたキャップ層と、
このキャップ層側に設けた第1の電極と、
前記半導体基板側に設けた第2の電極とを有し、
前記第1の電極と前記第2の電極との間に順バイアスの電圧が印加されたとき、前記第1の埋込み層と前記第2の埋込み層とからなるpn接合部には逆バイアスの電圧が印加されるように構成された埋込み構造の半導体レーザにおいて、
前記第2の埋込み層には、前記第2の埋込み層の一箇所又は複数箇所の部分の膜厚を、前記第2の埋込み層の前記一箇所又は複数箇所の部分以外の部分の膜厚よりも薄くしてなる、一箇所又は複数箇所の薄膜部分を設けたことを特徴とする。
A semiconductor laser according to a first invention that achieves the above object includes a semiconductor substrate, a first SCH layer formed on the semiconductor substrate, and an active layer (quantum) formed on the first SCH layer. A well structure / bulk structure), a second SCH layer formed on the active layer, and a cover layer formed on the second SCH layer are processed into a mesa shape, Alternatively, a semiconductor substrate, an active layer (including a quantum well structure / bulk structure) formed on the semiconductor substrate, and a cover layer formed on the active layer are processed into a mesa shape, Alternatively, a semiconductor substrate, a first SCH layer formed on the semiconductor substrate, an active layer (including a quantum well structure and a bulk structure) formed on the first SCH layer, and the activity A second SCH layer formed on the layer, and the second S A cover layer formed on the H layer, and the processed portion to the grating layer and the mesa shape is formed between the cover layer and the second SCH layer,
A first buried layer formed on the semiconductor substrate on both sides of the portion processed into the mesa shape;
A second buried layer formed on the first buried layer;
A cladding layer formed on the second buried layer and the cover layer;
A cap layer formed on the cladding layer;
A first electrode provided on the cap layer side;
A second electrode provided on the semiconductor substrate side,
When a forward bias voltage is applied between the first electrode and the second electrode, a reverse bias voltage is applied to the pn junction formed by the first buried layer and the second buried layer. In a semiconductor laser having a buried structure configured to be applied,
In the second buried layer, the thickness of one or a plurality of portions of the second buried layer is set to be greater than the thickness of a portion other than the one or a plurality of portions of the second buried layer. Further, one or a plurality of thin film portions are provided which are made thinner.

また、第2の発明の半導体レーザは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層(量子井戸構造・バルク構造を含む)と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された活性層(量子井戸構造・バルク構造を含む)と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層(量子井戸構造・バルク構造を含む)と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層と、前記第2のSCH層と前記カバー層との間に形成したグレーティング層とがメサ形状に加工された部分と、
前記メサ形状に加工された部分の両側において前記半導体基板の上に形成された第1の埋込み層と、
この第1の埋込み層の上に形成された第2の埋込み層と、
この第2の埋込み層と前記カバー層との上に形成されたクラッド層と、
このクラッド層の上に形成されたキャップ層と、
このキャップ層側に設けた第1の電極と、
前記半導体基板側に設けた第2の電極とを有し、
前記第1の電極と前記第2の電極との間に順バイアスの電圧が印加されたとき、前記第1の埋込み層と前記第2の埋込み層とからなるpn接合部には逆バイアスの電圧が印加されるように構成された埋込み構造の半導体レーザにおいて、
前記第2の埋込み層には、前記第2の埋込み層の一箇所又は複数箇所の部分のドーピング濃度を、前記第2の埋込み層の前記一箇所又は複数箇所の部分以外の部分のドーピング濃度よりも低くしてなる、一箇所又は複数箇所の低ドーピング濃度部分を設けたことを特徴とする。
According to a second aspect of the present invention, there is provided a semiconductor laser comprising: a semiconductor substrate; a first SCH layer formed on the semiconductor substrate; and an active layer (quantum well structure, formed on the first SCH layer). Including a bulk structure), a second SCH layer formed on the active layer, and a cover layer formed on the second SCH layer in a mesa shape, or a semiconductor A portion in which a substrate, an active layer (including a quantum well structure / bulk structure) formed on the semiconductor substrate, and a cover layer formed on the active layer are processed into a mesa shape, or a semiconductor A substrate, a first SCH layer formed on the semiconductor substrate, an active layer (including a quantum well structure and a bulk structure) formed on the first SCH layer, and the active layer And a second SCH layer formed on the second SCH layer And made a cover layer, and the processed portion to the grating layer and the mesa shape is formed between the cover layer and the second SCH layer,
A first buried layer formed on the semiconductor substrate on both sides of the portion processed into the mesa shape;
A second buried layer formed on the first buried layer;
A cladding layer formed on the second buried layer and the cover layer;
A cap layer formed on the cladding layer;
A first electrode provided on the cap layer side;
A second electrode provided on the semiconductor substrate side,
When a forward bias voltage is applied between the first electrode and the second electrode, a reverse bias voltage is applied to the pn junction formed by the first buried layer and the second buried layer. In a semiconductor laser having a buried structure configured to be applied,
In the second buried layer, the doping concentration of one or a plurality of portions of the second buried layer is set to be higher than the doping concentration of a portion other than the one or a plurality of portions of the second buried layer. It is characterized in that one or a plurality of low-doping concentration portions are provided.

上記第1の発明の半導体レーザによれば、第1の電極と第2の電極と間に順バイアスの電圧が印加されると、第1の埋込み層と第2の埋込み層とからなるpn接合部は逆方向にバイアスされるが、このときに第2の埋込み層の薄膜部分の空乏層がクラッド層近傍まで延びる降伏電圧(この降伏電圧は薄膜部分の膜厚や幅によって調整される)までバイアス電圧を高めると、活性層以外の領域(第1の埋込み層と第2の埋込み層のpn接合部)に電流が流れ始めるため、電流が急激に増加し始めて、電圧クランプとなり、順バイアスの印加電圧を制限することができ、光出力の増加を抑えることができる。このため、製造工程のハンドリング中などにおいて、ESDなどの電気的過剰ストレスに曝されても、半導体レーザの端面劣化を抑制することができる。   According to the semiconductor laser of the first aspect of the present invention, when a forward bias voltage is applied between the first electrode and the second electrode, a pn junction comprising the first buried layer and the second buried layer. The portion is biased in the reverse direction, but at this time until the breakdown voltage at which the depletion layer in the thin film portion of the second buried layer extends to the vicinity of the cladding layer (this breakdown voltage is adjusted by the film thickness and width of the thin film portion) When the bias voltage is increased, the current starts to flow in a region other than the active layer (the pn junction between the first buried layer and the second buried layer), so that the current starts to increase rapidly, resulting in a voltage clamp, The applied voltage can be limited, and an increase in light output can be suppressed. For this reason, it is possible to suppress degradation of the end face of the semiconductor laser even when exposed to electrical excessive stress such as ESD during handling of the manufacturing process.

また、上記第2の発明の半導体レーザによれば、第1の電極と第2の電極と間に順バイアスの電圧が印加されると、第1の埋込み層と第2の埋込み層とからなるpn接合部は逆方向にバイアスされるが、このときに第2の埋込み層の低ドーピング濃度部分の空乏層がクラッド層近傍まで延びる降伏電圧(この降伏電圧は低ドーピング濃度部分のドーピング濃度や幅によって調整される)までバイアス電圧を高めると、活性層以外の領域(第1の埋込み層と第2の埋込み層のpn接合部)に電流が流れ始めるため、電流が急激に増加し始めて、電圧クランプとなり、順バイアスの印加電圧を制限することができ、光出力の増加を抑えることができる。このため、製造工程のハンドリング中などにおいて、ESDなどの電気的過剰ストレスに曝されても、半導体レーザの端面劣化を抑制することができる。   Further, according to the semiconductor laser of the second invention, when a forward bias voltage is applied between the first electrode and the second electrode, the semiconductor laser comprises the first buried layer and the second buried layer. The pn junction is biased in the reverse direction. At this time, the breakdown voltage in which the depletion layer in the low doping concentration portion of the second buried layer extends to the vicinity of the cladding layer (this breakdown voltage is the doping concentration and width of the low doping concentration portion). If the bias voltage is increased until the current is adjusted to the pn junction between the first buried layer and the second buried layer, the current starts to increase rapidly. It becomes a clamp, the forward bias applied voltage can be limited, and an increase in light output can be suppressed. For this reason, it is possible to suppress degradation of the end face of the semiconductor laser even when exposed to electrical excessive stress such as ESD during handling of the manufacturing process.

次に、本発明の実施の形態例について図を用いて説明する。
[第1の実施の形態例]
図1は本発明の第1の実施の形態例に係る第2の埋込み層の一部領域をエッチングした半導体レーザの構造の1例を示す断面図である。
Next, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a sectional view showing an example of the structure of a semiconductor laser in which a partial region of a second buried layer according to the first embodiment of the present invention is etched.

図1において、1は1.55μm組成InGaAsP活性層、2は第1の1.3μm組成i-InGaAsP-SCH(Separate-Confinement Heterostructure)層、3は第2の1.3μm組成i-InGaAsP-SCH層、4はp-InPカバー層、5は第1の(p-InP)埋込み層、6は第2の(n-InP)埋込み層、7はp-InPクラッド層、8はp+-InGaAsPキャップ層、9はn-InP基板、10はSiO2絶縁膜、11はn電極、12はp電極、13は第2の埋込み層6の一部分をエッチングして残った薄膜部分である。 In FIG. 1, 1 is a 1.55 μm composition InGaAsP active layer, 2 is a first 1.3 μm composition i-InGaAsP-SCH (Separate-Confinement Heterostructure) layer, and 3 is a second 1.3 μm composition i-InGaAsP-SCH. 4 is a p-InP cover layer, 5 is a first (p-InP) buried layer, 6 is a second (n-InP) buried layer, 7 is a p-InP cladding layer, and 8 is p + -InGaAsP. A cap layer, 9 is an n-InP substrate, 10 is a SiO 2 insulating film, 11 is an n-electrode, 12 is a p-electrode, and 13 is a thin film portion left after etching a part of the second buried layer 6.

詳述すると、本第1の実施の形態例の半導体レーザは、半導体基板9と、この半導体基板9の上に形成された第1のSCH層2と、この第1のSCH層2の上に形成された活性層1と、この活性層1の上に形成された第2のSCH層3と、この第2のSCH層3の上に形成されたカバー層4とがメサ形状に加工された部分を有しており、また、このメサ形状に加工された部分の両側において半導体基板9の上に形成された第1の埋込み層5と、この第1の埋込み層5の上に形成された第2の埋込み層6とを有し、更に、この第2の埋込み層6とカバー層4との上に形成されたクラッド層7と、このクラッド層7の上に形成されたキャップ層8とを有している。また、n電極11は半導体基板9側に設けられて半導体基板9に接している。p電極12はキャップ層8側に設けられてキャップ層8に接している。なお、p電極12とキャップ層8との間の両側部分に絶縁膜10を介在させることによりp電極12が、前記メサ形状に加工された部分に対応する位置でのみキャップ層8と接するようにして効率的に活性層1に駆動電流を流すようになっている。   More specifically, the semiconductor laser according to the first embodiment includes a semiconductor substrate 9, a first SCH layer 2 formed on the semiconductor substrate 9, and the first SCH layer 2. The formed active layer 1, the second SCH layer 3 formed on the active layer 1, and the cover layer 4 formed on the second SCH layer 3 were processed into a mesa shape. A first buried layer 5 formed on the semiconductor substrate 9 on both sides of the mesa-shaped portion, and formed on the first buried layer 5. A cladding layer 7 formed on the second buried layer 6 and the cover layer 4, and a cap layer 8 formed on the cladding layer 7. have. The n electrode 11 is provided on the semiconductor substrate 9 side and is in contact with the semiconductor substrate 9. The p-electrode 12 is provided on the cap layer 8 side and is in contact with the cap layer 8. The insulating film 10 is interposed between the p electrode 12 and the cap layer 8 so that the p electrode 12 contacts the cap layer 8 only at a position corresponding to the portion processed into the mesa shape. Thus, a drive current is efficiently passed through the active layer 1.

このようなp-InP/n-InP埋込みタイプの半導体レーザは、p電極12とn電極11との間に順バイアス(p電極12側が正でn電極11側が負)の電圧を印加して活性層1に駆動電流を流すとき、第1の埋込み層5と第2の埋込み層6の領域(pn接合部)には逆バイアスの電圧が印加される構造であるため、この第1の埋込み層5と第2の埋込み層6の領域(pn接合部)では電流をブロックする。その結果、活性層1に効率よく電流が注入される。また、本半導体レーザでは前面側(図1の紙面と直交する方向の一端面)に低反射膜、後面側(図1の紙面と直交する方向の他端面)に高反射膜をコーティングし、光出力の大きい前面側から、図示しない光ファイバに効率よくレーザ光を入力する構造をとる。   Such a p-InP / n-InP buried type semiconductor laser is activated by applying a forward bias voltage (positive on the p-electrode 12 side and negative on the n-electrode 11 side) between the p-electrode 12 and the n-electrode 11. Since a reverse bias voltage is applied to the regions (pn junctions) of the first buried layer 5 and the second buried layer 6 when a driving current is passed through the layer 1, the first buried layer 5 and the region of the second buried layer 6 (pn junction) block current. As a result, current is efficiently injected into the active layer 1. In this semiconductor laser, the front side (one end surface perpendicular to the paper surface of FIG. 1) is coated with a low reflection film, and the rear surface (the other end surface perpendicular to the paper surface of FIG. 1) is coated with a high reflection film. A structure is employed in which laser light is efficiently input into an optical fiber (not shown) from the front side having a large output.

そして、本第1の実施の形態例の半導体レーザにおける第2の埋込み層6には、第2の埋込み層6の一部分の膜厚を、第2の埋込み層6の前記一部分以外の部分の膜厚よりも薄くしてなる、薄膜部分13が設けられている。この薄膜部分13は、第1の埋込み層5と第2の埋込み層6を再成長(活性層1などの1回目の膜の成長に続く2回目の膜の成長)した後、第2の埋込み層6の一部分の領域(薄膜部分13となる部分)が窓となるレジストパターンを作製し、このレジストパターンの窓から露出している第2の埋込み層6の一部分をドライエッチングでエッチングし、その後、前記レジストパターンを除去することによって作製した。   In the second buried layer 6 in the semiconductor laser of the first embodiment, a film thickness of a part of the second buried layer 6 is set to a film thickness of a part other than the part of the second buried layer 6. A thin film portion 13 is provided which is thinner than the thickness. The thin film portion 13 is obtained by re-growing the first buried layer 5 and the second buried layer 6 (second growth of the film following the first growth of the active layer 1 and the like) and then the second buried layer. A resist pattern in which a partial region of the layer 6 (a portion that becomes the thin film portion 13) serves as a window is produced, and a portion of the second buried layer 6 exposed from the window of the resist pattern is etched by dry etching, and thereafter This was prepared by removing the resist pattern.

このドライエッチングにより、薄膜部分13の膜厚d1は0.5μmとした。なお、第2の埋込み層6の薄膜部分13以外の部分の膜厚d2は例えば0.8〜1μmとし、また、薄膜部分13の幅w1は例えば2〜3μmとする。   By this dry etching, the film thickness d1 of the thin film portion 13 was set to 0.5 μm. The film thickness d2 of the second embedded layer 6 other than the thin film portion 13 is, for example, 0.8 to 1 μm, and the thin film portion 13 has a width w1 of, for example, 2 to 3 μm.

図2には第2の(n-InP)埋込み層6のドーピング濃度による空乏層の厚さの電圧依存性の計算結果を示す。なお、図2では第1の(p-InP)埋込み層5のドーピング濃度は1×1018cm-3とした。図2において、dnがn型の半導体層である第2の埋込み層6側に形成される空乏層の厚さ、dpがp型の半導体層である第1の埋込み層5側に形成される空乏層の厚さである。 FIG. 2 shows the calculation result of the voltage dependence of the thickness of the depletion layer depending on the doping concentration of the second (n-InP) buried layer 6. In FIG. 2, the doping concentration of the first (p-InP) buried layer 5 is 1 × 10 18 cm −3 . In FIG. 2, dn is the thickness of the depletion layer formed on the second buried layer 6 side which is an n-type semiconductor layer, and dp is formed on the first buried layer 5 side which is a p-type semiconductor layer. This is the thickness of the depletion layer.

図2に示すように、第2の(n-InP)埋込み層6(薄膜部分13を含む)のドーピング濃度を1×1018cm-3とすると、第2の埋込み層6(薄膜部分13を含む)の空乏層の厚さは、−2Vの逆バイアス電圧が第1の埋込み層5と第2の埋込み層6のpn接合部に印加されたときに約0.5μmとなる。従って、薄膜部分13の膜厚d1を0.5μmとしたことから、−2Vの逆バイアス電圧が第1の埋込み層5と第2の埋込み層6のpn接合部に印加されたときに薄膜部分13では空乏層が、隣接層のp-InPクラッド層7に略接触することになる。 As shown in FIG. 2, when the doping concentration of the second (n-InP) buried layer 6 (including the thin film portion 13) is 1 × 10 18 cm −3 , the second buried layer 6 (the thin film portion 13 is formed). The thickness of the depletion layer is about 0.5 μm when a reverse bias voltage of −2 V is applied to the pn junction between the first buried layer 5 and the second buried layer 6. Accordingly, since the film thickness d1 of the thin film portion 13 is set to 0.5 μm, the thin film portion is applied when a reverse bias voltage of −2 V is applied to the pn junction between the first buried layer 5 and the second buried layer 6. In 13, the depletion layer is substantially in contact with the adjacent p-InP cladding layer 7.

図3には本第1の実施の形態例の半導体レーザの駆動電流による光出力・電圧特性を示す。図3に示すように駆動電流を増加させると、電圧が上昇し、光出力が増加する。しかしながら、電圧が1.8V付近まで上昇したところで、電圧の上昇が抑制され、同時に、光出力はドロップし、その後も次第に減少している。電圧の上昇が抑制されたのは活性層1以外の領域(第1の埋込み層5と第2の埋込み層6のpn接合部)に急激に電流が流れ始めたためであるが、このように急激に電流が流れ始めたのは第1の埋込み層5と第2の埋込み層6のpn接合部に印加される逆バイアス電圧が1.8Vまで上昇するのにともなって薄膜部分13の空乏層が隣接層のp-InPクラッド層7近傍まで延び、ついには逆バイアス電圧1.8Vで降伏電圧に達したためであり、設計とほぼ一致している。   FIG. 3 shows optical output / voltage characteristics depending on the drive current of the semiconductor laser of the first embodiment. As shown in FIG. 3, when the drive current is increased, the voltage rises and the light output increases. However, when the voltage rises to near 1.8 V, the rise in voltage is suppressed, and at the same time, the light output drops and gradually decreases thereafter. The increase in the voltage is suppressed because the current suddenly started to flow in the region other than the active layer 1 (the pn junction between the first buried layer 5 and the second buried layer 6). The current started to flow when the depletion layer of the thin film portion 13 increased as the reverse bias voltage applied to the pn junction of the first buried layer 5 and the second buried layer 6 increased to 1.8V. This is because it extends to the vicinity of the p-InP clad layer 7 of the adjacent layer and finally reaches the breakdown voltage with a reverse bias voltage of 1.8 V, which is almost consistent with the design.

以上のように、本第1の実施の形態例の半導体レーザでは、第2の埋込み層6の薄膜部分13の降伏電圧まで電圧が上昇すると、活性層1以外の領域(第1の埋込み層5と第2の埋込み層6のpn接合部)で電流が流れ始めて、電圧クランプとなり、順バイアスの印加電圧を制限することができ、光出力の増加を抑えることができる(光出力の増加は停止する)。本第1の実施の形態例によれば、光出力は300mW以上に増加することはなく、端面劣化を抑制した半導体レーザを作製できることが確認された。光出力の増大が抑制されることにより、端面溶融が抑制されて、CODによる突発故障が抑制されることになる。従って、本第1の実施の形態例によれば半導体レーザに保護回路が組み込まれた構成となり、ハンドリング等によるESDを原因とする端面劣化の抑制に有効である。   As described above, in the semiconductor laser according to the first embodiment, when the voltage rises to the breakdown voltage of the thin film portion 13 of the second buried layer 6, the region other than the active layer 1 (the first buried layer 5). And the pn junction of the second buried layer 6), current starts to flow, voltage clamping occurs, the forward bias voltage can be limited, and the increase in light output can be suppressed (the increase in light output is stopped). To do). According to the first embodiment, it was confirmed that the optical output does not increase to 300 mW or more, and it is possible to manufacture a semiconductor laser with suppressed end face deterioration. By suppressing the increase in light output, end face melting is suppressed, and sudden failures due to COD are suppressed. Therefore, according to the first embodiment, the protection circuit is incorporated in the semiconductor laser, which is effective in suppressing end face deterioration caused by ESD due to handling or the like.

なお、前記降伏電圧は第2の埋込み層6の薄膜部分13の膜厚d1によって調整される。薄膜部分13の膜厚d1が薄いほど降伏し易い(降伏電圧が低い)。換言すれば、薄膜部分13の膜厚d1は所定の降伏電圧に応じて適宜設定すればよい。即ち、ESDなどの電気的過剰ストレスによる半導体レーザの端面劣化を抑制するのに適した降伏電圧を設定し、第1の埋込み層5と第2の埋込み層6のpn接合部に印加される逆バイアス電圧が、当該所定の降伏電圧に達したときに第2の埋込み層6の薄膜部分13が降伏して電流が流れるように当該薄膜部分13の膜厚d1を設定すればよい。   The breakdown voltage is adjusted by the film thickness d1 of the thin film portion 13 of the second buried layer 6. The thinner the film thickness d1 of the thin film portion 13, the easier it is to yield (lower breakdown voltage). In other words, the film thickness d1 of the thin film portion 13 may be set as appropriate according to a predetermined breakdown voltage. That is, a breakdown voltage suitable for suppressing deterioration of the end face of the semiconductor laser due to electrical overstress such as ESD is set, and the reverse applied to the pn junction between the first buried layer 5 and the second buried layer 6. The film thickness d1 of the thin film portion 13 may be set so that when the bias voltage reaches the predetermined breakdown voltage, the thin film portion 13 of the second buried layer 6 breaks down and current flows.

また、図1では活性層1などのメサ形状部分の左右両側の第2の埋込み層6において、それぞれ一箇所にだけ薄膜部分13を設けているが、これに限定するものではなく、左右両側の第2の埋込み層6において、それぞれ複数箇所に薄膜部分13を設けるようにしてもよい。この場合、例えば、一箇所にだけ薄膜部分13を設けるときには当該薄膜部分13の幅w1を2μmとする一方、5箇所に薄膜部分13を設けるときには5倍の電流が流れ、電圧クランプの効果が一層高まる。   Further, in FIG. 1, the thin film portions 13 are provided only in one place in the second buried layers 6 on both the left and right sides of the mesa-shaped portion such as the active layer 1, but the present invention is not limited to this. In the second embedded layer 6, thin film portions 13 may be provided at a plurality of locations. In this case, for example, when the thin film portion 13 is provided only at one place, the width w1 of the thin film portion 13 is set to 2 μm, while when the thin film portion 13 is provided at five places, a current that is five times flows and the effect of voltage clamping is further increased. Rise.

また、上記ではn基板1.55μm帯半導体レーザについて示したが、勿論、これに限定するものではなく、本発明(第2の埋込み層に薄膜部分を設けるという構成)はp基板1.55μm帯半導体レーザ、n基板及びp基板1.3μm帯半導体レーザなどにも適用することができ、これらの半導体レーザにおいても上記と同様の効果が得られることは明らかである。   In the above description, the n substrate 1.55 μm band semiconductor laser is shown. However, the present invention is not limited to this, and the present invention (configuration in which a thin film portion is provided in the second buried layer) is applied to the p substrate 1.55 μm band. The present invention can also be applied to semiconductor lasers, n-substrates, and p-substrate 1.3 μm band semiconductor lasers, and it is clear that the same effects as described above can be obtained with these semiconductor lasers.

また、上記では半導体基板9と、この半導体基板9の上に形成された第1のSCH層2と、この第1のSCH層2の上に形成された活性層1と、この活性層1の上に形成された第2のSCH層3と、この第2のSCH層3の上に形成されたカバー層4とがメサ形状に加工された部分を有する半導体レーザについて示したが、これに限定するものではなく、本発明(第2の埋込み層に薄膜部分を設けるという構成)は、半導体基板と、この半導体基板の上に形成された活性層と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分を有する半導体レーザにも適用することができる。   Further, in the above, the semiconductor substrate 9, the first SCH layer 2 formed on the semiconductor substrate 9, the active layer 1 formed on the first SCH layer 2, and the active layer 1 Although a semiconductor laser having a portion in which the second SCH layer 3 formed on the top and the cover layer 4 formed on the second SCH layer 3 are processed into a mesa shape is shown, the present invention is not limited to this. Instead, the present invention (configuration in which a thin film portion is provided in the second buried layer) includes a semiconductor substrate, an active layer formed on the semiconductor substrate, and a cover formed on the active layer. The present invention can also be applied to a semiconductor laser having a layer and a portion processed into a mesa shape.

また、本発明(第2の埋込み層に薄膜部分を設けるという構成)は、ファブリ−ペロ型半導体レーザに限定するものではなく、DFB半導体レーザにも適用することができる。この場合、DFB半導体レーザは図1に示す構造において、第2のSCH層3とカバー層4との間にグレーティング層を形成した構造、即ち、半導体基板9と、第1のSCH層2と、活性層1と、第2のSCH層3と、グレーティング層と、カバー層4とがメサ形状に加工された部分を有する構造となる。   Further, the present invention (configuration in which a thin film portion is provided in the second buried layer) is not limited to a Fabry-Perot type semiconductor laser, but can also be applied to a DFB semiconductor laser. In this case, the DFB semiconductor laser has a structure in which a grating layer is formed between the second SCH layer 3 and the cover layer 4 in the structure shown in FIG. 1, that is, the semiconductor substrate 9, the first SCH layer 2, The active layer 1, the second SCH layer 3, the grating layer, and the cover layer 4 have a structure processed into a mesa shape.

[第2の実施の形態例]
図4は本発明の第2の実施の形態例に係る第2の埋込み層の一部にドーピング濃度の低い領域を作製した半導体レーザの構造の1例を示す断面である。
[Second Embodiment]
FIG. 4 is a cross-sectional view showing an example of the structure of a semiconductor laser in which a low doping concentration region is formed in a part of the second buried layer according to the second embodiment of the present invention.

図4において、1は1.55μm組成InGaAsP活性層、2は第1の1.3μm組成i-InGaAsP-SCH(Separate-Confinement Heterostructure)層、3は第2の1.3μm組成i-InGaAsP-SCH層、4はp-InPカバー層、5は第1の(p-InP)埋込み層(ドーピング濃度:1×1018cm-3)、6は第2の(n-InP)埋込み層(ドーピング濃度:2×1018cm-3)、7はp-InPクラッド層、8はp+-InGaAsPキャップ層、9はn-InP基板、10はSiO2絶縁膜、11はn電極、12はp電極、14は第2の埋込み層6に設けた低ドーピング濃度部分である。 In FIG. 4, 1 is a 1.55 μm composition InGaAsP active layer, 2 is a first 1.3 μm composition i-InGaAsP-SCH (Separate-Confinement Heterostructure) layer, and 3 is a second 1.3 μm composition i-InGaAsP-SCH. 4 is a p-InP cover layer, 5 is a first (p-InP) buried layer (doping concentration: 1 × 10 18 cm −3 ), and 6 is a second (n-InP) buried layer (doping concentration). : 2 × 10 18 cm −3 ), 7 is a p-InP cladding layer, 8 is a p + -InGaAsP cap layer, 9 is an n-InP substrate, 10 is a SiO 2 insulating film, 11 is an n-electrode, and 12 is a p-electrode , 14 are low doping concentration portions provided in the second buried layer 6.

詳述すると、本第2の実施の形態例の半導体レーザは、半導体基板9と、この半導体基板9の上に形成された第1のSCH層2と、この第1のSCH層2の上に形成された活性層1と、この活性層1の上に形成された第2のSCH層3と、この第2のSCH層3の上に形成されたカバー層4とがメサ形状に加工された部分を有しており、また、このメサ形状に加工された部分の両側において半導体基板9の上に形成された第1の埋込み層5と、この第1の埋込み層5の上に形成された第2の埋込み層6とを有し、更に、この第2の埋込み層6とカバー層4との上に形成されたクラッド層7と、このクラッド層7の上に形成されたキャップ層8とを有している。また、n電極11は半導体基板9側に設けられて半導体基板9に接している。p電極12はキャップ層8側に設けられてキャップ層8に接している。なお、p電極12とキャップ層8との間の両側部分に絶縁膜10を介在させることによりp電極12が、前記メサ形状に加工された部分に対応する位置でのみキャップ層8と接するようにして効率的に活性層1に駆動電流を流すようになっている。   More specifically, the semiconductor laser according to the second embodiment has a semiconductor substrate 9, a first SCH layer 2 formed on the semiconductor substrate 9, and the first SCH layer 2. The formed active layer 1, the second SCH layer 3 formed on the active layer 1, and the cover layer 4 formed on the second SCH layer 3 were processed into a mesa shape. A first buried layer 5 formed on the semiconductor substrate 9 on both sides of the mesa-shaped portion, and formed on the first buried layer 5. A cladding layer 7 formed on the second buried layer 6 and the cover layer 4, and a cap layer 8 formed on the cladding layer 7. have. The n electrode 11 is provided on the semiconductor substrate 9 side and is in contact with the semiconductor substrate 9. The p-electrode 12 is provided on the cap layer 8 side and is in contact with the cap layer 8. The insulating film 10 is interposed between the p electrode 12 and the cap layer 8 so that the p electrode 12 contacts the cap layer 8 only at a position corresponding to the portion processed into the mesa shape. Thus, a drive current is efficiently passed through the active layer 1.

このようなp-InP/n-InP埋込みタイプの半導体レーザは、p電極12とn電極11との間に順バイアス(p電極12側が正でn電極11側が負)の電圧を印加して活性層1に駆動電流を流すとき、第1の埋込み層5と第2の埋込み層6の領域(pn接合部)には逆バイアスの電圧が印加される構造であるため、この第1の埋込み層5と第2の埋込み層6の領域(pn接合部)では電流をブロックする。その結果、活性層1に効率よく電流が注入される。また、本半導体レーザでは前面側(図4の紙面と直交する方向の一端面)に低反射膜、後面側(図4の紙面と直交する方向の他端面)に高反射膜をコーティングし、光出力の大きい前面側から、図示しない光ファイバに効率よくレーザ光を入力する構造をとる。   Such a p-InP / n-InP buried type semiconductor laser is activated by applying a forward bias voltage (positive on the p-electrode 12 side and negative on the n-electrode 11 side) between the p-electrode 12 and the n-electrode 11. Since a reverse bias voltage is applied to the regions (pn junctions) of the first buried layer 5 and the second buried layer 6 when a driving current is passed through the layer 1, the first buried layer 5 and the region of the second buried layer 6 (pn junction) block current. As a result, current is efficiently injected into the active layer 1. In this semiconductor laser, the front side (one end surface perpendicular to the paper surface of FIG. 4) is coated with a low reflection film, and the rear surface (the other end surface perpendicular to the paper surface of FIG. 4) is coated with a high reflection film. A structure is employed in which laser light is efficiently input into an optical fiber (not shown) from the front side having a large output.

そして、本第2の実施の形態例の半導体レーザにおける第2の埋込み層6には、第2の埋込み層6の一部分のドーピング濃度を、第2の埋込み層6の前記一部分以外の部分のドーピング濃度よりも低くしてなる、低ドーピング濃度部分14が設けられている。この低ドーピング濃度部分14は、第1の埋込み層5と第2の埋込み層6を再成長(活性層1などの1回目の膜の成長に続く2回目の膜の成長)した後、第2の埋込み層6の一部分の領域(低ドーピング濃度部分14となる部分)が窓となるSiO2パターンを作製し、このSiO2パターンの窓から露出している第2の埋込み層6の一部分にイオン注入することにより作製した。 In the second buried layer 6 in the semiconductor laser according to the second embodiment, the doping concentration of a part of the second buried layer 6 is set so that the part of the second buried layer 6 other than the part is doped. A low doping concentration portion 14 is provided which is lower than the concentration. This low doping concentration portion 14 is obtained by re-growing the first buried layer 5 and the second buried layer 6 (second growth of the film following the first growth of the active layer 1 and the like), An SiO 2 pattern in which a partial region of the buried layer 6 (portion that becomes the low doping concentration portion 14) becomes a window is formed, and ions are formed in a part of the second buried layer 6 exposed from the window of the SiO 2 pattern. It produced by injecting.

このイオン注入により、第2の埋込み層6の低ドーピング濃度部分14のドーピング濃度も、1×1018cm-3とした。また、第2の埋込み層6(低ドーピング濃度部分14を含む)の膜厚d3は0.5μmとした。低ドーピング濃度部分14の幅w2は例えば2〜3μmとする。 By this ion implantation, the doping concentration of the low doping concentration portion 14 of the second buried layer 6 is also set to 1 × 10 18 cm −3 . The film thickness d3 of the second buried layer 6 (including the low doping concentration portion 14) was 0.5 μm. The width w2 of the low doping concentration portion 14 is, for example, 2 to 3 μm.

前述のように図2には第2の(n-InP)埋込み層6のドーピング濃度による空乏層の厚さの電圧依存性の計算結果を示す。第1の(p-InP)埋込み層のドーピング濃度は1×1018cm-3とした。図2に示すように、第2の埋込み層6の低ドーピング濃度部分14のドーピング濃度を1×1018cm-3とすると、この低ドーピング濃度部分14の空乏層の厚さは、−2Vの逆バイアス電圧が第1の埋込み層5と第2の埋込み層6のpn接合部に印加されたときに約0.5μmとなる。従って、第2の埋込み層6(低ドーピング濃度部分14を含む)の膜厚d3を0.5μmとしたことから、−2Vの逆バイアス電圧が第1の埋込み層5と第2の埋込み層6のpn接合部に印加されたときに低ドーピング濃度部分14では空乏層が、隣接層のp-InPクラッド層7に略接触することになる。なお、第2の埋込み層6の低ドーピング濃度部分14以外の部分は、ドーピング濃度が低ドーピング濃度部分14のドーピング濃度よりも高いため、空乏層の厚さが低ドーピング濃度部分14の空乏層の厚さよりも小さい。 As described above, FIG. 2 shows the calculation result of the voltage dependence of the thickness of the depletion layer depending on the doping concentration of the second (n-InP) buried layer 6. The doping concentration of the first (p-InP) buried layer was 1 × 10 18 cm −3 . As shown in FIG. 2, when the doping concentration of the low doping concentration portion 14 of the second buried layer 6 is 1 × 10 18 cm −3 , the thickness of the depletion layer of the low doping concentration portion 14 is −2V. When a reverse bias voltage is applied to the pn junction between the first buried layer 5 and the second buried layer 6, it becomes about 0.5 μm. Accordingly, since the film thickness d3 of the second buried layer 6 (including the low doping concentration portion 14) is 0.5 μm, a reverse bias voltage of −2V is applied to the first buried layer 5 and the second buried layer 6. In the low doping concentration portion 14, the depletion layer is substantially in contact with the adjacent p-InP cladding layer 7 when applied to the pn junction. The portions other than the low doping concentration portion 14 of the second buried layer 6 have a doping concentration higher than the doping concentration of the low doping concentration portion 14, so that the depletion layer has a thickness of the depletion layer of the low doping concentration portion 14. Less than the thickness.

図5には本第2の実施の形態例の半導体レーザの駆動電流による光出力・電圧特性を示す。図5に示すように駆動電流を増加させると、電圧が上昇するとともに、光出力が増加している。しかしながら、電圧が1.8V付近まで上昇したところで、電圧の上昇が抑制され、同時に、光出力はドロップするとともに減少している。電圧の上昇が抑制されたのは活性層1以外の領域(第1の埋込み層5と第2の埋込み層6のpn接合部)に急激に電流が流れ始めたためであるが、このように急激に電流が流れ始めたのは第1の埋込み層5と第2の埋込み層6のpn接合部に印加される逆バイアス電圧が1.8Vまで上昇するのにともなって低ドーピング濃度部分14の空乏層が隣接層のp-InPクラッド層7近傍まで延び、ついには逆バイアス電圧1.8Vで降伏電圧に達したためであり、設計とほぼ一致している。   FIG. 5 shows the optical output / voltage characteristics depending on the drive current of the semiconductor laser of the second embodiment. As shown in FIG. 5, when the drive current is increased, the voltage increases and the light output increases. However, when the voltage rises to near 1.8 V, the voltage rise is suppressed, and at the same time, the optical output drops and decreases. The rise in voltage is suppressed because current suddenly started to flow in a region other than the active layer 1 (the pn junction between the first buried layer 5 and the second buried layer 6). The current started to flow when the low bias concentration portion 14 was depleted as the reverse bias voltage applied to the pn junction of the first buried layer 5 and the second buried layer 6 increased to 1.8V. This is because the layer extended to the vicinity of the p-InP cladding layer 7 of the adjacent layer, and finally reached the breakdown voltage at a reverse bias voltage of 1.8 V, which is almost consistent with the design.

以上のように、本第2の実施の形態例の半導体レーザでは、第2の埋込み層6の低ドーピング濃度部分14の降伏電圧まで電圧が上昇すると、活性層1以外の領域(第1の埋込み層5と第2の埋込み層6のpn接合部)で電流が流れ始めて、電圧クランプとなり、順バイアスの印加電圧を制限することができ、光出力の増加を抑えることができる(光出力の増加は停止する)。本第2の実施の形態例によれば、光出力は300mW以上に増加することはなく、端面劣化を抑制した半導体レーザを作製できることが確認された。光出力の増大が抑制されることにより、端面溶融が抑制され、CODによる突発故障が抑制されることになる。従って、本第2の実施の形態例によれば半導体レーザに保護回路が組み込まれた構成となり、ハンドリング等によるESDを原因とする端面劣化の抑制に有効である。   As described above, in the semiconductor laser according to the second embodiment, when the voltage rises to the breakdown voltage of the low doping concentration portion 14 of the second buried layer 6, the region other than the active layer 1 (first buried layer). A current starts to flow in the pn junction between the layer 5 and the second buried layer 6, resulting in a voltage clamp, so that the forward bias voltage can be limited and the increase in light output can be suppressed (increase in light output). Will stop). According to the second embodiment, it was confirmed that the optical output does not increase to 300 mW or more, and it is possible to fabricate a semiconductor laser with suppressed end face deterioration. By suppressing the increase in light output, end face melting is suppressed, and sudden failures due to COD are suppressed. Therefore, according to the second embodiment, the protection circuit is incorporated in the semiconductor laser, which is effective in suppressing end face deterioration caused by ESD due to handling or the like.

なお、前記降伏電圧は第2の埋込み層6の低ドーピング濃度部分14のドーピング濃度によって調整される。低ドーピング濃度部分14のドーピング濃度が低いほど降伏し易い(降伏電圧が低い)。換言すれば、低ドーピング濃度部分14のドーピング濃度は所定の降伏電圧に応じて適宜設定すればよい。即ち、ESDなどの電気的過剰ストレスによる半導体レーザの端面劣化を抑制するのに適した降伏電圧を設定し、第1の埋込み層5と第2の埋込み層6のpn接合部に印加される逆バイアス電圧が、当該所定の降伏電圧に達したときに第2の埋込み層6の低ドーピング濃度部分14が降伏して電流が流れるように当該低ドーピング濃度部分14のドーピング濃度を設定すればよい。   The breakdown voltage is adjusted by the doping concentration of the low doping concentration portion 14 of the second buried layer 6. The lower the doping concentration of the low doping concentration portion 14, the easier the breakdown (the lower the breakdown voltage). In other words, the doping concentration of the low doping concentration portion 14 may be set as appropriate according to a predetermined breakdown voltage. That is, a breakdown voltage suitable for suppressing deterioration of the end face of the semiconductor laser due to electrical overstress such as ESD is set, and the reverse applied to the pn junction between the first buried layer 5 and the second buried layer 6. The doping concentration of the low doping concentration portion 14 may be set so that when the bias voltage reaches the predetermined breakdown voltage, the low doping concentration portion 14 of the second buried layer 6 breaks down and current flows.

また、図4では活性層1などのメサ形状部分の左右両側の第2の埋込み層6において、それぞれ一箇所にだけ低ドーピング濃度部分14を設けているが、これに限定するものではなく、左右両側の第2の埋込み層6において、それぞれ複数箇所に低ドーピング濃度部分14を設けるようにしてもよい。この場合、例えば、一箇所にだけ低ドーピング濃度部分14を設けるときには当該低ドーピング濃度部分14の幅w2を2μmとする一方、5箇所に低ドーピング濃度部分14を設けるときには5倍の電流が流れ、電圧クランプの効果が一層高まる。   In FIG. 4, the low-doping concentration portions 14 are provided only in one place in the second buried layers 6 on the left and right sides of the mesa-shaped portion such as the active layer 1. However, the present invention is not limited to this. In the second buried layers 6 on both sides, low doping concentration portions 14 may be provided at a plurality of locations. In this case, for example, when the low doping concentration portion 14 is provided only at one location, the width w2 of the low doping concentration portion 14 is set to 2 μm, while when the low doping concentration portion 14 is provided at 5 locations, a current that is five times larger flows. The effect of voltage clamping is further enhanced.

また、上記ではn基板1.55μm帯半導体レーザについて示したが、勿論、これに限定するものではなく、本発明(第2の埋込み層に低ドーピング濃度部分を設けるという構成)はp基板1.55μm帯半導体レーザ、n基板及びp基板1.3μm帯半導体レーザなどにも適用することができ、これらの半導体レーザにおいても上記と同様の効果が得られることは明らかである。   In the above description, the n substrate 1.55 μm band semiconductor laser is shown. However, the present invention is not limited to this, and the present invention (configuration in which a low doping concentration portion is provided in the second buried layer) is applied to the p substrate 1. The present invention can also be applied to 55 μm band semiconductor lasers, n-substrates and p-substrate 1.3 μm band semiconductor lasers, and it is clear that the same effects as described above can be obtained with these semiconductor lasers.

また、上記では半導体基板9と、この半導体基板9の上に形成された第1のSCH層2と、この第1のSCH層2の上に形成された活性層1と、この活性層1の上に形成された第2のSCH層3と、この第2のSCH層3の上に形成されたカバー層4とがメサ形状に加工された部分を有する半導体レーザについて示したが、これに限定するものではなく、本発明(第2の埋込み層に低ドーピング濃度部分を設けるという構成)は、半導体基板と、この半導体基板の上に形成された活性層と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分を有する半導体レーザにも適用することができる。   In the above description, the semiconductor substrate 9, the first SCH layer 2 formed on the semiconductor substrate 9, the active layer 1 formed on the first SCH layer 2, and the active layer 1 Although a semiconductor laser having a portion in which the second SCH layer 3 formed on the top and the cover layer 4 formed on the second SCH layer 3 are processed into a mesa shape is shown, the present invention is not limited to this. Instead, the present invention (configuration in which the second buried layer is provided with the low doping concentration portion) is formed on the semiconductor substrate, the active layer formed on the semiconductor substrate, and the active layer. The present invention can also be applied to a semiconductor laser having a portion in which the cover layer is processed into a mesa shape.

また、本発明(第2の埋込み層に低ドーピング濃度部分を設けるという構成)は、ファブリ−ペロ型半導体レーザに限定するものではなく、DFB半導体レーザにも適用することができる。この場合、DFB半導体レーザは図4に示す構造において、第2のSCH層3とカバー層4との間にグレーティング層を形成した構造、即ち、半導体基板9と、第1のSCH層2と、活性層1と、第2のSCH層3と、グレーティング層と、カバー層4とがメサ形状に加工された部分を有する構造となる。   Further, the present invention (a configuration in which a low doping concentration portion is provided in the second buried layer) is not limited to a Fabry-Perot type semiconductor laser, but can also be applied to a DFB semiconductor laser. In this case, the DFB semiconductor laser has a structure in which a grating layer is formed between the second SCH layer 3 and the cover layer 4 in the structure shown in FIG. 4, that is, the semiconductor substrate 9, the first SCH layer 2, The active layer 1, the second SCH layer 3, the grating layer, and the cover layer 4 have a structure processed into a mesa shape.

本発明の第1の実施の形態例に係る第2の埋込み層の一部領域をエッチングした半導体レーザの構造の1例を示す断面図である。It is sectional drawing which shows one example of the structure of the semiconductor laser which etched the partial area | region of the 2nd embedding layer based on the 1st Example of this invention. 第2の(n-InP)埋込み層のドーピング濃度による空乏層の厚さの電圧依存性の計算結果を示す図である。It is a figure which shows the calculation result of the voltage dependence of the thickness of a depletion layer by the doping concentration of a 2nd (n-InP) buried layer. 本発明の第1の実施の形態例に係る第2の埋込み層の一部領域をエッチングした半導体レーザの駆動電流による光出力・電圧特性を示す図である。It is a figure which shows the optical output and voltage characteristic by the drive current of the semiconductor laser which etched the partial area | region of the 2nd embedding layer based on the 1st Example of this invention. 本発明の第2の実施の形態例に係る第2の埋込み層の一部にドーピング濃度の低い領域を作製した半導体レーザの構造の1例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor laser which produced the area | region with low doping concentration in a part of 2nd embedding layer based on the 2nd Example of this invention. 本発明の第2の実施の形態例に係る第2の埋込み層の一部にドーピング濃度の低い領域を作製した半導体レーザの駆動電流による光出力・電圧特性を示す図である。It is a figure which shows the optical output and voltage characteristic by the drive current of the semiconductor laser which produced the area | region with low doping concentration in a part of 2nd embedding layer based on the 2nd Example of this invention. 従来のp-InP/n-InP埋込み半導体レーザの1例を示す断面図である。It is sectional drawing which shows an example of the conventional p-InP / n-InP buried semiconductor laser. 従来のp-InP/n-InP埋込み半導体レーザの駆動電流による光出力・電圧特性の1例を示す図である。It is a figure which shows an example of the optical output and voltage characteristic by the drive current of the conventional p-InP / n-InP buried semiconductor laser.

符号の説明Explanation of symbols

1 1.55μm組成InGaAsP活性層
2 第1の1.3μm組成i-InGaAsP-SCH層
3 第2の1.3μm組成i-InGaAsP-SCH層
4 p-InPカバー層
5 第1の(p-InP)埋込み層
6 第2の(n-InP)埋込み層
7 p-InPクラッド層
8 p+-InGaAsPキャップ層
9 n-InP基板
10 SiO2絶縁膜
11 n電極
12 p電極
13 第2の埋込み層の薄膜部分
14 第2の埋込み層の低ドーピング濃度部分
DESCRIPTION OF SYMBOLS 1 1.55 micrometer composition InGaAsP active layer 2 1st 1.3 micrometer composition i-InGaAsP-SCH layer 3 2nd 1.3 micrometer composition i-InGaAsP-SCH layer 4 p-InP cover layer 5 1st (p-InP ) Buried layer 6 second (n-InP) buried layer 7 p-InP clad layer 8 p + -InGaAsP cap layer 9 n-InP substrate 10 SiO 2 insulating film 11 n electrode 12 p electrode 13 second buried layer Thin film portion 14 Low doping concentration portion of second buried layer

Claims (2)

半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された活性層と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層と、前記第2のSCH層と前記カバー層との間に形成したグレーティング層とがメサ形状に加工された部分と、
前記メサ形状に加工された部分の両側において前記半導体基板の上に形成された第1の埋込み層と、
この第1の埋込み層の上に形成された第2の埋込み層と、
この第2の埋込み層と前記カバー層との上に形成されたクラッド層と、
このクラッド層の上に形成されたキャップ層と、
このキャップ層側に設けた第1の電極と、
前記半導体基板側に設けた第2の電極とを有し、
前記第1の電極と前記第2の電極との間に順バイアスの電圧が印加されたとき、前記第1の埋込み層と前記第2の埋込み層とからなるpn接合部には逆バイアスの電圧が印加されるように構成された埋込み構造の半導体レーザにおいて、
前記第2の埋込み層には、前記第2の埋込み層の一箇所又は複数箇所の部分の膜厚を、前記第2の埋込み層の前記一箇所又は複数箇所の部分以外の部分の膜厚よりも薄くしてなる、一箇所又は複数箇所の薄膜部分を設けたことを特徴とする半導体レーザ。
Semiconductor substrate, first SCH layer formed on the semiconductor substrate, active layer formed on the first SCH layer, and second SCH layer formed on the active layer And a cover layer formed on the second SCH layer is processed into a mesa shape, or a semiconductor substrate, an active layer formed on the semiconductor substrate, and the active layer. The cover layer formed on the semiconductor substrate is formed into a mesa-shaped part, or a semiconductor substrate, a first SCH layer formed on the semiconductor substrate, and a first SCH layer. An active layer, a second SCH layer formed on the active layer, a cover layer formed on the second SCH layer, and between the second SCH layer and the cover layer The formed grating layer is processed into a mesa shape, and
A first buried layer formed on the semiconductor substrate on both sides of the portion processed into the mesa shape;
A second buried layer formed on the first buried layer;
A cladding layer formed on the second buried layer and the cover layer;
A cap layer formed on the cladding layer;
A first electrode provided on the cap layer side;
A second electrode provided on the semiconductor substrate side,
When a forward bias voltage is applied between the first electrode and the second electrode, a reverse bias voltage is applied to the pn junction formed by the first buried layer and the second buried layer. In a semiconductor laser having a buried structure configured to be applied,
In the second buried layer, the thickness of one or a plurality of portions of the second buried layer is set to be greater than the thickness of a portion other than the one or a plurality of portions of the second buried layer. A semiconductor laser comprising a thin film portion at one place or a plurality of places, which is made thinner.
半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された活性層と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層と、前記第2のSCH層と前記カバー層との間に形成したグレーティング層とがメサ形状に加工された部分と、
前記メサ形状に加工された部分の両側において前記半導体基板の上に形成された第1の埋込み層と、
この第1の埋込み層の上に形成された第2の埋込み層と、
この第2の埋込み層と前記カバー層との上に形成されたクラッド層と、
このクラッド層の上に形成されたキャップ層と、
このキャップ層側に設けた第1の電極と、
前記半導体基板側に設けた第2の電極とを有し、
前記第1の電極と前記第2の電極との間に順バイアスの電圧が印加されたとき、前記第1の埋込み層と前記第2の埋込み層とからなるpn接合部には逆バイアスの電圧が印加されるように構成された埋込み構造の半導体レーザにおいて、
前記第2の埋込み層には、前記第2の埋込み層の一箇所又は複数箇所の部分のドーピング濃度を、前記第2の埋込み層の前記一箇所又は複数箇所の部分以外の部分のドーピング濃度よりも低くしてなる、一箇所又は複数箇所の低ドーピング濃度部分を設けたことを特徴とする半導体レーザ。
Semiconductor substrate, first SCH layer formed on the semiconductor substrate, active layer formed on the first SCH layer, and second SCH layer formed on the active layer And a cover layer formed on the second SCH layer is processed into a mesa shape, or a semiconductor substrate, an active layer formed on the semiconductor substrate, and the active layer. The cover layer formed on the semiconductor substrate is formed into a mesa-shaped part, or a semiconductor substrate, a first SCH layer formed on the semiconductor substrate, and a first SCH layer. An active layer, a second SCH layer formed on the active layer, a cover layer formed on the second SCH layer, and between the second SCH layer and the cover layer The formed grating layer is processed into a mesa shape, and
A first buried layer formed on the semiconductor substrate on both sides of the portion processed into the mesa shape;
A second buried layer formed on the first buried layer;
A cladding layer formed on the second buried layer and the cover layer;
A cap layer formed on the cladding layer;
A first electrode provided on the cap layer side;
A second electrode provided on the semiconductor substrate side,
When a forward bias voltage is applied between the first electrode and the second electrode, a reverse bias voltage is applied to the pn junction formed by the first buried layer and the second buried layer. In a semiconductor laser having a buried structure configured to be applied,
In the second buried layer, the doping concentration of one or a plurality of portions of the second buried layer is set to be higher than the doping concentration of a portion other than the one or a plurality of portions of the second buried layer. A semiconductor laser characterized in that one or a plurality of low-doping concentration portions are provided.
JP2005216975A 2005-07-27 2005-07-27 Semiconductor laser Withdrawn JP2007035923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005216975A JP2007035923A (en) 2005-07-27 2005-07-27 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005216975A JP2007035923A (en) 2005-07-27 2005-07-27 Semiconductor laser

Publications (1)

Publication Number Publication Date
JP2007035923A true JP2007035923A (en) 2007-02-08

Family

ID=37794811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005216975A Withdrawn JP2007035923A (en) 2005-07-27 2005-07-27 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP2007035923A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052785A1 (en) * 2009-11-02 2011-05-05 矢崎総業株式会社 Fault detection method for vcsel, and fault detection device for same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052785A1 (en) * 2009-11-02 2011-05-05 矢崎総業株式会社 Fault detection method for vcsel, and fault detection device for same
US8681327B2 (en) 2009-11-02 2014-03-25 Yazaki Corporation Fault detection method and fault detection apparatus for VCSEL

Similar Documents

Publication Publication Date Title
JP6375960B2 (en) Optical semiconductor device
JP2010118399A (en) Integrated semiconductor optical element and semiconductor optical device
JP5170869B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
JP2007035923A (en) Semiconductor laser
KR100495220B1 (en) Semiconductor Laser Diode Comprising Higher Order Mode Absorb Control Layers
WO2021152686A1 (en) Optical semiconductor device and method for manufacturing same
JPH0927657A (en) Manufacture of semiconductor laser
JP2007035924A (en) Semiconductor laser
CN110431720B (en) Optical semiconductor element
US6553046B2 (en) High-power semiconductor laser device including resistance reduction layer which has intermediate energy gap
JPH11354886A (en) Semiconductor laser and its manufacturing method
JP4121271B2 (en) Semiconductor laser device and manufacturing method thereof
JP4430961B2 (en) Electroabsorption type light modulation element and method for manufacturing the same
JPS61214591A (en) Semiconductor laser element
JPWO2007108117A1 (en) Optical semiconductor element
JP2000077780A (en) Semiconductor laser and manufacture thereof
JPH09232666A (en) Semiconductor laser and parallel transmission light transmitting module
US20020110170A1 (en) Buried ribbon semiconductor laser and a method of fabrication
JP2004095822A (en) Semiconductor laser device
JP2000022203A (en) Light emitting diode
JPH08148753A (en) Semiconductor laser
JP2008270435A (en) Semiconductor optical element
JP3208177B2 (en) Semiconductor laser device
JPS641072B2 (en)
JP2009266891A (en) Semiconductor laser and method of manufacturing same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007