JP2007035894A - 可変インダクタ - Google Patents

Abstract

【課題】半導体基板上に形成可能であり、Ｑ値の劣化が少なく、インダクタンスの変化量が大きい可変インダクタを提供する。
【解決手段】半導体基板上に形成される可変インダクタは、インダクタ２とシールド手段３と磁束可変手段１とからなる。インダクタ２は半導体処理工程により半導体基板１０上に形成される。シールド手段３はインダクタ２の磁束の一部を遮る位置に設けられる。磁束可変手段１は、インダクタ２の磁束を変化させることが可能な位置に設けられる。シールド手段３は、例えばインダクタ２の周辺を覆うように配置される。
【選択図】図２

Description

本発明は可変インダクタに関し、特に、Ｑ値の劣化が少なく、インダクタンスの可変範囲が広い半導体基板上に形成可能な可変インダクタに関する。

近来の携帯電話端末の高性能化に伴い、携帯端末は部品点数が増える一方、端末の小型化も望まれるため、小さいスペースに多くの部品を詰め込まなければならなくなっている。このため、これまでＬＳＩの半導体基板上に形成することが難しかった素子等を小型化して半導体基板上に作成可能なＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術が注目されている。

また、複数の通信方式へ対応する携帯電話端末も存在するが、これらは複数の発振源や複数の電圧制御発振器を搭載しており、端末が大型化する問題もあった。

このような状況の中で、受動素子、特にインダクタについてもオンチップ化が望まれていた。そして、個々の部品偏差を吸収したり、回路に組み込んだ後に、そのインダクタンスを調整したりすることが可能な、可変インダクタも種々のタイプのものが開発されている。

例えば、特許文献１に記載のものは、引出し電極とコイルの間に設けられたトリミング電極をレーザビーム等で焼き切ることで、インダクタンスを変化させる小型の可変インダクタである。

また、特許文献２や特許文献３は、インダクタ上方に設けられる磁性体層を、圧電体板や梁電極を用いて上下に移動させることで、コイルで発生する磁束が、遠ざかったり近づいたりした磁性体層により変化されてインダクタンスを可変させる小型の可変インダクタである。

さらに、特許文献４は、ループとグラウンド・プレーンとの間の幾何学的関係を変化させることで、インダクタのインダクタンスを変化させるオンチップ可変インダクタである。

さらにまた、特許文献５は、インダクタの下方にループ状の配線層を設け、このループ状の配線層を開放／短絡するためのトランジスタを作動させることで、その開放時と短絡時の磁界の変化によりインダクタンスを変化させるオンチップ可変インダクタである。

しかしながら、上記特許文献１の可変インダクタは、トリミング電極を用いるため、一旦レーザビーム等でトリミング電極を焼き切った場合には、元に戻すことはできない不可逆的な可変インダクタである。したがって、一旦変更したインダクタンスを再度調整できない場合が生じ、使用範囲、使用目的が限定されてしまっていた。

また、インダクタのクオリティを示す基準の一つとして、Ｑ値がある。Ｑ値は簡単に言えば、素子の損失の少なさを示すものであり、高ければ高いほど好ましいとされる。Ｑ値は、インダクタに発生する寄生容量や寄生抵抗によっても減少する。したがって、なるべくインダクタに対する寄生容量や寄生抵抗を減らす必要がある。なお、Ｑ値はωＬ／Ｒで表わされるため、インダクタンスＬが小さくなれば、Ｑ値自体は当然低くはなる。本明細書中では、インダクタンスの変化に伴うＱ値の変化ではなく、他の要因、具体的には寄生容量や寄生抵抗等によるＱ値の劣化を問題としている。

特許文献２や特許文献３の可変インダクタでは、インダクタの配線とその上方の移動層との間の寄生容量が大きいと考えられるのでＱ値が低くなってしまう。また、磁束密度の変化量が少ないため、インダクタンスの変化量も非常に少ないものであった。さらに、寄生容量が大きいと無駄に自己共振周波数を低くしてしまう問題も生じ得る。この場合、インダクタとして利用できる周波数帯域が狭まってしまう。

さらに、特許文献４の可変インダクタも、特許文献２や特許文献３と同様に、寄生容量が大きいと考えられるため、Ｑ値が低く、また、インダクタンスの変化量も少ないものであった。

またさらに、特許文献５の可変インダクタの場合、インダクタの直下近傍に閉ループ配線層を設けているため、寄生容量が大きくなり、Ｑ値にも影響を及ぼし、また、周波数帯域も狭くなると考えられる。さらに、短絡／開放のためのスイッチとしてＭＯＳＦＥＴを利用しているが、ＭＯＳＦＥＴのＯＮ抵抗は数ｋΩ程度と、金属線の抵抗がせいぜい数Ωに対して桁で大きいため、インダクタのＱ値が極端に低くなるとも考えられる。

これらの問題を解決するために、本出願人が発明者の一人である特許文献６においては、半導体処理工程により半導体基板上にスパイラルインダクタが形成され、このインダクタの磁束を変化させることが可能な位置、例えばインダクタの上方近傍に、磁束可変手段である導体板を設けることを提案した。

特開２００１−２９１６１６号公報 特開平０６−０９６９５７号公報 特開平０８−２０４１３９号公報 特開２００１−０７６９３５号公報 特開平０８−１６２３３１号公報 特願２００３−２９２７８２

上記磁束可変手段を設けた可変インダクタにおいて、磁束可変手段によって遮ることが可能な磁束には限界があり、インダクタンスの変動幅を大きくするのは難しかった。図１に、従来の磁束可変手段である可動式導体板１を設けた、半導体基板１０上のスパイラルインダクタ２の側断面図を示す。図示の通り、スパイラルインダクタ２による磁束の一部は導体板１により遮られるが、導体板１とスパイラルインダクタ２の間から漏れ出る磁束があるため、この分インダクタンスの変化量を大きくすることができなかった。

本発明は、斯かる実情に鑑み、よりインダクタンスの変化量が大きくなるようにした可変インダクタを提供しようとするものである。

上述した本発明の目的を達成するために、本発明による可変インダクタは、半導体処理工程により半導体基板上に形成されるインダクタと、インダクタの磁束の一部を遮る位置に設けられるシールド手段と、インダクタの磁束を変化させることが可能な位置に設けられる磁束可変手段とを具備するものである。

ここで、シールド手段は、インダクタの周辺を覆うように配置されていれば良い。

また、シールド手段は、少なくとも１つのスリットにより分断されていれば良い。

さらに、シールド手段は、インダクタの周辺部分か中央空洞部分か又はその両方に配置されていれば良い。

また、磁束可変手段は、導体と該導体を移動させるアクチュエータとを具備していれば良い。

ここで、磁束可変手段は、アクチュエータを用いて導体をインダクタの上方又は下方又は側方近傍で水平移動させることで、磁束を変化させれば良い。

また、インダクタは上下又は左右２段インダクタからなり、磁束可変手段は、アクチュエータを用いて導体を上下又は左右２段インダクタの間で水平移動させることで、磁束を変化させれば良い。

さらに、シールド手段は、２段インダクタの間に配置されていれば良い。

また、磁束可変手段はトランジスタからなり、該トランジスタのキャリア密度の変化による導電率の変化を利用して、インダクタの磁束を変化させることも可能である。

また、シールド手段はトランジスタからなり、該トランジスタのキャリア密度の変化による導電率の変化を利用して、インダクタの磁束の一部を遮ることも可能である。

本発明の可変インダクタは、磁束可変手段の挿入前は、通常のインダクタと同程度のＱ値が得られるという効果がある。また、磁束可変手段を連続的に挿入していくため、インダクタンスを連続的に変化させることが可能である。さらに、磁束可変手段の挿入後も、インダクタの磁束可変手段による遮蔽部分に対する抵抗の増加はほぼ無視できるため、Ｑ値の劣化は無い。寄生容量に対しても、本発明では、磁束可変手段とインダクタの配置を工夫することで、寄生容量を減らすことが可能となる。そして、シールド手段により磁束可変手段とスパイラルインダクタの間から漏れ出る磁束が少なくなるため、全体としてインダクタンスの変化量が大きくなるという利点がある。

以下、本発明を実施するための最良の形態を図示例と共に説明する。図２は、本発明の第１実施例の可変インダクタを説明するための図であり、図２（ａ）がその上面図、図２（ｂ）がそのｂ−ｂ間の断面図である。図中、図１と同一の符号を付した部分は同一物を表わしており、基本的な構成は図１に示す従来のものと同様であるが、本図示例の特徴とするところは、図２に示す如く、インダクタ２の磁束４の一部を遮る位置にシールド部３を設けた点にある。

図２に示すように、本発明の可変インダクタは、半導体基板１０上に、一般的な製造工程によりスパイラルインダクタ２が形成されている。そして、その近傍に導体１が移動可能に設けられている。導体１は、図示していないアクチュエータ等により移動される。なお、スパイラルインダクタの近傍とは、スパイラルインダクタ２により発生する磁束４を変化させることが可能な位置を意味する。言い換えれば、導体は、相互磁気誘導を生ずる位置に設けられていることを意味する。

また、本明細書中で「導体」とは、例えば導体板であれば良いが、これに限らず、閉ループになったコイルも含む概念である。導体板でもその内部では結局は導体中に渦電流が流れ、それが閉ループを作りインダクタとして働くものだからである。

本発明の第１実施例の可変インダクタでは、さらに、導体１とは別に、スパイラルインダクタ２の磁束の一部を遮る位置にシールド部３が設けられる。具体的には、例えば図２に示すように、スパイラルインダクタ２の周辺を覆うようにシールド部３が設けられる。なお、これは周辺を覆うものに限らず、導体１とスパイラルインダクタ２の間から漏れ出る磁束を遮る位置であれば、スパイラルインダクタ２の上方でも中央空洞部でも良い。図示例では適当な厚みを持った導体をスパイラルインダクタ２の周辺に配置することでシールド部３としている。

さらに、シールド部３には、これを分断する少なくとも１つのスリット３０を有する。これは、シールド部３全体に渦電流に起因する電流が流れ難いようにするために設けられるものである。したがって、分断されている状態と同じ効果を得ることができるように電流が流れ難くなれば良いため、「分断」とは、スリット３０はシールド部３を物理的に分離するものの他、高抵抗で接続されることで電流が流れ難くような構造も含む概念である。図２（ｂ）に示す例では、周辺の４つ角や辺の中央部等の複数箇所に適宜スリット３０が設けられている。

ここで、導体１やスパイラルインダクタ２、シールド部３の材料としては、具体的には銅を用いた。しかしながら、本発明はこれに限定されず、導体であれば金やアルミ等、種々の材料を利用可能であることは勿論である。

なお、明細書中、半導体基板とは、通常のＬＳＩを製作するＳｉやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）と呼ばれる基板、半導体材料としてはＧａＡｓ、ＩｎＰ、ＧａＮなどであっても良い。図２では模式的に描いているために、半導体基板上に直接インダクタを形成しているように示しているが、半導体基板とスパイラルインダクタの間にＳｉＯ_２などの絶縁膜が挟まれていても構わない。また、スパイラルインダクタは、いわゆる多層配線の形成された半導体基板でも良い。この場合には、半導体基板とインダクタの間に多層配線層が形成されることになる。

図２（ａ）と図３を用いて、本発明の可変インダクタの導体１とシールド部３の磁束に与える影響を説明する。図３は導体１を挿入する前の可変インダクタの断面図である。図３に示すように導体１がない場合には、磁束４は導体１の影響をほとんど変化を受けない。しかしながら、シールド部３により磁束の一部が遮蔽されているため、スパイラルインダクタ２のインダクタンスは、本来有するインダクタンスよりも低くなっている。そして、図２（ａ）に示すように、導体１をスパイラルインダクタ２上に水平移動させていくと、導体１の表面ではインダクタ２による磁束４を受けて渦電流が発生し、インダクタ２からの磁束４を相殺する方向に磁束が発生する。したがって、磁束線が減少し、インダクタ２の磁束４が変化してインダクタンスが減少するような作用が生ずる。

ここで、インダクタ２による全磁束をΦ_indとし、導体１により遮蔽される磁束をΦ_Mとし、シールド部３により遮蔽される磁束をΦ_Sとする。従来のシールド部３がない場合には、導体１が挿入されると、全磁束Φ_indからΦ_Mが引かれるため、Φ_ind−Φ_Mが残ることになる。このときのインダクタンスの変動率ｒ_{w/o Shield}は、以下の式により求められる。

一方、本願発明のように、シールド部３がある場合には、導体１の挿入前には全磁束Φ_indからシールド部によるΦ_Sが引かれるため、Φ_ind−Φ_Sが残ることになる。そして、導体１が挿入されると、さらにΦ_Mが引かれるため、Φ_ind−Φ_M−Φ_Sが残ることになる。このときのインダクタンスの変動率ｒ_{with Shield}は、以下の式により求められる。
上記数２から分かる通り、本願発明によれば、シールド部により遮蔽される磁束Φ_Sが大きければ大きいほどインダクタンスの変動率が大きくなる。したがって、シールド部の追加により、より大きいインダクタンスの変化量を有する可変インダクタが実現可能となる。

上述のように、本発明の可変インダクタは、半導体基板上に形成されるインダクタの磁束を変化させることが可能な位置に磁束可変手段として導体を設け、さらに、磁束の一部を遮る位置にシールド部を設ける点に特徴がある。ここで、シールド部は、上述の図示例ではインダクタの周囲を覆うように配置したものを示したが、本発明はこれに限定されず、磁束の一部を遮る位置であれば、インダクタの周辺部分や中央空洞部分、それらの両方、さらには上方や下方等に任意に配置可能である。

また、磁束可変手段としては、上述の図示例ではインダクタの上方に導体を設けた例を示したが、本発明はこれに限定されず、インダクタの下方に設けられても勿論構わない。また、上述の例ではスパイラルインダクタを示したが、本発明はこれに限定されず、再配線技術等により立体的に形成されたソレノイドコイルであっても良い。例えば半導体基板上にソレノイドコイルを立てた状態で形成すれば、その上方又は下方で導体を水平移動させれば上述の例と同様の効果が得られる。また、ソレノイドコイルを寝かせた状態で形成すれば、その側方で導体を水平移動させても同様の効果が得られる。そして、このように構成したインダクタに対して、磁束の一部を遮る位置にさらにシールド部を設けることで、より大きなインダクタンスの変化量を得られるものである。

なお、導体をインダクタに被せる場合、インダクタの全体を覆う寸法であれば最もインダクタが減少することになる。しかしながら、導体とインダクタの配線間には、寄生容量が発生する。この寄生容量はインダクタの並列容量となるため、寄生容量が大きくなるとＱ値が劣化してしまう。また、自己共振周波数も低くなってしまい、その結果、インダクタとして利用できる周波数帯域が狭くなってしまう。したがって、導体とインダクタとの間の距離をなるべく離すことが望ましい。また、距離を離すことができない場合には、導体の寸法は、インダクタンスの変化量と寄生容量とのトレードオフになるので、インダクタとの間の寄生容量が少なく、インダクタンスの変化量が大きくなるような幅寸法を有するように決定されれば良い。例えばインダクタの中央の空洞部分の幅と同じ寸法幅を有するように導体を構成すれば、インダクタの配線との寄生容量は最小限に抑えられつつ、インダクタンスの変化量を大きくすることが可能となる。

ここで、導体とインダクタとの間の距離を離すと、その間から漏れ出る磁束も多くなり、インダクタンスの変化量が小さくなるという問題があるが、本発明によれば、その漏れ出る磁束の一部を遮蔽するシールド部を有するため、変化量が小さくなるという問題はない。

なお、導体を移動させるためのアクチュエータは、種々のものが利用可能であるが、半導体基板上に形成可能なアクチュエータとしては、静電アクチュエータや串歯アクチュエータ等のＭＥＭＳマイクロアクチュエータが好ましい。より好ましくは、導電板を大きく動かせるように、移動距離が大きいものである。

次に、図４を用いて本発明の可変インダクタの第２実施例を説明する。図４は、本発明の第２実施例による上下２段インダクタの側断面図である。図中、図２と同一の符号を付した部分は同一物を表わしている。図示のように、半導体基板１０の表面及び裏面にそれぞれ逆巻きのインダクタ２，２’を形成し、これらのインダクタにより発生する磁束を垂直にするために、コンタクトホール５によりインダクタ２，２’を接続して一つのインダクタとする。そして、磁束の一部を遮る位置、例えば図示例のように２段インダクタの間にシールド部を配置する。このような構成で、上下２段インダクタの間で導体１を水平移動させる。このように構成することでも、上記の第１実施例と同様の効果が得られ、インダクタンスを大きく変化させることが可能となる。また、上下間の幅を広く取ることで、インダクタの配線と導体との間に発生する寄生容量を減らすことも可能である。なお、第１実施例と同様に、インダクタ２の周辺近傍にシールド部を設けても勿論構わない。

これまで説明してきた実施例は、磁束可変手段としては導体と導体を移動させるアクチュエータとを具備する例について説明してきたが、以下に説明する本発明の可変インダクタの第３実施例は、磁束可変手段及びシールド部としてトランジスタを用いるものである。図５を用いて本発明の可変インダクタの第３実施例を説明する。図５は、第３実施例の可変インダクタの側断面図である。図示のように、半導体基板１０上にゲート電極１１、ソース・ドレイン電極１２を形成することでＭＯＳＦＥＴを作成する。この上に、所定の絶縁層等を介してスパイラルインダクタ２を形成する。このスパイラルインダクタ２により発生する磁束をソース・ドレイン電極間のチャネル１３により変化させる。すなわち、本実施例は、ＭＯＳＦＥＴのＯＮ／ＯＦＦ制御により、チャネルのキャリア密度の変化により導電率が変化するので、この変化を利用してインダクタの磁束を遮蔽させるものである。なお、ゲート電極１１が低抵抗の材料で構成されていると、ＯＦＦの状態でも磁束が遮蔽されてしまい、チャネル部分での導電率変化の効果が小さくなってしまう。したがって、ゲート電極１１は高抵抗であるほうが、チャネル導電率変化によるインダクタンスの値の変動率が大きいので、高抵抗材料を用いることが好ましい。

そして、本発明による第３実施例においては、スパイラルインダクタ２の周辺にも同様の構成のＭＯＳＦＥＴ３３を複数配置する。このＭＯＳＦＥＴ３３のＯＮ／ＯＦＦ制御により、インダクタの磁束の一部を遮ることで、より大きな変化を得ることが可能である。すなわち、磁束変化手段としてのＭＯＳＦＥＴとシールド部としてのＭＯＳＦＥＴを共にＯＦＦにした場合にはインダクタンスの全磁束Φ_indが得られ、共にＯＮにするとΦ_ind−Φ_M−Φ_Sが残ることになる。したがって、このときのインダクタンスの変動率ｒ_{with Shield+}は、以下の式により求められる。
上記数３により、上述の実施例と比べて、この実施例による可変インダクタの変動率が最も大きいものとなることが分かる。

このように、ＭＯＳＦＥＴのチャネルのキャリア密度の変化による導電率の変化を利用して、インダクタの磁束を変化させることで、これまで説明してきた可変インダクタと同様の効果が得られ、さらにシールド部も同様に構成することにより、より大きな変動率を実現可能となる。但し、上述の第１実施例や第２実施例では、インダクタンスの変動は連続的であったが、本実施例では、トランジスタにより遮蔽するかしないかの何れかであるため、非連続的な可変となる。しかしながら、トランジスタを縦に多段に、或いは横に複数形成すること等により、ある程度連続的な可変も実現可能である。

本実施例では、ＭＥＭＳ等のコストのかかる製造工程を経ることなく、一般的な半導体処理工程により可変インダクタを製造可能となる。なお、キャリア密度の変化により導電率が変化すれば良いため、ＦＥＴだけでなく、バイポーラトランジスタ等でも本実施例は実現可能である。また、インダクタはスパイラルインダクタに限定されず、再配線技術等で作成したソレノイドインダクタ等であっても勿論構わない。さらに、シールド部をトランジスタで構成せず、第１実施例と同様に導体を周辺に配置したものであっても勿論構わない。

なお、本発明の可変インダクタは、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、半導体基板上に形成されるインダクタは、直接形成されるものに限定されず、再配線層で形成されるインダクタであっても良い。また、シールド部の設置位置に関しては、インダクタの磁束の一部を遮る位置であれば、如何なる場所、大きさ、材質ものであっても構わない。

図１は、従来の可変インダクタの磁束を説明するための図である。 図２は、本発明の可変インダクタの第１実施例を説明するための図である。 図３は、本発明の可変インダクタの導体とシールド部の磁束に与える影響を説明するための図である。 図４は、本発明の可変インダクタの第２実施例を説明するための図である。 図５は、本発明の可変インダクタの第３実施例を説明するための図である。

符号の説明

１ 導体
２ スパイラルインダクタ
３ シールド部
４ 磁束
５ コンタクトホール
１０ 半導体基板
１１ ゲート電極
１２ ソース・ドレイン電極
１３ チャネル
３０ スリット
３３ ＭＯＳＦＥＴ

Claims (10)

1. 半導体基板上に形成される可変インダクタであって、該可変インダクタは、
   半導体処理工程により前記半導体基板上に形成されるインダクタと、
   前記インダクタの磁束の一部を遮る位置に設けられるシールド手段と、
   前記インダクタの磁束を変化させることが可能な位置に設けられる磁束可変手段と、
   を具備することを特徴とする可変インダクタ。
2. 請求項１に記載の可変インダクタにおいて、前記シールド手段は、前記インダクタの周辺を覆うように配置されることを特徴とする可変インダクタ。
3. 請求項１又は請求項２に記載の可変インダクタにおいて、前記シールド手段は、少なくとも１つのスリットにより分断されることを特徴とする可変インダクタ。
4. 請求項１乃至請求項３の何れかに記載の可変インダクタにおいて、前記シールド手段は、前記インダクタの周辺部分か中央空洞部分か又はその両方に配置されることを特徴とする可変インダクタ。
5. 請求項１乃至請求項４の何れかに記載の可変インダクタにおいて、前記磁束可変手段は、導体と該導体を移動させるアクチュエータとを具備することを特徴とする可変インダクタ。
6. 請求項５に記載の可変インダクタにおいて、前記磁束可変手段は、前記アクチュエータを用いて前記導体を前記インダクタの上方又は下方又は側方近傍で水平移動させることで、磁束を変化させることを特徴とする可変インダクタ。
7. 請求項５に記載の可変インダクタにおいて、前記インダクタは上下又は左右２段インダクタからなり、前記磁束可変手段は、前記アクチュエータを用いて前記導体を前記上下又は左右２段インダクタの間で水平移動させることで、磁束を変化させることを特徴とする可変インダクタ。
8. 請求項７に記載の可変インダクタにおいて、前記シールド手段は、前記２段インダクタの間に配置されることを特徴とする可変インダクタ。
9. 請求項１乃至請求項８の何れかに記載の可変インダクタにおいて、前記磁束可変手段はトランジスタからなり、該トランジスタのキャリア密度の変化による導電率の変化を利用して、前記インダクタの磁束を変化させることを特徴とする可変インダクタ。
10. 請求項１乃至請求項９の何れかに記載の可変インダクタにおいて、前記シールド手段はトランジスタからなり、該トランジスタのキャリア密度の変化による導電率の変化を利用して、前記インダクタの磁束の一部を遮ることを特徴とする可変インダクタ。