JP2007034836A - 乱数発生装置 - Google Patents
乱数発生装置 Download PDFInfo
- Publication number
- JP2007034836A JP2007034836A JP2005219246A JP2005219246A JP2007034836A JP 2007034836 A JP2007034836 A JP 2007034836A JP 2005219246 A JP2005219246 A JP 2005219246A JP 2005219246 A JP2005219246 A JP 2005219246A JP 2007034836 A JP2007034836 A JP 2007034836A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- output
- level
- metastable
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 乱数発生装置は、回路の出力が不安定な状態であるメタステーブルにおける回路の出力に基づいて乱数データを生成する乱数生成部1と、乱数データを格納する乱数格納部4と、メタステーブルの消滅後に乱数生成部1から出力される乱数データを乱数格納部4に格納させる制御を行なう制御部5とを備える。
【選択図】 図1
Description
[構成および基本動作]
図1は、本発明の第1の実施の形態に係る乱数発生装置の構成を示す図である。同図を参照して、乱数発生装置は、乱数生成部1と、M系列生成部(擬似乱数生成部)2と、EXOR(イクスクルーシブオア)ゲート3と、乱数格納部4と、制御信号生成部5とを備える。乱数生成部1は、リング発振器11(乱数用発振器)と、2値化部12とを含む。
同図を参照して、M系列生成部2は、n個(nは3以上の自然数)のレジスタ91と、複数個のEXORゲート92と、ANDゲート93と、ORゲート94とを含む。
同図を参照して、制御信号生成部5は、リング発振器101(クロック用発振器)と、レジスタ31a〜31bと、ANDゲート32a〜32bとを含む。
同図を参照して、リング発振器101は、ANDゲート33と、インバータ34a〜34cとを含む。
本実施の形態は、第1の実施の形態に係る乱数発生装置におけるリング発振器11および制御信号生成部5の構成を変更した乱数発生装置に関する。すなわち、本実施の形態に係る乱数発生装置は、リング発振器11の代わりにリング発振器13(乱数用発振器)を備え、また、制御信号生成部5の代わりに制御信号生成部15を備える。
同図を参照して、リング発振器13は、NANDゲート41a〜41fを含む。NANDゲート41a〜41fはループを形成する。このループは偶数個のインバータからなるループと等価であり、発振制御信号がLレベルおよびHレベルのいずれの場合にも安定状態になる。
同図を参照して、制御信号生成部15は、図5に示す制御信号生成部5に対して、さらにインバータ35を含む。インバータ35は、ANDゲート32bの出力を反転させ、発振制御信号として乱数生成部1へ出力する。その他の構成および動作は図5に示す制御信号生成部5と同様である。
本実施の形態は、第1の実施の形態に係る乱数発生装置における制御信号生成部5の構成を変更した乱数発生装置に関する。すなわち、本実施の形態に係る乱数発生装置は、制御信号生成部5の代わりに制御信号生成部25を備える。
同図を参照して、制御信号生成部25は、図5に示す制御信号生成部5に対して、リング発振器101の代わりに分周器51を含む。分周器51は、外部から乱数発生装置に入力されるシステムクロックまたは内部発振によるクロックを分周し、分周したクロックを制御信号生成用クロックとしてレジスタ31a〜31bへ出力する。その他の構成および動作は図5に示す制御信号生成部5と同様である。
本実施の形態は、第1の実施の形態に係る乱数発生装置における制御信号生成部5の構成を変更した乱数発生装置に関する。すなわち、本実施の形態に係る乱数発生装置は、制御信号生成部5の代わりに制御信号生成部35を備える。
同図を参照して、制御信号生成部25は、レジスタ52a〜52cを含む。レジスタ52a〜52cは、図示しないCPU(Central Processing Unit)からCPUバス経由で受けたデータを、同じくCPUから受けた書き込み信号のタイミングで保持し、保持したデータをそれぞれ発振制御信号、乱数格納信号およびM系列シフト信号として出力する。すなわち、CPUは、レジスタ52a〜52cを制御して、図7と同様の発振制御信号、乱数格納信号およびM系列シフト信号を生成する。ここで、CPUは、乱数発生装置の外部に存在する。
本実施の形態は、メタステーブルの消滅を検知し、かつ、第1の実施の形態に係る乱数発生装置における制御信号生成部5の構成を変更した乱数発生装置に関する。
同図を参照して、乱数発生装置は、第1の実施の形態に係る乱数発生装置に対して、さらにメタステーブル消滅検知器6を備え、かつ、制御信号生成部5の代わりに制御信号生成部45を備える。メタステーブル消滅検知器6は、レジスタ61と、ANDゲート62とを含む。
本実施の形態は、第5の実施の形態に係る乱数発生装置における制御信号生成部45の動作内容を追加した乱数発生装置に関する。
本実施の形態は、第1の実施の形態に係る乱数発生装置における制御信号生成部5の構成を変更した乱数発生装置に関する。
同図を参照して、乱数発生装置は、第1の実施の形態に係る乱数発生装置に対して、制御信号生成部5の代わりに制御信号生成部55を備える。制御信号生成部55は、レジスタ71a〜レジスタ71eを含む。
本実施の形態は、リング発振器のテストを行なう乱数発生装置に関する。
まず、図示しない制御信号生成部は、発振制御信号をリング発振器75へ出力し、リング発振器75を発振状態とする。
本実施の形態は、第8の実施の形態に係る乱数発生装置におけるカウンタ74の代わりにM系列生成部2を変形してカウンタ機能を追加した乱数発生装置に関する。
同図を参照して、M系列生成部76は、セレクタ81と、M系列ロジック82と、カウンタロジック83と、セレクタ84と、レジスタ91とを含む。
本実施の形態は、図2に示すリング発振器11および2値化部12にリング発振器の縮退故障テスト機能を追加した乱数発生装置に関する。
本実施の形態は、図8に示すリング発振器13および2値化部12にリング発振器の縮退故障テスト機能を追加した乱数発生装置に関する。
Claims (20)
- 回路の出力が不安定な状態であるメタステーブルにおける前記回路の出力に基づいて乱数データを生成する乱数生成部と、
前記乱数データを格納する乱数格納部と、
前記メタステーブルの消滅後に前記乱数生成部から出力される前記乱数データを前記乱数格納部に格納させる制御を行なう制御部とを備える乱数発生装置。 - 前記乱数発生装置は、さらに、
前記メタステーブルの消滅を検知する検知器を備え、
前記制御部は、前記検知結果に基づいて前記制御を行なう請求項1記載の乱数発生装置。 - 前記検知結果は外部から読み出し可能である請求項2記載の乱数発生装置。
- 前記制御部は、
所定の周期を有するクロックを分周する分周器を含み、前記分周されたクロックに基づいて前記制御を行なう請求項1記載の乱数発生装置。 - 前記制御部は、1個以上のレジスタを含み、外部からの前記レジスタに対する書き込みに基づいて前記制御を行なう請求項1記載の乱数発生装置。
- 前記乱数発生装置は、さらに、
M系列を生成するM系列生成部と、
前記M系列および前記乱数データの排他的論理和を出力するEXORゲートとを備え、
前記乱数格納部は、前記排他的論理和を前記乱数データとして格納する請求項1記載の乱数発生装置。 - 前記M系列生成部は、
M系列生成用の論理回路である複数個のM系列ロジック部と、
前記乱数用発振器出力のカウント用の論理回路である複数個のカウントロジック部と、
M系列生成用のクロックまたは前記乱数用発振器出力を選択する複数個の第1のセレクタと、
前段の前記M系列ロジック部の出力または前段の前記カウントロジック部の出力を選択する複数個の第2のセレクタと、
前記第1のセレクタの選択したデータをクロックとして使用し、前記クロックのタイミングで前記第2のセレクタの選択したデータを保持して次段の前記M系列ロジック部および次段の前記カウンタロジック部へ出力するレジスタとを含む請求項6記載の乱数発生装置。 - 前記乱数生成部は、
前記メタステーブルを発生する乱数用発振器と、
前記メタステーブルにおける前記乱数用発振器の出力に基づいて前記乱数データを生成する2値化部とを含む請求項1記載の乱数発生装置。 - 前記制御部は、さらに、1個以上のレジスタを含み、外部からの前記レジスタに対する書き込みに基づいて前記乱数用発振器において前記メタステーブルを発生させる制御を行なう請求項8記載の乱数発生装置。
- 前記乱数発生装置は、さらに、
前記乱数用発振器の出力をカウントするカウンタを備える請求項8記載の乱数発生装置。 - 前記乱数用発振器の出力は外部へ出力可能である請求項8記載の乱数発生装置。
- 前記乱数用発振器は、
ループ状に接続された複数個の遅延回路と、
第1の入力テストデータまたは前記遅延回路の出力を選択する第3のセレクタと、
第2の入力テストデータ、または前記第3のセレクタに出力が接続される前記遅延回路とは異なる前記遅延回路の出力を選択する第4のセレクタとを含む請求項8記載の乱数発生装置。 - 前記2値化部は、前記遅延回路の出力を保持し、前記保持したデータが外部から読み出し可能であるレジスタを含む請求項12記載の乱数発生装置。
- 前記2値化部は、
前記メタステーブルにおけるパルス信号が前記乱数用発振器の前記各遅延回路を通過する回数をそれぞれカウントする複数個のレジスタと、
前記各カウント結果の排他的論理和を出力するEXORゲートとを含み、
前記レジスタは外部から書き込み可能であり、前記EXORゲートの出力は外部から読み出し可能である請求項8記載の乱数発生装置。 - 前記乱数用発振器は、
ループ状に接続された複数個の遅延回路と、
前記遅延回路に対応して配置される複数個の第5のセレクタとを含み、
前記遅延回路は前段の前記遅延回路の出力および前記第5のセレクタの出力を入力し、
前記第5のセレクタは、前記メタステーブルを発生するための制御信号または第3の入力テストデータを前記遅延回路へ出力する請求項8記載の乱数発生装置。 - 前記乱数発生装置は、さらに、クロックを生成するクロック用発振器を備え、
前記制御部は、前記クロック用発振器で生成されるクロックに基づいて前記制御を行なう請求項1記載の乱数発生装置。 - 前記乱数発生装置は、さらに、
M系列を生成するM系列生成部と、
前記M系列および前記乱数データの排他的論理和を出力するEXORゲートとを備え、
前記乱数格納部は、前記排他的論理和を前記乱数データとして格納し、
前記M系列生成部は、
M系列生成用の論理回路である複数個のM系列ロジック部と、
前記クロック用発振器出力のカウント用の論理回路である複数個のカウントロジック部と、
M系列生成用のクロックまたは前記クロック用発振器出力を選択する複数個の第1のセレクタと、
前段の前記M系列ロジック部の出力または前段の前記カウントロジック部の出力を選択する複数個の第2のセレクタと、
前記第1のセレクタの選択したデータをクロックとして使用し、前記クロックのタイミングで前記第2のセレクタの選択したデータを保持して次段の前記M系列ロジック部および次段の前記カウンタロジック部へ出力するレジスタとを含む請求項16記載の乱数発生装置。 - 前記乱数発生装置は、さらに、
前記クロック用発振器の出力をカウントするカウンタを備える請求項16記載の乱数発生装置。 - 前記クロック用発振器の出力は外部へ出力可能である請求項16記載の乱数発生装置。
- 回路の出力が不安定な状態であるメタステーブルにおける前記回路の出力に基づいて乱数データを生成する乱数生成部と、
前記乱数データを格納する乱数格納部と、
前記メタステーブルの消滅を検知する検知器と、
前記検知器が前記メタステーブルの発生から所定時間内に前記メタステーブルの消滅を検知した場合には前記メタステーブルの消滅後に、または前記所定時間が経過しても前記検知器が前記メタステーブルの消滅を検知しない場合には前記所定時間経過後に、前記乱数生成部から出力される前記乱数データを前記乱数格納部に格納させる制御を行なう制御部とを備える乱数発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005219246A JP4471901B2 (ja) | 2005-07-28 | 2005-07-28 | 乱数発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005219246A JP4471901B2 (ja) | 2005-07-28 | 2005-07-28 | 乱数発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007034836A true JP2007034836A (ja) | 2007-02-08 |
JP4471901B2 JP4471901B2 (ja) | 2010-06-02 |
Family
ID=37794000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005219246A Expired - Fee Related JP4471901B2 (ja) | 2005-07-28 | 2005-07-28 | 乱数発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471901B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010117846A (ja) * | 2008-11-12 | 2010-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 乱数生成回路 |
JP2010134248A (ja) * | 2008-12-05 | 2010-06-17 | Renesas Electronics Corp | 半導体集積回路、データの暗号化装置、暗号鍵の生成装置、及び暗号鍵の生成方法 |
WO2011086688A1 (ja) * | 2010-01-15 | 2011-07-21 | 三菱電機株式会社 | ビット列生成装置及びビット列生成方法 |
JP2012129784A (ja) * | 2010-12-15 | 2012-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 乱数生成回路 |
CN102735985A (zh) * | 2012-06-12 | 2012-10-17 | 福建睿矽微电子科技有限公司 | 随机电流型防探测装置及防探测方法 |
CN102759680A (zh) * | 2012-06-12 | 2012-10-31 | 福建睿矽微电子科技有限公司 | 随机电压型防探测装置及防探测方法 |
US8527567B2 (en) | 2009-11-30 | 2013-09-03 | Samsung Electronics Co., Ltd. | Random number generators having metastable seed signal generators therein |
WO2015098207A1 (ja) * | 2013-12-27 | 2015-07-02 | 株式会社東芝 | Id生成装置、id生成方法、およびid生成システム |
JP2016076741A (ja) * | 2014-10-02 | 2016-05-12 | Nttエレクトロニクス株式会社 | ランダムデータ生成器及びデータ通信端末 |
JP2016128999A (ja) * | 2015-01-09 | 2016-07-14 | 株式会社メガチップス | 乱数生成装置及び乱数生成方法 |
JP2017527225A (ja) * | 2014-09-14 | 2017-09-14 | デュランド アレクサンドルDURAND Alexandre | 暗号システムの再現可能なランダムシーケンス |
CN115513145A (zh) * | 2022-11-17 | 2022-12-23 | 灿芯半导体(上海)股份有限公司 | 一种防窥探,防篡改,低功耗屏蔽罩 |
-
2005
- 2005-07-28 JP JP2005219246A patent/JP4471901B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010117846A (ja) * | 2008-11-12 | 2010-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 乱数生成回路 |
JP2010134248A (ja) * | 2008-12-05 | 2010-06-17 | Renesas Electronics Corp | 半導体集積回路、データの暗号化装置、暗号鍵の生成装置、及び暗号鍵の生成方法 |
US8527567B2 (en) | 2009-11-30 | 2013-09-03 | Samsung Electronics Co., Ltd. | Random number generators having metastable seed signal generators therein |
WO2011086688A1 (ja) * | 2010-01-15 | 2011-07-21 | 三菱電機株式会社 | ビット列生成装置及びビット列生成方法 |
US9031232B2 (en) | 2010-01-15 | 2015-05-12 | Mitsubishi Electric Corporation | Bit sequence generation apparatus and bit sequence generation method |
JP2012129784A (ja) * | 2010-12-15 | 2012-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 乱数生成回路 |
CN102759680B (zh) * | 2012-06-12 | 2015-06-24 | 福建睿矽微电子科技有限公司 | 随机电压型防探测装置及防探测方法 |
CN102759680A (zh) * | 2012-06-12 | 2012-10-31 | 福建睿矽微电子科技有限公司 | 随机电压型防探测装置及防探测方法 |
CN102735985A (zh) * | 2012-06-12 | 2012-10-17 | 福建睿矽微电子科技有限公司 | 随机电流型防探测装置及防探测方法 |
WO2015098207A1 (ja) * | 2013-12-27 | 2015-07-02 | 株式会社東芝 | Id生成装置、id生成方法、およびid生成システム |
JP2015127757A (ja) * | 2013-12-27 | 2015-07-09 | 株式会社東芝 | Id生成装置、id生成方法、およびid生成システム |
JP2017527225A (ja) * | 2014-09-14 | 2017-09-14 | デュランド アレクサンドルDURAND Alexandre | 暗号システムの再現可能なランダムシーケンス |
JP2016076741A (ja) * | 2014-10-02 | 2016-05-12 | Nttエレクトロニクス株式会社 | ランダムデータ生成器及びデータ通信端末 |
JP2016128999A (ja) * | 2015-01-09 | 2016-07-14 | 株式会社メガチップス | 乱数生成装置及び乱数生成方法 |
CN115513145A (zh) * | 2022-11-17 | 2022-12-23 | 灿芯半导体(上海)股份有限公司 | 一种防窥探,防篡改,低功耗屏蔽罩 |
CN115513145B (zh) * | 2022-11-17 | 2023-03-10 | 灿芯半导体(上海)股份有限公司 | 一种防窥探,防篡改,低功耗屏蔽罩 |
Also Published As
Publication number | Publication date |
---|---|
JP4471901B2 (ja) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4471901B2 (ja) | 乱数発生装置 | |
US7424500B2 (en) | Random number generator with ring oscillation circuit | |
US7376687B2 (en) | Pseudo-random number generator | |
US7461312B2 (en) | Digital signature generation for hardware functional test | |
US6065029A (en) | Method and system for providing a random number generator | |
JP4806631B2 (ja) | タイミング発生器および半導体試験装置 | |
JP2007164434A (ja) | 乱数検定回路 | |
CN109256172B (zh) | 包括检测时钟样式生成器的存储器设备 | |
JP2005249969A (ja) | 乱数検査回路、乱数生成回路、半導体集積装置、icカードおよび情報端末機器 | |
US9983262B1 (en) | Built-in self test controller for a random number generator core | |
US9836280B2 (en) | Arrangement and method for checking the entropy of a random number sequence | |
JP2010287860A (ja) | 半導体集積回路装置 | |
US20210279391A1 (en) | Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method | |
JP5381001B2 (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
US7668893B2 (en) | Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders | |
US20070150531A1 (en) | Apparatus and method for generating random number using digital logic | |
JP2023553348A (ja) | 乱数生成 | |
US20150019605A1 (en) | Method for assessing an output of a random number generator | |
JP4724774B2 (ja) | 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法 | |
JP2008128795A (ja) | 半導体集積回路 | |
JP2017173068A (ja) | 試験回路 | |
JP7312973B2 (ja) | 乱数発生器 | |
JP2010206603A (ja) | 遅延発生装置及びicテスタ | |
JP3543399B2 (ja) | 検査機能付半導体装置およびその自己検査方式 | |
JP2004040037A (ja) | 半導体集積回路の検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |