JP2007034270A - アレイ基板及びこれを有する表示装置 - Google Patents

Abstract

【課題】配線間交差部で発生するクロストーク又は短絡を防止することのできるアレイ基板及びこれを有する表示装置を提供する。
【解決手段】ベース基板１００、多数の画素電極、多数の第１導電配線（ゲート線１１０）、多数の第２導電配線（データ線１４０）、第１導電配線と第２導電配線の交差部において第１導電配線と第２導電配線の間に介在される半導体パターン１３０を含むことを特徴とする。
【選択図】図２

Description

本発明は、アレイ基板及びこれを有する表示装置に係り、詳細にはクロストーク現象と短絡及びデータ線の断線が防止され、与えられた露光器分解能下で最大の開口率を確保することができるアレイ基板及び前記アレイ基板を有する表示装置に関する。

現在広く使用されている平板表示装置のうちの一つである液晶表示装置は、ゲート線とデータ線がマトリックス形態に配列されている薄膜トランジスタ基板を含んで構成される。従来の薄膜トランジスタ基板の場合、一つの画素電極毎にゲート線とデータ線が一つずつ配列される形態に構成されたが、最近には広視野角の確保のために、又は使用されるドライバＩＣの個数を減少させるために、又は其の他の多様な理由によって単位画素毎に２つのゲート線又は２つのデータ線が配列される形態（以下、二重配線構造）が開発されている。このような二重配線構造の場合、最大の開口率確保のために、隣接した単位画素間に配列された２つの配線間間隔を最小化することが重要である。この際、配線間の最小間隔は、工程に使用される露光器の分解能臨界値によって決定される。

一方、ゲート線とデータ線又はストレージ配線とデータ線がマトリックス形態に交差することによって、データ線とゲート線の交差部又はデータ線とストレージ配線の交差部でクロストーク現象が発生するか、短絡が発生しやすく、また、ゲート金属配線（ゲート配線及びストレージ配線）の段差部によってデータ線の断線が発生しやすいという問題がある。

クロストークを減少させるためには、配線の交差部の幅を減少させる方法があるが、この方法は、断線の防止に不利である。また、交差部間に緩衝膜を形成して、クロストーク及び断線を防止する方法もあるが、この場合は、高開口率の確保において不利で問題になる。

従って、ゲートラインとデータラインの交差部面積より大きい半導体層を具備したアレイ基板が必要である。

本発明の目的は、二重配線構造を有するアレイ基板の配線間交差部で発生するクロストーク又は短絡及びデータ線断線を防止すると共に、与えられた露光器分解能下で最大の開口率を確保することで、液晶表示装置の歩留まり及び表示品質を向上させるアレイ基板を提供することにある。

本発明の他の目的は、前記アレイ基板を有する表示装置を提供することにある。

前記技術的課題を達成するための本発明によるアレイ基板は、ベース基板、多数の画素電極、多数の第１導電配線、多数の第２導電配線、及び半導体パターンを含む。前記画素電極は、前記ベース基板上に配列される。前記第１導電配線は、前記画素電極間に配列される。前記第２導電配線は、前記第１導電配線と交差部で交差してマトリックス形態に配列され、少なくとも一対が隣接した画素電極間に配置され、前記隣接した画素電極間に配置される一対は、隣接する交差部で最長間隔を有する。前記半導体パターンは、前記第１及び第２導電配線間の前記交差部間に介在され、前記交差部面積より大きい面積を有し、前記交差部間で前記最長間隔より小さい間隔に形成される。

前記技術的課題を達成するための本発明による液晶表示装置は、アレイ基板、対向基板、及び液晶層を含む。前記アレイ基板は、下部ベース基板、前記下部ベース基板上に配列される多数の画素電極、前記画素電極間に配列される多数の第１導電配線、前記第１導電配線と交差部で交差してマトリックス形態に配列され少なくとも一対が隣接した画素電極間に配置され前記隣接した画素電極間に配置される一対は隣接する交差部で最長間隔を有する多数の第２導電配線と、前記第１及び第２導電配線間の前記交差部間に介在され前記交差部面積より大きい面積を有して前記交差部間で前記最長間隔より小さい間隔に形成された半導体パターンを含む。前記対向基板は、上部ベース基板、及び前記上部ベース基板上に形成される共通電極を含む。前記液晶層は、前記アレイ基板と前記対向基板との間に介在される。

前記アレイ基板は、薄膜トランジスタ基板、ＣＯＡ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ｏｎ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ）基板等を含む。前記対向基板は、カラーフィルター基板、透明な共通電極基板等を含む。

前述したように、本発明によるアレイ基板は、ゲート線とデータ線の交差部で発生するクロストーク又は短絡及びデータ線の断線が防止されると共に、与えられた露光器分解能下で最大の開口率が確保される。従って、製品の歩留まりを向上させると同時に、表示品質を向上させることができるという長所がある。

以下、添付図面を参照して、本発明の実施形態を詳細に説明する。

（実施形態１）
図１は、本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板の配置図で、図２は、図１のＡ領域を拡大図示した平面図で、図３は、図２のＩ−Ｉに沿って切断した断面を示す断面図である。

図１及び図３を参照すると、本実施形態の液晶表示装置用薄膜トランジスタ基板は、透明な絶縁物質からなるベース基板１００、前記ベース基板１００上に互いに実質的に平行に形成される多数個のゲート線１１０、前記ベース基板１００上で前記多数個のゲート線１１０を横切って形成され、互いに実質的に平行な多数個のデータ線１４０、及び前記多数個のゲート線１１０のうちの一つと前記多数個のデータ線１４０のうちの一つで定義される画素領域に位置した多数個の画素電極１６０を含んで構成される。

前記画素電極１６０は、第１サブ画素電極１６０ａと第２サブ画素電極１６０とに区分され、前記データ線１４０は、前記第１サブ画素電極１６０ａに第１データ信号を伝達する第１データ線１４０ａと前記第２サブ画素電極１６０ｂに第２データ信号を伝達する第２データ線１４０ｂとに区分される。従って、第１サブ画素電極１６０ａと第２サブ画素電極１６０ｂは、互いに異なる電圧が印加され、それによって前記第１サブ画素電極１６０ａ上の液晶の傾斜角と前記第２サブ画素電極１６０ｂ上の液晶の傾斜角が互いに異なるように形成され、結果的に液晶表示装置の視野角が広くなり、側面視認性が向上される。

信号制御部２００は、コンピュータのグラフィックカードから出力されるデジタル画像データ（ＩＭＡＧＥ＿ＤＡＴＡ）の入力を受けて、データ駆動部３００が処理可能な形態のデジタル信号に変換し、データ駆動部３００とゲート駆動部４００の駆動に必要な各種制御信号を発生させる。前記制御信号は、データ信号ＤＡＴ、第１制御信号ＣＯＮＴ１、第２制御信号ＣＯＮＴ２等を含む。前記データ信号ＤＡＴ及び前記第２制御信号ＣＯＮＴ２は前記データ駆動部３００に印加され、前記第１制御信号ＣＯＮＴ１は前記ゲート駆動部４００に印加される。

電圧生成部５００は、階調電圧及びゲートオン−オフ電圧（Ｖｏｎ、Ｖｏｆｆ）を発生させ、データ駆動部３００とゲート駆動部４００にそれぞれ伝達する。

データ駆動部３００は、前記信号制御部２００の制御信号によって、前記電圧生成部５００が提供する階調電圧を選択して、前記データ線１４０に信号電圧を印加する。

ゲート駆動部４００は、前記信号制御部２００の制御信号によって前記電圧生成部５００が提供するゲートオン−オフ電圧を前記ゲート線１１０に順次に印加して、画素電極１６０に前記データ線１４０の信号電圧が印加されるようにする。

図２及び図３を参照すると、前記ゲート線１１０の上部には、絶縁物からなるゲート絶縁膜１２０が積層され、前記多数のゲート線１１０と前記多数のデータ線１４０が交差する交差部には、半導体パターン１３０が介在される。前記データ線１４０の上部には、無機絶縁物又は有機絶縁物からなる保護膜１５０が積層される。

前記半導体パターン１３０は、図示されたように、ゲート線１１０とデータ線１４０の間に介在するように設けられた半導体層が、好ましくは矩形形状にパターニングされたものである。この前記半導体パターン１３０は、幅ＷＡが前記データ線１４０の幅ＷＤより広く、長さＬＡが前記ゲート線１１０の幅ＷＧより長く形成されている。このような矩形形状の半導体パターン１３０によって前記ゲート線１１０と前記データ線１４０との間のクロストークを減少させ、データ線の断線を防止することができる。

一方、前記交差部は、前記ゲート線１１０と前記第１データ線１４０ａが交差する第１交差部ＣＲ１と前記ゲート線１１０と前記第２データ線１４０ｂが交差する第２交差部ＣＲ２とに区分され、前記半導体パターン１３０は、前記第１交差部ＣＲ１に位置する第１半導体パターン１３０ａと前記第２交差部ＣＲ２に位置する第２半導体パターン１３０ｂとに区分される。

図２及び図３に示すように、前記第１データ線１４０ａと前記第２データ線１４０ｂの前記第１、２交差部ＣＲ１、ＣＲ２間の間隔ＳＤ２は、交差部以外部分の間隔ＳＤ１より大きく形成され、前記第１、２データ線１４０ａ、１４０ｂの交差部以外部分間の間隔ＳＤ１と前記第１、２半導体パターン１３０ａ、１３０ｂ間の間隔ＳＡ１が実質的に同様に形成される。従って、前記間隔ＳＤ２は、他の部分の前記第１データ線１４０ａと前記第２データ線１４０ｂの間隔ＳＤ１と比較して最長の間隔を有することになる。

ここで、前記第１、２データ線１４０ａ、１４０ｂの交差部以外部分間の間隔ＳＤ１と前記第１、２半導体パターン１３０ａ、１３０ｂ間の間隔ＳＡ１は、露光器分解能の臨界値と等しいか、それより大きいことが好ましい。

前記薄膜トランジスタ基板は、第１薄膜トランジスタ１５ａ及び第２薄膜トランジスタ１５ｂを更に含むことができる。

前記第１薄膜トランジスタ１５ａは、前記ゲート線１１０に電気的に連結される第１ゲート電極１２ａ、前記第１ゲート電極１２ａ上に配置される第１チャンネル層１４ａ、前記第１データ線１４０ａに電気的に連結される第１ソース電極１１ａ及び前記第１サブ画素１６０ａに電気的に連結される第１ドレイン電極１３ａを含む。

前記第２薄膜トランジスタ１５ｂは、前記ゲート線１１０に電気的に連結される第２ゲート電極１２ｂ、前記第２ゲート電極１２ｂ上に配置される第２チャンネル層１４ｂ、前記第２データ線１４０ｂに電気的に連結される第２ソース電極１１ｂ、及び前記第２サブ画素１６０ｂに電気的に連結される第２ドレイン電極１３ｂを含む。

（実施形態２）
図４は、本発明の他の実施形態を示す図である。

本実施形態の薄膜トランジスタ基板は、前記実施形態１の薄膜トランジスタ基板に前記ゲート線１１０と同一層に形成されるストレージ配線１１０’を更に含む。

前記ストレージ配線１１０’は、前記第１及び２データ線１４０ａ及び１４０ｂと交差し、前記ストレージ配線１１０’と前記第１、２データ線１４０ａ、１４０ｂのそれぞれが交差する第３、４交差部ＣＲ３、ＣＲ４間には、それぞれ第３、４半導体パターン１３０ｃ、１３０ｄが介在される。

本実施形態の場合にも、前述した第１実施形態と同様に前記半導体パターン１３０が矩形形状に形成され、前記半導体パターン１３０の幅ＷＡは、前記データ線１４０の幅ＷＤより広く、長さＬＡは前記ストレージ配線１１０’の幅ＷＧより長く形成され、前記ストレージ配線１１０’と前記データ線１４０との間のクロストークを減少させ、ストレージ配線１１０’の断線を防止するように構成される。

前記第１データ線１４０ａと前記第２データ線１４０ｂの前記第３、４交差部ＣＲ３、ＣＲ４間の間隔ＳＤ３は、交差部以外部分の間隔ＳＤ１より大きく形成され、前記第１、２データ線１４０ａ、１４０ｂの前記交差部以外部分間の間隔ＳＤ２と前記第３、４半導体パターン１３０ａ、１３０ｂ間の間隔ＳＡ２が実質的に同様に形成される。この場合にも同様に、前記第１、２データ線１４０ａ、１４０ｂの交差部以外部分間の間隔ＳＤ１と前記第３、４半導体パターン１３０ａ、１３０ｂ間の間隔ＳＡ２は、露光器分解能が臨界値と等しいか、それより大きいことが好ましい。其の他の残りの構成は、図１、図２、図３に図示した実施形態１と同様に構成することができるので、説明を省略する。

（実施形態３）
図５は、本発明の他の実施形態による液晶表示装置用薄膜トランジスタ基板の配置図で、図６は、図５のＢ領域を拡大図示した平面図で、図７は、図６のＩＩ−ＩＩに沿って切断した断面を図示した断面図である。本実施形態において、実施形態１に図示された構成要素と同じ構成要素についての重複説明を省略する。

図５乃至図７を参照すると、本実施形態の液晶表示装置用薄膜トランジスタ基板は、ベース基板１１００と、前記ベース基板１１００上に互いに実質的に平行に形成される多数個のゲート線１１１０と、前記ベース基板１１００上で前記多数個のゲート線１１１０を横切って形成され、互いに実質的に平行な多数個のデータ線１１４０と、隣接する前記ゲート線１１１０及び前記データ線１１４０によって定義される画素領域に位置した多数個の画素電極１１６０を含んで構成される。

前記ゲート線１１１０は、上部に位置する画素電極１１６０に第１ゲート駆動部１４０１から出力された第１ゲート信号を伝達する第１ゲート線１１６０ａと、下部に位置する画素電極１１６０に第２ゲート駆動部１４０２から出力された第２ゲート信号を伝達する第２データ線１１６０ｂに区分される。従って、液晶表示装置のカラム反転モード動作が可能で、液晶表示装置の画質が向上される。本実施形態において、前記第１ゲート信号は偶数番目ラインに対応され、前記第２ゲート信号は奇数番目ラインに対応される。

信号制御部１２００は、コンピュータのグラフィックカードから出力されるデジタル画像データ（ＩＭＡＧＥ＿ＤＡＴＡ）の入力を受けて、データ駆動部１３００が処理可能な形態のデジタル信号に変換して、データ駆動部１３００とゲート駆動部１４０１、１４０２の駆動に必要な各種制御信号を発生させる。前記制御信号は、データ信号ＤＡＴ、第１制御信号ＣＯＮＴ１、第２制御信号ＣＯＮＴ２、第３制御信号ＣＯＮＴ３等を含む。前記データ信号ＤＡＴ及び前記第３制御信号ＣＯＮＴ３は前記データ駆動部１３００に印加され、前記第１制御信号ＣＯＮＴ１は前記第１ゲート駆動部１４０１に印加され、前記第２制御信号ＣＯＮＴ２は前記第２ゲート駆動部１４０２に印加される。

電圧生成部１５００は、階調電圧及びゲートオン−オフ電圧（Ｖｏｎ、Ｖｏｆｆ）を発生させて、データ駆動部１３００とゲート駆動部１４０１、１４０２に伝達する。

データ駆動部１３００は、前記信号制御部１２００の制御信号によって前記電圧生成部１５００が提供する階調電圧を選択して、前記データ線１１４０に信号電圧を印加する。

ゲート駆動部１４０１、１４０２は、前記信号制御部１２００の制御信号によって前記電圧生成部１５００が提供するゲートオン−オフ電圧を前記ゲート線１１１０に順次に印加して、画素電極１１６０に前記データ線１１４０の信号電圧が印加されるようにする。

図６及び図７を参照すると、前記ゲート線１１１０の上部には絶縁物からなるゲート絶縁膜１１２０が積層され、前記多数の第１及び第２ゲート線１１１０ａ、１１１０ｂと前記多数のデータ線１１４０が交差する交差部には半導体パターン１１３０が介在される。前記データ線１１４０の上部には無機絶縁物又は有機絶縁物からなる保護膜１１５０が積層される。

前記半導体パターン１１３０は、図示されたように、矩形形状に形成されることが好ましく、前記半導体パターン１１３０の幅ＷＡは、前記ゲート線１１１０の幅ＷＤより広く、長さＬＡは前記データ線１１４０の幅ＷＧより長く形成され、前記ゲート線１１１０と前記データ線１１４０との間のクロストークを減少させ、ゲート線１１１０の断線を防止するように構成される。

一方、前記交差部は、前記データ線１１４０と前記第１ゲート線１１１０ａが交差する第１交差部ＣＲ１と、前記データ線１１４０と前記第２ゲート線１１１０ｂが交差する第２交差部ＣＲ２とに区分され、前記半導体パターン１１３０は、前記第１交差部ＣＲ１に位置する第１半導体パターン１１３０ａと前記第２交差部ＣＲ２に位置する第２半導体パターン１１３０ｂとに区分される。

図６及び図７に示すように、前記第１ゲート線１１１０ａと前記第２ゲート線１１１０ｂの前記第１、２交差部ＣＲ１、ＣＲ２間の間隔ＳＤ２は、交差部以外部分の間隔ＳＤ１より大きく形成され、前記第１、２ゲート線１１１０ａ、１１１０ｂの交差部以外部分間の間隔ＳＤ１と前記第１、２半導体パターン１１３０ａ、１１３０ｂ間の間隔ＳＡ１が実質的に同様に形成される。この際、前記第１、２ゲート線１１１０ａ、１１１０ｂの交差部以外部分間の間隔ＳＤ１と前記第１、２半導体パターン１１３０ａ、１１３０ｂ間の間隔ＳＡ１は、露光器分解能の臨界値と等しいか、それより大きいことが好ましい。

前記薄膜トランジスタ基板は、第１薄膜トランジスタ１１１５及び第２薄膜トランジスタ（図示せず）を更に含むことができる。

前記第１薄膜トランジスタ１１１５は、前記第２ゲート線１１１０ｂに電気的に連結される第１ゲート電極１０１２、前記第１ゲート電極１０１２上に配置される第１チャンネル層１０１４、前記第１データ線１０１４に電気的に連結される第１ソース電極１０１１、及び前記第２ゲート線１１１０ｂの下部に配置される画素電極１１６０に電気的に連結される第１ドレイン電極１０１３を含む。

前記第２薄膜トランジスタ（図示せず）は、前記第１ゲート線１１１０ａに電気的に連結される第２ゲート電極（図示せず）、前記第２ゲート電極（図示せず）上に配置される第２チャンネル層（図示せず）、前記第２データ線（図示せず）に電気的に連結される第２ソース電極（図示せず）、及び前記第１ゲート線１１１０ａの上部に配置される画素電極１１６０に電気的に連結される第２ドレイン電極（図示せず）を含む。

（液晶表示装置）
図８は、本発明の一実施形態による液晶表示装置の断面図である。図８の薄膜トランジスタ基板は、図１乃至図３に図示された薄膜トランジスタ基板と同じなので、重複説明は省略する。

図８を参照すると、前記液晶表示装置は、薄膜トランジスタ基板１７０、液晶層１０８、及びカラーフィルター基板１８０を含む。

前記液晶層１０８は、前記薄膜トランジスタ基板１７０と前記カラーフィルター基板１８０との間に介在される。

前記カラーフィルター基板１８０は、上部ベース基板１０１、ブラックマトリックス１０２、カラーフィルター１０４、及び共通電極１０６を含む。

前記ブラックマトリックス１０２は、前記ベース基板１０１上に配置され液晶を調節することができない領域を透過する光を遮断する。

前記カラーフィルター１０４は、画素電極１６０に対応して前記上部ベース基板上にマトリックス形態に配列され所定の色を有する光を透過させる。

前記共通電極１０６は、前記ブラックマトリックス１０２及び前記カラーフィルター１０４が形成された上部ベース基板１０１上に配置される。前記共通電極１０６と前記画素電極１６０に電圧が印加されると、前記液晶層１０８内に電界が形成され、前記液晶層１０８の配列が変更される。前記液晶層１０８の配列が変更される場合、前記液晶層１０８の光透過度が変化して画像が表示される。

前述したように、本発明によるアレイ基板は、ゲート線とデータ線の交差部で発生するクロストーク又は短絡及びデータ線の断線が防止されると共に、与えられた露光器分解能下で最大の開口率が確保される。従って、製品の歩留まりが向上されると共に、表示品質を向上させることができる。

以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正又は変更できる。

本発明のアレイ基板は、薄膜トランジスタ基板のほか、ＣＯＡ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ｏｎ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ）基板などに適用可能である。

本発明の実施形態１による液晶表示装置用薄膜トランジスタ基板の配置図である。 図１のＡ領域を拡大して示す平面図である。 図２のＩ−Ｉに沿って切断した断面を示す断面図である。 本発明の実施形態２による液晶表示装置用薄膜トランジスタ基板の部分拡大図である。 本発明の実施形態３による液晶表示装置用薄膜トランジスタ基板の配置図である。 図５のＢ領域を拡大図示した平面図である。 図６のＩＩ−ＩＩに沿って切断した断面を示す断面図である。 本発明の一実施形態による液晶表示装置の断面図である。

符号の説明

１００…ベース基板、
１１０…ゲート線、
１１０’…ストレージ配線、
１２０…ゲート絶縁膜、
１３０…半導体層、
１４０…データ線、
１５０…保護膜、
１６０…画素電極、
１７０…薄膜トランジスタ基板、
１８０…カラーフィルター基板。

Claims (11)

1. ベース基板と、
   前記ベース基板上に配列される多数の画素電極と、
   前記画素電極間に配列される多数の第１導電配線と、
   前記第１導電配線と交差部で交差してマトリックス形態に配列され、少なくとも一対が隣接した画素電極間に配置され、前記隣接した画素電極間に配置される一対は隣接する交差部で最長間隔を有する多数の第２導電配線と、
   前記第１及び第２導電配線間の前記交差部間に介在され、前記交差部面積より大きい面積を有し、前記交差部間で前記最長間隔より小さい間隔に形成された半導体パターンと、を含むアレイ基板。
2. 前記半導体パターンは、前記交差部上の前記第１導電配線及び前記第２導電配線間に配置されることを特徴とする請求項１記載のアレイ基板。
3. 前記一対の第２導電配線の前記交差部の外郭での一部分の間隔は、前記最長間隔より小さく形成されることを特徴とする請求項１記載のアレイ基板。
4. 前記各画素電極に電気的に連結されるドレイン電極、前記第１導電配線のうちの一つに電気的に連結されるゲート電極、及び前記第２導電配線のうちの一つと電気的に連結されるソース電極を具備し、前記ベース基板上に配列される複数個の薄膜トランジスタを更に含むことを特徴とする請求項１記載のアレイ基板。
5. 前記各画素電極に電気的に連結されるドレイン電極、前記第１導電配線のうちの一つに電気的に連結されるソース電極、及び前記第２導電配線のうちの一つと電気的に連結されるゲート電極を具備し、前記ベース基板上に配列される複数個の薄膜トランジスタを更に含むことを特徴とする請求項１記載のアレイ基板。
6. 前記第１導電配線と同一層に形成され、前記第２導電配線と補助交差部で交差するストレージ配線を更に含み、前記隣接した画素電極間の隣接する前記補助交差部上の前記一対の第２導電配線間の間隔は、前記一対の第２導電配線の前記交差部及び前記補助交差部の外郭での一部分の間隔より大きいことを特徴とする請求項１記載のアレイ基板。
7. 前記第１及び第２導電配線間の前記補助交差部間に介在され、前記補助交差部面積より大きい補助半導体パターンを更に含むことを特徴とする請求項６記載のアレイ基板。
8. 前記補助半導体パターンは、前記補助交差部上の前記第１導電配線及び前記第２導電配線間に配置されることを特徴とする請求項７記載のアレイ基板。
9. 下部ベース基板、前記下部ベース基板上に配列される多数の画素電極、前記画素電極間に配列される多数の第１導電配線、前記第１導電配線と交差部で交差してマトリックス形態に配列され、少なくとも一対が隣接した画素電極間に配置され、前記隣接した画素電極間に配置される一対は、隣接する交差部で最長間隔を有する多数の第２導電配線、及び前記第１及び第２導電配線間の前記交差部間に介在され前記交差部面積より大きい面積を有し、前記交差部間で前記最長間隔より小さい間隔に形成された半導体パターンを含むアレイ基板と、
   上部ベース基板、及び前記上部ベース基板上に形成される共通電極を含む対向基板と、
   前記アレイ基板と前記対向基板との間に介在される液晶層と、を含む液晶表示装置。
10. 前記半導体パターンは、前記交差部上の前記第１導電配線及び前記第２導電配線間に配置されることを特徴とする請求項９記載の液晶表示装置。
11. 前記一対の第２導電配線の前記交差部の外郭での一部分の間隔は、前記最長間隔より小さく形成されることを特徴とする請求項９記載の液晶表示装置。

Images