JP2007034090A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2007034090A JP2007034090A JP2005219776A JP2005219776A JP2007034090A JP 2007034090 A JP2007034090 A JP 2007034090A JP 2005219776 A JP2005219776 A JP 2005219776A JP 2005219776 A JP2005219776 A JP 2005219776A JP 2007034090 A JP2007034090 A JP 2007034090A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- display device
- crystal display
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は液晶表示装置に関する。 The present invention relates to a liquid crystal display device.
従来のアクティブマトリクス型の液晶表示装置には、アクティブ基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極がスイッチング素子としての薄膜トランジスタを介して走査ラインおよびデータラインに接続されて設けられ、且つ、アクティブ基板上に画素電極との間で補助容量部を形成するための補助容量ラインが画素電極の所定の周辺部と重ね合わされて設けられたものがある(例えば、特許文献1参照)。 In a conventional active matrix type liquid crystal display device, a pixel electrode is placed in a region surrounded by a scanning line and a data line provided in a matrix on an active substrate, and a scanning line and data are passed through a thin film transistor as a switching element. In some cases, an auxiliary capacitance line is provided connected to the line and overlaps with a predetermined peripheral portion of the pixel electrode to form an auxiliary capacitance portion with the pixel electrode on the active substrate ( For example, see Patent Document 1).
上記特許文献1に記載の液晶表示装置では、画素電極の左下角部が切り欠かれ、この切り欠かれた部分に薄膜トランジスタのゲート電極が配置され、薄膜トランジスタのゲート電極が画素電極の下側に配置された走査ラインに接続され、薄膜トランジスタのドレイン電極が画素電極の左側に配置されたデータラインに接続され、補助容量ラインが画素電極の主として上側に配置されている。
In the liquid crystal display device described in
ところで、上記のような液晶表示装置が捩じれネマティク型である場合には、ある条件下において、画素電極の左辺部にディスクリネーションが発生する。このディスクリネーションが発生した領域は、光漏れが生じて白抜けを起こす異常表示部となり、表示品質が低下してしまう。 By the way, when the liquid crystal display device as described above is a twisted nematic type, disclination occurs on the left side of the pixel electrode under certain conditions. The area where the disclination has occurred becomes an abnormal display portion in which light leakage occurs and white spots occur, and display quality deteriorates.
そこで、上記特許文献1に記載の液晶表示装置では、補助容量ラインの所定の一部に遮光部を形成し、この遮光部を画素電極と重ね合わせ、この重ね合わせた部分によってディスクリネーション発生領域を十分に遮光するようにしている。
Therefore, in the liquid crystal display device described in
しかしながら、上記液晶表示装置では、補助容量ラインの所定の一部に形成された遮光部を画素電極と重ね合わせているので、この重ね合わせた部分によっても補助容量部が形成されることになる。この結果、ディスクリネーション発生領域が大きくなると、遮光部の面積も大きくなり、補助容量が必要以上に大きくなり、薄膜トランジスタの駆動能力が不足し、これを補うために薄膜トランジスタのサイズを大きくすると、開口率が低下してしまう。 However, in the liquid crystal display device, since the light shielding portion formed on a predetermined part of the auxiliary capacitance line is overlapped with the pixel electrode, the auxiliary capacitance portion is also formed by the overlapped portion. As a result, when the disclination generation area increases, the area of the light shielding portion also increases, the auxiliary capacitance becomes larger than necessary, and the driving capability of the thin film transistor is insufficient. The rate will drop.
そこで、この発明は、補助容量の大きさを必要最小限とし、且つ、ディスクリネーション発生領域を十分に遮光することができる液晶表示装置を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a liquid crystal display device that can minimize the size of an auxiliary capacity and can sufficiently shield a disclination generation region.
この発明は、上記目的を達成するため、走査ラインとデータラインとがマトリクス状に設けられた基板上における前記走査ラインと前記データラインとで囲まれた領域内に画素電極がスイッチング素子を介して前記走査ラインおよび前記データラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための補助容量ラインが前記画素電極の周辺部と重ね合わされて設けられた液晶表示装置において、前記基板上における前記画素電極の上側または下側にディスクリネーション発生領域を遮光するための遮光膜が設けられていることを特徴とするものである。 In order to achieve the above object, according to the present invention, a pixel electrode is interposed via a switching element in a region surrounded by the scan line and the data line on a substrate in which the scan line and the data line are provided in a matrix. In a liquid crystal display device provided with an auxiliary capacitance line connected to the scan line and the data line and overlapping an outer peripheral portion of the pixel electrode to form an auxiliary capacitance portion with the pixel electrode A light-shielding film for shielding the disclination generation region is provided on the substrate above or below the pixel electrode.
この発明によれば、画素電極の上側または下側にディスクリネーション発生領域を遮光するための遮光膜を設けているので、ディスクリネーション発生領域が大きくなっても、それに応じて遮光膜の面積を大きくすればよく、ひいては補助容量の大きさを必要最小限とし、且つ、ディスクリネーション発生領域を十分に遮光することができる。 According to the present invention, since the light shielding film for shielding the disclination generation region is provided above or below the pixel electrode, even if the disclination generation region becomes large, the area of the light shielding film is accordingly increased. Therefore, the size of the auxiliary capacity can be minimized, and the disclination generation region can be sufficiently shielded from light.
図1はこの発明の一実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置のアクティブ基板側の一部の透過平面図を示す。この場合、図1は図2のA−A線に沿う部分の断面図に相当する。この液晶表示装置はアクティブ基板1および対向基板21を備えている。
FIG. 1 is a cross-sectional view of a main part of a liquid crystal display device as an embodiment of the present invention, and FIG. 2 is a partial transmission plan view of the liquid crystal display device on the active substrate side. In this case, FIG. 1 corresponds to a cross-sectional view taken along line AA in FIG. The liquid crystal display device includes an
まず、図2を参照して説明する。アクティブ基板1上には走査ライン2およびデータライン3がマトリクス状に設けられている。この場合、複数の走査ライン2は行方向に延びて設けられ、複数のデータライン3は列方向に延びて設けられている。アクティブ基板1上において走査ライン2とデータライン3とで囲まれた領域内には画素電極4が設けられている。
First, a description will be given with reference to FIG. On the
画素電極4はスイッチング素子としての薄膜トランジスタ5を介して走査ライン2およびデータライン3に接続されている。アクティブ基板1上には複数の補助容量ライン6が行方向に延びて設けられている。ここで、図2を明確にする目的で、画素電極4の縁部に斜めの短い実線のハッチングが記入されている。
The
次に、図1および図2を参照して説明する。アクティブ基板1の上面の所定の箇所にはゲート電極7および該ゲート電極7に接続された走査ライン2が設けられている。アクティブ基板1の上面の他の所定の箇所には補助容量ライン6が設けられている。ゲート電極7等を含むアクティブ基板1の上面にはゲート絶縁膜8が設けられている。
Next, a description will be given with reference to FIGS. A
ゲート電極7上におけるゲート絶縁膜8の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜9が設けられている。半導体薄膜9の上面ほぼ中央部にはチャネル保護膜10が設けられている。チャネル保護膜10の上面両側およびその両側における半導体薄膜9の上面にはn型アモルファスシリコンからなるオーミックコンタクト層11、12が設けられている。
A semiconductor
一方のオーミックコンタクト層11の上面を含むゲート絶縁膜8の上面の所定の箇所にはITOからなる画素電極4が設けられている。画素電極4の所定の一部を含む一方のオーミックコンタクト層11の上面にはソース電極13が設けられている。他方のオーミックコンタクト層12の上面にはドレイン電極14が設けられている。ゲート絶縁膜8の上面の所定の箇所にはデータライン3がドレイン電極14に接続されて設けられている。
A
ここで、ゲート電極7、ゲート絶縁膜8、半導体薄膜9、チャネル保護膜10、オーミックコンタクト層11、12、ソース電極13およびドレイン電極14により、薄膜トランジスタ5が構成されている。
Here, the
画素電極4の左辺部上面の所定の箇所には遮光膜15がデータライン3と平行するように設けられている。遮光膜15は、同一の材料(例えばクロム)により、データライン3、ソース電極13およびドレイン電極14の形成と同時に形成されている。画素電極4の所定の大部分を除く上面全体にはオーバーコート膜16が設けられている。画素電極4およびオーバーコート膜16の上面には配向膜17が設けられている。なお、遮光膜15は、導電性を有し、画素電極4と電気的に接続されているが、画素電極4以外とはどことも電気的に接続されていないので、別に支障はない。
A
ここで、図2に示すように、画素電極4の左下角部は切り欠かれ、この切り欠かれた部分に薄膜トランジスタ5のゲート電極7が配置されている。そして、薄膜トランジスタ5のゲート電極7は、画素電極4の下側に配置された走査ライン2に接続されている。薄膜トランジスタ5のドレイン電極14は、画素電極4の左側に配置されたデータライン3に接続されている。
Here, as shown in FIG. 2, the lower left corner of the
画素電極4との間で補助容量部を形成するための補助容量ライン6は、基本的には、当該画素電極4の上側に配置されているが、この実施形態では、当該画素電極4の上辺部に対応する位置において走査ライン2と平行するように設けられたライン部6aと、このライン部6aから当該画素電極4の左辺部および右辺部に沿ってそれぞれ引き出された引出部6b、6cとからなっている。
The
この場合、ライン部6aのうちの当該画素電極4と対応する部分の下側は当該画素電極4の上辺部と重ね合わされている。左側の引出部6bの右側は当該画素電極4の左辺部と重ね合わされている。右側の引出部6cの左側は当該画素電極4の右辺部と重ね合わされている。そして、これらの重ね合わされた部分により補助容量部が形成されている。
In this case, the lower side of the portion corresponding to the
なお、左側の引出部6bは、当該画素電極4の左側に配置された画素電極4の右側の引出部6cと一体となっている。右側の引出部6cは、当該画素電極4の右側に配置された画素電極4の左側の引出部6bと一体となっている。
The
遮光膜15の上端部は補助容量ライン6のライン部6aの下側と重ね合わされている。遮光膜15の左側は補助容量ライン6の左側の引出部6bの右側と重ね合わされている。そして、これらの重ね合わされた部分と、遮光膜15における補助容量ライン6のライン部6aの下側からはみ出した部分および左側の引出部6bの右側からはみ出した部分により、遮光膜15と補助容量ライン6との間からの光漏れが防止されている。
The upper end portion of the
一方、対向基板21の下面にはブラックマトリクス22、カラーフィルタ23、対向電極24および配向膜25が設けられている。そして、アクティブ基板1と対向基板21とは図示しないシール材を介して貼り合わされ、その各配向膜17、25間には液晶26が封入されている。
On the other hand, a
ここで、図2において画素電極4よりもやや小さめの二点鎖線で示すものは、対向基板21のブラックマトリクス22の開口部22aを示す。この場合、遮光膜15の上端および左端は、図2において開口部22aの縁部よりもやや内側に位置するように図示しているが、開口部22aの縁部と同じ位置であってもよい。
Here, what is indicated by a two-dot chain line slightly smaller than the
ところで、この液晶表示装置が捩じれネマティク型である場合には、ある条件下において、すなわち、アクティブ基板1の配向膜17のラビング方向が図2において実線の矢印で示すように平面的に見て左上から右下に向かう方向であり、対向基板21の配向膜25のラビング方向が図2において点線の矢印で示すように平面的に見て左下から右上に向かう方向であると、画素電極4の左辺部にディスクリネーションが発生する。
By the way, when this liquid crystal display device is a twisted nematic type, the upper left of the liquid crystal display device when viewed in a plan view as shown by the solid line arrow in FIG. And the rubbing direction of the
しかし、このディスクリネーション発生領域は、画素電極4の左辺部と重ね合わされた補助容量ライン6および遮光膜15によって十分に遮光される。この場合、ディスクリネーション発生領域が大きくなっても、それに応じて遮光膜15の面積を大きくすればよく、ひいては補助容量の大きさを必要最小限とすることができ、且つ、ディスクリネーション発生領域を十分に遮光することができる。
However, this disclination generation region is sufficiently shielded from light by the
ところで、遮光膜15を設けずに、この遮光膜15の役目をブラックマトリクス22に持たせることが考えられる。この場合、図2において開口部22aの左縁部は遮光膜15の右端に位置することになる。一方、アクティブ基板1上に形成する各パターンの合わせ精度は1μm未満であるのに対し、両基板1、21の貼り合わせ精度は数μm単位である。この結果、図2において開口部22aの左縁部を遮光膜15の右端に確実に位置させることはかなり困難であり、上記精度差を考慮すると、設計上、開口部22aの左縁部を遮光膜15の右端よりもやや右側に位置させることとなり、開口率が低下し、好ましくない。
By the way, it is conceivable that the
なお、上記実施形態では、遮光膜15を画素電極4の左辺部上面の所定の箇所に設けているが、これに限らず、例えば、図3に示すこの発明の他の実施形態のように、画素電極4の左辺部下面の所定の箇所に画素電極4と接続して設けるようにしてもよい。この場合、一方のオーミックコンタクト層11の上面にソース電極11が設けられ、ソース電極11の上面に画素電極4の一部が設けられている。そして、遮光膜15は、同一の材料(例えばクロム)により、データライン3、ソース電極13およびドレイン電極14の形成と同時に形成されている。
In the above embodiment, the
1 アクティブ基板
2 走査ライン
3 データライン
4 画素電極
5 薄膜トランジスタ
6 補助容量ライン
15 遮光膜
16 オーバーコート膜
17 配向膜
21 対向基板
22 ブラックマトリクス
22a 開口部
23 カラーフィルタ
24 対向電極
25 配向膜
26 液晶
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005219776A JP4951890B2 (en) | 2005-07-29 | 2005-07-29 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005219776A JP4951890B2 (en) | 2005-07-29 | 2005-07-29 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007034090A true JP2007034090A (en) | 2007-02-08 |
JP4951890B2 JP4951890B2 (en) | 2012-06-13 |
Family
ID=37793403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005219776A Expired - Fee Related JP4951890B2 (en) | 2005-07-29 | 2005-07-29 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4951890B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008691A (en) * | 2008-06-26 | 2010-01-14 | Casio Comput Co Ltd | Liquid crystal display element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08136931A (en) * | 1994-11-10 | 1996-05-31 | Nec Corp | Liquid crystal display element |
JPH08160451A (en) * | 1994-12-05 | 1996-06-21 | Furontetsuku:Kk | Active matrix liquid crystal display element |
JP2000206559A (en) * | 1999-01-13 | 2000-07-28 | Advanced Display Inc | Liquid crystal display device |
-
2005
- 2005-07-29 JP JP2005219776A patent/JP4951890B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08136931A (en) * | 1994-11-10 | 1996-05-31 | Nec Corp | Liquid crystal display element |
JPH08160451A (en) * | 1994-12-05 | 1996-06-21 | Furontetsuku:Kk | Active matrix liquid crystal display element |
JP2000206559A (en) * | 1999-01-13 | 2000-07-28 | Advanced Display Inc | Liquid crystal display device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008691A (en) * | 2008-06-26 | 2010-01-14 | Casio Comput Co Ltd | Liquid crystal display element |
Also Published As
Publication number | Publication date |
---|---|
JP4951890B2 (en) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4858820B2 (en) | Active matrix substrate, liquid crystal display device and manufacturing method thereof | |
JP2009223245A (en) | Liquid crystal display device | |
JP2006259725A (en) | Lateral electric field type liquid crystal display device and fabrication method thereof | |
JP2006343612A (en) | Liquid crystal display device | |
JP3914913B2 (en) | Liquid crystal display | |
JP3743291B2 (en) | Electro-optical device and projector | |
JP5066940B2 (en) | Liquid crystal display | |
US8325299B2 (en) | Liquid crystal display device and manufacturing method for same | |
JP5066943B2 (en) | Liquid crystal display | |
JP2009145367A (en) | Field driven type device and electronic apparatus | |
JP2002149089A (en) | Optoelectronic device and projection type display | |
JP4370806B2 (en) | Thin film transistor panel and manufacturing method thereof | |
JP5076372B2 (en) | Thin film transistor panel and liquid crystal display device | |
JP4102925B2 (en) | Active matrix type liquid crystal display device | |
JP2009069443A (en) | Liquid crystal display | |
JP2008089646A (en) | Display device | |
JP4951890B2 (en) | Liquid crystal display | |
JP4784104B2 (en) | Liquid crystal display | |
JP4496600B2 (en) | Electro-optical device and projector | |
JP2010044136A (en) | Liquid crystal display panel | |
JP5292738B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2011118252A (en) | Liquid crystal display apparatus | |
JP4131520B2 (en) | Liquid crystal display | |
JPH10161102A (en) | Liquid crystal display device | |
JP3731460B2 (en) | Electro-optical device and projector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |