JP2007028301A - 光信号処理装置 - Google Patents

Abstract

【課題】 高ビットレートの信号光から低ビットレートの信号光を分配する時に用いる制御光を、信号光に正確に同期させる。
【解決手段】 光信号処理装置１０では、信号光Ｓから抽出したクロック信号に基づいた制御光Ｃｓを、信号光と共に、タイミング検出器３２に入力して、同期ずれを検出し、検出結果に基づいて制御光を遅延する。これにより、正確に同期した信号光と制御光を、直並列変換光スイッチ１４に入力して、信号光から、複数の並列信号光を、確実に分配して出力できるようにしている。
【選択図】 図１

Description

本発明は、光情報処理、光通信システムなどに用いられ、光で制御される超高速の光スイッチに係り、詳細には、時分割多重信号の光を分配する光レシーバなどの光信号処理装置に関する。

光時分割多重方式（ＯＴＤＭ：Optical Time Division Multiplexing）では、例えば、１６０Ｇbpsなどの高ビットレートの時分割多重光信号を、複数チャンネル（例えば１６チャンネルなど）の低ビットレート（例えば１０Ｇbps）の光信号に分配することが行われる。このような光信号の分配には、光スイッチなどを用いた光分配器が用いられる。

光時分割多重方式を用いた光信号の分配実験を行うときには、トランスミッタとレシーバを接近して配置することができるために同一光源を用いることが多く、これにより、レシーバ側での光分配器の制御光を、トランスミッタから送られる信号光と容易に同期させることが可能となる。

一方、光時分割多重信号を用いた実際の光通信システムでは、レシーバで光時分割多重信号を分配するときに、光時分割多重信号とレシーバの間でのクロックの同期を取るようにしている。

ところで、同期信号は、レシーバに入力される光信号から取得するのが一般的となっており、このための提案がなされている（例えば、特許文献１参照。）。

この特許文献１では、光スイッチを用いて入力光パケットのシリアル−パラレル変換を行うときに、光入力パケットから単一の光パルス又は光パルス列を発生させ、この光パルスを用いるように提案している。

しかし、特許文献１の提案では、信号光パルスと制御光パルスの同期を取ることが困難であり、また、光時分割多重信号のような連続的な光信号から、制御光パルスを発生させることが困難である。

また、高ビットレートの光信号から、そのビットレートの整数分の１の周波数のクロック信号を取得する方法が提案されている（特許文献２参照。）。

この特許文献２の提案を用いることにより、取得したクロック信号から光信号と同期した光パルスを得る事ができる。

しかしながら、特許文献２の提案では、信号光の特定のパルスと、制御光パルスのタイミングを合わせる必要が生じるという問題がある。
特開２００２−１４８５７４号公報 特開平９−５５６９９号公報

本発明は上記事実に鑑みてなされたものであり、高ビットレートの光信号から低ビットレートの光信号を分配するときに用いる制御光のタイミングを、信号光に的確に合わせ、正確な信号光の分配を可能とする光信号処理装置を提供することを目的とする。

上記目的を達成するために本発明は、光時分割多重信号の信号光を分周してクロック信号を抽出するクロック抽出手段と、前記クロック抽出手段によって抽出された前記クロック信号に応じた周期のパルスを制御光として発する光パルス発生手段と、前記信号光と前記制御光が入力されることにより、該入力された信号光を、該入力された制御光のクロックに応じたビットレートの複数の並列信号光に分配する直並列変換光スイッチと、前記信号光のパルスと前記制御光のパルスの同期ずれを検出するタイミング検出手段と、前記タイミング検出手段の検出結果に基づいて、前記直並列変換光スイッチに入力する前記信号光のパルスと前記制御光のパルスを同期させる同期調整手段と、からなることを特徴とする。

この発明によれば、信号光から分周して抽出したクロック信号に基づいて発生させた制御光を直並列変換光スイッチへ入力することにより、信号光を複数の並列信号光に分配する。

このとき、信号光と制御光のパルスのタイミングのずれをタイミング検出手段によって検出し、パルスが同期するように同期調整手段によって調整する。

これにより、直並列変換光スイッチに入力される信号光と制御光の同期を確実に取ることができ、正確な並列信号光の分配が可能となる。なお、タイミング検出手段は、信号光と制御光のずれに応じた値を同期ずれとして検出するものであってもよく、また、同期ずれの時間や距離などを検出するものであっても良い。

このような本発明においては、前記同期調整手段が、前記制御光の光路長と前記信号光の光路長の少なくとも一方を変更するものであってよい。

また、本発明は、入力される前記信号光を前記クロック抽出手段、前記タイミング検出手段及び、前記直並列変換スイッチのそれぞれに分岐する第一の分岐手段と、前記光パルス発生手段によって発せられた前記制御信号を、前記タイミング検出手段及び前記直並列変換光スイッチへ分岐する第二の分岐手段と、を含むことを特徴とし、前記直並列変換光スイッチへ入力される前記信号光を増幅する光増幅手段を含むことを特徴とする。

この発明によれば、第一の分岐手段によって信号光をクロック抽出手段、タイミング検出手段及び、直並列変換光スイッチに分岐し、第二の分岐手段によって制御光をタイミング検出手段と直並列変換光スイッチへ分岐して入力する。

このとき、光増幅手段を設けて信号光を分岐することにより、直並列変換光スイッチに入力される信号光が減衰してしまうのを防止することができる。

また、本発明は、前記第一の分岐手段から前記タイミング検出手段と第一の分岐手段から前記直並列変換光スイッチとの光路長の差が、前記第二の分岐手段から前記タイミング検出手段と第二の分岐手段から前記直並列変換光スイッチとの光路長の差に等しい、ことを特徴とする。

この発明によれば、第一の分岐手段からタイミング検出手段と第一の分岐手段から直並列変換光スイッチとの光路長の差を、第二の分岐手段からタイミング検出手段と第二の分岐手段から直並列変換光スイッチとの光路長の差に等しくする。

これにより、タイミング検出手段で信号光と制御光の同期を取ったときに、直並列変換光スイッチに入力される信号光と制御光の同期が取られる。

さらに、本発明は、前記タイミング検出手段と前記直並列変換光スイッチとが、一体に設けられていることを特徴とする。

この発明によれば、タイミング検出手段と直並列変換光スイッチを一体とすることにより、第一の分岐手段からタイミング検出手段及び直並列変換光スイッチまでの信号光の光路長と、第二の分岐手段からタイミング検出手段及び直並列変換光スイッチまでの制御光の光路長のそれぞれを短くすることができるので、特に、制御信号の揺らぎによる同期ずれの発生を確実に抑えることができる。

このような本発明では、前記直並列変換光スイッチ及び、前記タイミング検出手段に、時空間変換光スイッチを含むことができる。

また、本発明においては、前記直並列変換光スイッチによって前記信号光から分配された前記並列信号光が、光信号として出力されてもよく、前記直並列変換光スイッチによって前記信号光から分配された前記並列信号光を、電気信号に変換する光電変換手段を、含むものであってよい。

本発明によれば、信号光に基づいた制御光を用いて、信号光から並列信号光を分配するときに、信号光と制御光のパルスのタイミングのずれをタイミング検出手段によって検出し、パルスが同期するように同期調整手段によって調整するので、直並列変換光スイッチに入力される信号光と制御光の同期を確実に取ることができ、正確な並列信号光の分配が可能となるという優れた効果が得られる。

以下に、図面を参照しながら本発明の実施の形態を説明する。
〔第１の実施の形態〕
図１には、第１の実施の形態に適用した光信号処理装置１０の概略構成を示している。この光信号処理装置１０には、光ファイバーなどの光導波路１２が接続されており、この光導波路１２を介して、信号光Ｓが入力される。

この信号光Ｓは、複数チャネルの信号光が時間的にシリアルに多重化された光時分割多重信号となっており、図示しない光信号送信装置から発せられ、光導波路１２を介して光信号処理装置１０に入力される。この信号光Ｓは、例えば、チャンネル数が１６チャンネルで、ビットレートが１６０Ｇbps（bit／second）などの高ビットレートとなっており、光信号処理装置１０は、この光信号Ｓを、例えば、１０Ｇbpsなどの低ビットレートの１６チャンネル分の並列光信号に分配する。

光信号処理装置１０には、直並列変換光スイッチ１４が設けられ、光路１６によって、光導波路１２と直並列変換光スイッチ１４が接続されている。これにより、信号光Ｓが、光路１６を介して直並列変換光スイッチ１４に入力されるようになっている。

また、光路１６には、所定位置に、ハーフミラー１８、光アンプ２０、光信号遅延器２２及び、ハーフミラー２４が、順に配置されており、信号光Ｓは、ハーフミラー１８によって反射又は透過し、光アンプ２０、光信号遅延器２２を通過した後、ハーフミラー２４によって反射又は透過して直並列変換光スイッチ１４に入力される。

直並列変換光スイッチ１４は、信号光Ｓを、所定チャンネル分（ここでは、一例として１６チャンネル分）の並列光信号である並列信号光Ｓｐに分配する。

また、光信号処理装置１０には、直並列変換光スイッチ１４の出力側に対向して、光ファイバーアレイ２６が設けられている。光ファイバーアレイ２６には、光導波路として多数本の光ファイバー（図１では図示省略）が接続されており、直並列変換光スイッチ１４によって分配された並列信号光Ｓｐが、別々の光ファイバーに入射される。

これにより、信号光Ｓから分配された並列光信号が、並列信号光Ｓｐとして出力される。

一方、光信号処理装置１０では、クロック抽出器２８、光パルス発生器３０及びタイミング検出器３２が設けられている。光信号処理装置１０に入力された信号光Ｓは、ハーフミラー１８によって分岐されて、光路３４を介して、クロック抽出器２８に入力される。また、信号光Ｓは、ハーフミラー２４によって分岐され、光路３６を介して、タイミング検出器３２に入力されるようになっている。

クロック抽出器２８は、入力される信号光Ｓを受光すると、この信号光Ｓから得られる入力信号を分周して電気的クロック信号を取得する。このとき、例えば、１６０Ｇbpsの信号光を１／１６に分周するのであれば、１０Ｇbpsのクロック信号が得られる。

このようなクロック抽出器２８としては、特開平９−５５６９９号公報などに開示される任意の構成を適用することができる。例えば、所定のロッキングバンド幅のモード同期レーザを用い、モード同期レーザの周回周波数の前後ロッキングバンド幅以内の近傍周波数に含まれる周波数の整数分の１の周波数を含む変調信号をモード同期レーザに入力し、モード同期レーザから発する光と光信号Ｓを結合することにより、変調信号の高調波成分と信号光Ｓの差の周波数で発生するビート信号を検出する。

この後、検出したビート信号を分周して、ビート信号の整数分の１の分周ビート信号を取得し、この分周ビート信号と基準信号の和周波数を得る。この和周波数が、信号光Ｓを整数分の１に分周した電気的クロック信号となる。

クロック抽出器２８は、抽出した電気的クロック信号を、光パルス発生器３０に入力する。

図２に示すように、光パルス発生器３０には、例えば、モード同期レーザ３８が設けられている。このモード同期レーザ３８は、１０Ｇbpsの繰り返し周波数をロッキングバンド内に含んでおり、クロック抽出器２８で抽出した電気的クロック信号が変調信号として入力されることにより、この電気的クロック信号に同期した光（クロック同期光）を発する。

これにより、光信号処理装置１０では、クロック抽出器２８と光パルス発生器３０によって、信号光Ｓを整数分の１に分周した周期で、パルス幅が信号光Ｓのパルス幅と同じオーダーのクロック同期光が得られる。なお、光信号処理装置１０では、光信号Ｓを１６分割するので、光信号Ｓのビットレートに対する１／１６のビットレートのクロック同期光が得られる。

図１に示されるように、光パルス発生器３０から出力されるクロック同期光は、光路４０を介して光パルス遅延器４２に入力され、この光パルス遅延器４２から光路４４を介して直並列変換光スイッチ１４へ、制御光Ｃｓとして入力される。

この光路４４には、所定位置にハーフミラー４６が設けられており、制御光Ｃｓは、このハーフミラー４６によって分割され、光路４８を介して、タイミング検出器３２に入力される。また、タイミング検出器３２には、光路１６に設けているハーフミラー２４によって分岐された信号光Ｓが入力されるようになっている。

タイミング検出器３２は、信号光Ｓと制御光Ｃｓが入力されることより、信号光Ｓと制御光Ｃｓのタイミングのずれを検出し、検出したずれに応じた電気信号をフィードバック信号として、光パルス遅延器４２へ出力する。

光パルス遅延器４２は、制御光Ｃｓの光路長が可変可能となっており、光パルス遅延器４２は、タイミング検出器３２から入力されたフィードバック信号に応じて、制御光Ｃｓの光路長を変更ないし補正し、タイミング検出器３２で検出される信号光Ｓと制御光Ｃｓが同期されるようにしている。

図３（Ａ）に示すように、タイミング検出器３２は、時空間変換スイッチである光スイッチ（光−光スイッチ）５０、光検出器５２及びタイミング演算器５４を含んで形成されている。このときの光スイッチ５０は、任意の構成を適用することができる。

図３（Ｃ）には、光スイッチ５０の一例を示している。なお、図３（Ｃ）の矢印Ｙ方向は、図３（Ｂ）の矢印Ｙ方向に対応しており、矢印Ｚ方向は、図３（Ｂ）では紙面垂直方向となっている。

光スイッチ５０は、例えば、石英基板５６上にフェムト秒オーダーで可飽和吸収を示す機能性薄膜５８を形成し、その上に、アルミニウム蒸着及びエッチングにより遮光層６０を形成する。このとき、遮光層６０で覆われない部分を設けることにより、該当部分が互いに独立の光シャッタ部として機能する。なお、ここでは、チャンネルＡ、チャンネルＢとする２つの光シャッタ部６２Ａ、６２Ｂを形成している。

機能性薄膜５８としては、ＡｌＰｏ−Ｆ（フルオロ−アルミニウムフタロシアニン）、ポリジアセチレン、ポリチオフェンなどのπ共役系高分子、スクエアリリウムなどの色素会合体、Ｃ₆₀薄膜などを用いることができ、機能性薄膜５８をこれら有機材料で構成することにより、膜厚の制御が容易になり、光スイッチの大面積化が可能となる。これらの中でも、スクエアリリウム色素の色素分子膜が好ましい。スクエアリリウム色素の色素分子膜は、そのJ−会合体を用いることで効率良くスイッチング動作を行うことができる。

なお、このような光スイッチの製造方法は、特開平１１−１５０３１号公報に記載されている。

また、図３（Ｂ）に示すように、光検出器５２は、光スイッチ５０に対向して配置され、光スイッチ５０の光シャッタ部６２Ａ、６２Ｂを透過した光が照射されるようになっている。

この光検出器５２は、多数の画素が１次元アレイ状または２次元アレイ上に配列されたＣＣＤエリアセンサや、フォトディテクタアレイ、フォトダイオードの表面抵抗を利用したスポット光の位置センサ（ポジション・センシティブ・ダイオード）などの光検出素子で構成されており、各画素が前記した光スイッチ５０の光シャッタ部６２Ａ、６２Ｂを通過した光（パルス光）のパルス位置を検出できるようになっている。

このタイミング検出器３２では、光スイッチ５０の光シャッタ部６２Ａ（チャンネルＡ）に信号光Ｓが入射される。また、制御光Ｃｓは、光スイッチ５０の光シャッタ部６２Ｂ（チャンネルＢ）に入射される。また、制御光Ｃｓは、ハーフミラー６４によって分岐され、光スイッチ５０の制御光（ここでは、符号無しとする）として用いられる。

光シャッタ部６２Ａ、６２Ｂは、制御光の照射部分のみがオン状態となって、信号光Ｓ又は制御光Ｃｓが透過する。光検出器５２では、このときのチャンネルＡ、チャンネルＢのそれぞれに対応する光の照射位置を読み取る。

図４には、このときの光検出器５２の出力例を示している。ここで、表示範囲を信号光Ｓの１０ｐｓ分とすると、光検出器５２のチャンネルＡには、１６０Ｇbpsの信号周期である６．２５ｐｓ（ピコ秒）間隔でパルスが表示され、チャンネルＢには、１０Ｇbpsの制御光Ｃｓの１パルスが表示される。なお、制御光Ｃｓのパルス間隔は、１００psとなる。

ここで、光パルス遅延器４２によって、制御光Ｃｓの光路長を変化させると、チャンネルＡのパルス位置が移動する。例えば、制御光Ｃｓの光路長を長くすると、制御光Ｃｓに対して光信号Ｓのタイミングが相対的に早くなり、チャンネルＡに表示されるパルス位置が図４の紙面左側にずれる。また、制御光Ｃｓの光路長を短くすると、制御光Ｃｓに対して光信号Ｓのタイミングが相対的に遅くなり、チャンネルＡに表示されるパルス位置が図４の紙面右側にずれる（図４で二点鎖線で示す）。

このとき、１６０Ｇbpsの信号光Ｓの１パルス分に相当する６.２５psのずれを設けるために必要な光路長Ｌは、光速ｃを、３×１０⁴（ｋm／sec）とすると、
Ｌ＝ｃ×６．２５（ps）
＝１．８７５（mm）
となる。

図３（Ａ）に示すタイミング検出器３２のタイミング演算器５４は、光検出器５２の検出結果に基づいて、チャンネルＡのパルス位置と、チャンネルＢのパルス位置の位置情報を取得して、チャンネルＡのパルス位置とチャンネルＢのパルス位置が一致するようにフィードバック信号を出力している。

これにより、タイミング検出器３２で、信号光Ｓと制御光Ｃｓの同期が取られる。

また、制御光Ｃｓを信号光Ｓに対して相対的に移動する光パルス遅延器４２は、光路長Ｌを、１．８７５（mm）ステップで段階的に変更可能となっていることが好ましい。これ
により、
Ｌ＝Ｍ×１．８７５（mm）
として、信号光Ｓが、１６０Ｇbpsで１６チャンネルの時分割多重信号であるときに、Ｍを−８〜＋８の範囲の整数又は、０〜１６までの整数として変化させることにより、信号光Ｓの任意のチャンネルを選んで制御光Ｃｓを同期させることができる。

なお、ここでは、光パルス遅延器４２を用いて、信号光Ｓと制御光Ｃｓの同期と取るように説明するが、図１に示すように、光信号処理装置１０では、信号光Ｓに対する光信号遅延器２２を設けることができ、ここから、タイミング検出器３２の検出結果を、光路１６に設けている光信号遅延器２２に出力し、信号光Ｓの光路長を変更するようにしてもよく、また、制御光Ｃｓの光路長と信号光Ｓの光路長を変更するようにしても良い。

一方、光信号処理装置１０では、ハーフミラー２４とタイミング検出器３２の間の信号光Ｓの光路長をＬ₁、ハーフミラー２４と直並列変換光スイッチ１４の間の信号光Ｓの光路長をＬ₂、ハーフミラー４６とタイミング検出器３２の間の制御光Ｃｓの光路長をＬ₃、ハーフミラー４６と直並列変換光スイッチ１４の間の制御光Ｃｓの光路長をＬ₄、としたとき、
Ｌ₁−Ｌ₂＝Ｌ₃ーＬ₄
としている。

これにより、光信号処理装置１０では、信号光Ｓの１６チャンネルのうちの何れか１つのチャンネルのパルスと制御光Ｃｓのパルスがタイミング検出器３２に入力されるタイミングと、前記信号光Ｓのパルスと前記制御光Ｃｓのパルスが直並列変換光スイッチ１４に入力されるタイミングとが同じになるように信号光Ｓの光路長がと制御光Ｃｓの光路長が設定されている。

なお、信号光Ｓに対しては、ハーフミラー２４からタイミング検出器３２までの光路長と、ハーフミラー２４から直並列変換光スイッチまでの光路長が同じ（差が０）になるようにし、また、制御光Ｃｓに対しては、ハーフミラー４６からタイミング検出器３２までの光路長と、ハーフミラー４６から直並列変換光スイッチ１４までの光路長が同じ（差が０）になるようにしても良い。

これにより、タイミング検出器３２で、信号光Ｓと制御光Ｃｓが同期したときに、直並列変換光スイッチ１４に入力される信号光Ｓと制御光Ｃｓが同期するようにしている。

図５には、直並列変換光スイッチ１４と光ファイバーアレイ２６の概略構成を示している。

この直並列変換光スイッチ１４は、光スイッチ膜を用いた光スイッチ６６が設けられた時空間変換光スイッチとなっている。この光スイッチ６６には、光路１６から射出される信号光Ｓが、光学系６８によって拡大され、略平行光となって照射され、光路４４から射出される制御光Ｃｓが、光学系７０によって拡大され、略平行光となって照射される。なお、光スイッチ６６上の信号光Ｓの照射範囲は、制御光Ｃｓの照射範囲に含まれている。

光スイッチ６６は、信号光Ｓの照射される領域内で、制御光Ｃｓのパルスが照射される部位がオンして、信号光Ｓの光パルスを透過させる。

このとき、信号光Ｓが、光スイッチ６６の照射面に略垂直に照射されるのに対して、制御光Ｃｓが、光スイッチ６６の照射面に対して所定角度（例えば４５°）で傾斜されていることにより、光スイッチ６６のオン部位が連続的に移動するようになっている。

ここで、１６チャンネルで１６０Ｇbpsの信号光Ｓのパルスと、１０Ｇbpsの制御光Ｃｓのパルスを用いることにより、制御光Ｃｓの１パルス分が光スイッチ６６に照射される間に、１６パルス（１６チャンネル）の信号光Ｓが、光スイッチ６６に照射される。

このとき、信号光Ｓの第１のパルスが、第１のチャンネルｃｈ₁として出力され、第２のパルスが、第２のチャンネルｃｈ₂として出力される。また、第１６のパルスが、第１６のチャンネルｃｈ₁₆として出力され、さらに、光信号Ｓの第１７のパルスは、第１のパルスと同様に、第１のチャンネルｃｈ₁として出力される。

すなわち、信号光Ｓは、１６個の周期で、各チャンネルｃｈから並列光信号Ｓｐとして出力される。

このとき、制御光Ｃｓのパルスが、信号光Ｓのいずれかのチャンネルｃｈのパルスと同期されていることにより、制御光Ｃｓのパルスと同期されているパルスのチャンネルｃｈが、第１のチャンネルｃｈ₁から出力される。

一方、光ファイバーアレイ２６には、直並列変換光スイッチ１４から出力される各チャンネルｃｈ（並列信号光Ｓｐ）に対応するレンズ７２を備えたレンズアレイ７４と、レンズ７２のそれぞれに対応する光ファイバー７６が設けられている。

これにより、光スイッチ６６を透過した各チャンネルｃｈの並列信号光Ｓｐが、対応するレンズ７２を介して光ファイバー７６に入射されるようになっている。

このように構成されている光信号処理装置１０では、光時分割多重信号である信号光Ｓが入力されると、この信号光Ｓが、クロック抽出器２８、タイミング検出器３２及び、直並列変換光スイッチ１４に入力される。

クロック抽出器２８では、入力された信号光Ｓを分周した電気的クロック信号を出力する。この分周は、１６チャンネルの信号光Ｓに対して１／１６となるようにしている。

光パルス発生器３０には、クロック抽出器２８からクロック信号が入力されることにより、入力されたクロック信号に応じた制御光Ｃｓを発する。この制御光Ｃｓは、光パルス遅延器４２を介して、タイミング検出器３２及び直並列変換光スイッチ１４に入力される。

タイミング検出器４２は、信号光Ｓと制御光Ｃｓが入力されることにより、制御光Ｃｓのパルスと信号光Ｓのパルスのタイミングのずれに応じたフィードバック信号を、光パルス遅延器４２に出力する。

光パルス遅延器４２では、フィードバック信号が入力されることにより、このフィードバック信号に基づいて、制御光Ｃｓの光路長を変更する。

これにより、タイミング検出器３２に入力される信号光Ｓのパルスと、制御光Ｃｓのパルスとが同期される。

一方、直並列変換光スイッチ１４には、信号光Ｓと共に、光パルス遅延器４２を通過した制御光Ｃｓが入力される。このとき、タイミング検出器３２で信号光Ｓと制御光Ｃｓの同期が取られることにより、直並列変換光スイッチ１４に入力される信号光Ｓと制御光Ｃｓとが同期される。

これにより、直並列変換光スイッチ１４は、光時分割多重信号である信号光Ｓから、各チャンネルｃｈの並列信号光Ｓｐを分配して出力する。

このように、光信号処理装置１０では、入力される信号光Ｓからクロック信号を抽出して、抽出したクロック信号に応じた制御光Ｃｓを出力する。このとき、信号光Ｓのパルスと制御光Ｃｓのパルスのタイミングのずれを、タイミング検出器３２で検出し、検出したずれに基づいて、光パルス遅延器４２が、制御光Ｃｓの光路長（ないし信号光Ｓの光路長）を変更することにより、直並列変換光スイッチ１４に入力される信号光Ｓに対して正確に同期した制御光Ｃｓを入力することができる。

これにより、直並列変換光スイッチ１４は、信号光Ｓに含まれる各チャンネルｃｈの並列信号光Ｓｐを、的確に分配して出力することができる。

また、光信号処理装置１０に設けている光パルス遅延器４２は、信号光Ｓのパルス間隔で、制御光Ｃｓの光路長を変更することができるので、信号光Ｓ内の任意のチャンネルｃｈを選択して、第１のチャンネルｃｈ₁として出力することができる。
〔第２の実施の形態〕
次に本発明の第２の実施の形態を説明する。なお、第２の実施の形態の基本的構成は、前記した第１の実施の形態と同じであり、第１の実施の形態と同一の部品には、同一の符号を付与してその説明を省略する。

図６には、第２の実施の形態に係る光信号処理装置８０の要部の概略構成を示している。

この光信号処理装置８０では、直並列変換光スイッチ１４とタイミング検出器３２を一体にした直並列変換部８２を設けている。また、光信号処理装置８０では、信号光Ｓを分岐するハーフミラー２４と、制御光Ｃｓを分岐するハーフミラー４６が、直並列変換部８２の近傍に配置して、ハーフミラー２４と直並列変換光スイッチ１４及びタイミング検出器３２の間の信号光Ｓの光路長と共に、ハーフミラー４６と直並列変換光スイッチ１４及びタイミング検出器３２の間の制御光Ｃｓの光路長を短くしている。

また、光信号処理装置８０では、ハーフミラー４６の近傍に光パルス遅延器４２を配置しており、これにより、信号光Ｓの光路長L₁、Ｌ₂と共に、制御光Ｃｓの光路長Ｌ₃、Ｌ₄のそれぞれが短くなるようにしている。

このように構成した光信号処理装置８０では、直並列変換光スイッチ１４とタイミング検出器３２を一体にした直並列変換部８２を設け、さらに、光パルス遅延器４２を直並列変換部８２の近傍に配置するようにしているので、光パルス遅延器４２と直並列変換光スイッチ１４及びタイミング検出器３２との間の制御光Ｃｓの光路長を短くすることができ、信号光Ｓに対して、適正に同期された制御光Ｃｓを直並列変換光スイッチ１４へ入力させることができる。

すなわち、光通信を行う場合、光路長が長くなることにより揺らぎが発生しやすくなる。信号光Ｓに対して同期させているはずの制御光Ｃｓに揺らぎが生じていると、制御光Ｃｓを直並列変換光スイッチ１４に入力したときに、信号光Ｓのパルスと制御光Ｃｓのパルスにタイミングのずれ（同期ずれ）が発生し、適切な並列信号光Ｃｓの分配が困難となる。

これに対して、光信号処理装置８０では、光パルス遅延器４２を通過した制御光Ｃｓの光路長を短くできるので、直並列変換光スイッチ１４に入力される制御光Ｃｓに揺らぎが生じるのを確実に防止して、並列信号光Ｓｐの的確な分配が可能となる。

一方、以上説明した本実施の形態では、光ファイバーアレイ２６を設け、直並列変換光スイッチ１４で分配した並列信号光Ｓｐのそれぞれを、光ファイバー７６へ入射することにより、信号光として出力するようにしたが、分配した信号光の処理はこれに限るものではない。

図７には、分配した信号光の処理の他の一例とする光信号処理装置９０の概略構成を示している。

この光信号処理装置９０では、光ファイバーアレイ２６に換えて、受光素子アレイ９２を設けている。この受光素子アレイ９２は、直並列変換光スイッチ１４から出力される各並列信号光Ｓｐに対応して、図示しない受光素子が設けられており、この受光素子を用いて、光信号を電気信号に変える光電変換を行うようになっている。

これにより、光信号処理装置９０では、信号光Ｓから分配することにより得られる各並列信号光Ｓｐを、電気信号として出力可能となっている。

また、光信号処理装置９０には、受光素子アレイ９２からの電気信号の出力先として、処理回路９４を設けることができる。

これにより、光信号処理装置９０では、信号光Ｓから得られる各チャンネルの電気信号に対して、所望の信号処理が可能となっている。

このように、本発明は、高ビットレートの光時分割多重信号として入力される光信号から、低ビットレートの並列光信号を分配する所謂分配装置として適用できるのみならず、分配した並列光信号を電気信号に変換する光電変換装置や、さらに、電気信号に対して所定の信号処理を行う信号処理装置と適用することができる。

第１の実施の形態に係る光信号処理装置の概略構成図である。 クロック抽出器と光パルス発生器の要部の一例を示す概略図である。 （Ａ）はタイミング検出器の一例を示す概略図、（Ｂ）や光スイッチの動作を示す概略図、（Ｃ）は光スイッチの一例を示す概略図である。 タイミング検出器の光検出器で検出される信号の一例を示す概略図である。 直並列変換光スイッチの動作を示す要部の概略図である。 第２の実施の形態に係る光信号処理装置の要部の概略構成図である。 本発明が適用される光信号処理装置の他の一例を示す概略構成図である。

符号の説明

１０、８０、９０ 光信号処理装置
１４ 直並列変換光スイッチ
１８、２４ ハーフミラー
２０ 光アンプ
２２ 光信号遅延器
２６ 光ファイバーアレイ
２８ クロック抽出器
３０ 光パルス発生器
３２ タイミング検出器
４２ 光パルス遅延器
４６ ハーフミラー
５０、６６ 光スイッチ
８２ 直並列変換部

Claims (10)

1. 光時分割多重信号の信号光を分周してクロック信号を抽出するクロック抽出手段と、
   前記クロック抽出手段によって抽出された前記クロック信号に応じた周期のパルスを制御光として発する光パルス発生手段と、
   前記信号光と前記制御光が入力されることにより、該入力された信号光を、該入力された制御光のクロックに応じたビットレートの複数の並列信号光に分配する直並列変換光スイッチと、
   前記信号光のパルスと前記制御光のパルスの同期ずれを検出するタイミング検出手段と、
   前記タイミング検出手段の検出結果に基づいて、前記直並列変換光スイッチに入力する前記信号光のパルスと前記制御光のパルスを同期させる同期調整手段と、
   からなることを特徴とする光信号処理装置。
2. 前記同期調整手段が、前記制御光の光路長と前記信号光の光路長の少なくとも一方を変更することを特徴とする請求項１に記載の光信号処理装置。
3. 入力される前記信号光を前記クロック抽出手段、前記タイミング検出手段及び、前記直並列変換スイッチのそれぞれに分岐する第一の分岐手段と、
   前記光パルス発生手段によって発せられた前記制御信号を、前記タイミング検出手段及び前記直並列変換光スイッチ分岐する第二の分岐手段と、
   を含むことを特徴とする請求項１又は請求項２に記載の光信号処理装置。
4. 前記直並列変換光スイッチへ入力される前記信号光を増幅する光増幅手段を含むことを特徴とする請求項３に記載の光信号処理装置。
5. 前記第一の分岐手段から前記タイミング検出手段と第一の分岐手段から前記直並列変換光スイッチとの光路長の差が、前記第二の分岐手段から前記タイミング検出手段と第二の分岐手段から前記直並列変換光スイッチとの光路長の差に等しい、ことを特徴とする請求項３又は請求項４に記載の光信号処理装置。
6. 前記タイミング検出手段と前記直並列変換光スイッチとが、一体に設けられていることを特徴とする請求項１から請求項５のいずれか１項に記載の光信号処理装置。
7. 前記直並列変換光スイッチが、時空間変換光スイッチを含むことを特徴とする請求項１から請求項６のいずれか１項に記載の光信号処理装置。
8. 前記タイミング検出手段が、時空間変換光スイッチを含むことを特徴とする請求項１から請求項７のいずれか１項に記載の光信号処理装置。
9. 前記直並列変換光スイッチによって前記信号光から分配された前記並列信号光が、光信号として出力されることを特徴とする請求項１から請求項８のいずれか１項に記載の光信号処理装置。
10. 前記直並列変換光スイッチによって前記信号光から分配された前記並列信号光を、電気信号に変換する光電変換手段を、含むことを特徴とする請求項１から請求項８のいずれか１項に記載の光信号処理装置。

Images