CN104734781B - 一种含串并转换功能的光收发器 - Google Patents

Abstract

本发明公开了一种含串并转换功能的光收发器，目的是提供一种能将低速并行电信号与高速串行光信号进行转换的器件。本发明由光发射模块和光接收模块构成，光发射模块由N级分时调制子模块、发射端脉冲型驱动器和第一光吸收器构成，每一级分时调制子模块均由第一光开关、光调制器和光合束器构成；光接收模块由通过光延迟线串联在光信号总线上的N级分时解调子模块、并行整形放大器阵列、接收端脉冲型驱动器和第二光吸收器构成，每一级分时解调子模块均由第二光开关和光探测器构成。本发明能在进行光电转换的同时在光路上实现串并转换，提高链路串行速率，提升处理器芯片接口带宽，降低信息传输过程中的功耗，提高通信链路的信号质量。

Description

一种含串并转换功能的光收发器

技术领域：

本发明涉及芯片光接口中的光电转换技术和串并转换技术，具体涉及一种光收发器，其在完成光电转换的同时能够实现串并转换功能。

背景技术：

随着高性能计算机计算速度从千万亿次级向万万亿次级的不断提升，微处理器芯片对信息的处理能力大幅提高，高性能计算机系统中计算节点之间的数据交换量以指数级增长，对互连网络接口带宽的需求不断提升。另一方面，超大规模集成电路技术日益逼近它的物理极限，尤其是在高性能计算机的处理器芯片与处理器芯片之间、处理器芯片和高速存储器芯片之间的互连通信，对板上互连网络的通信带宽和延迟提出了更高要求。而传统电互连方式受限于性能、带宽、损耗、串扰、布线密度、传输损耗、芯片引脚数目等问题，已逐渐无法满足高性能计算机对互连网络带宽的需求。目前包括国防科技大学、IBM、Cray等主流高性能计算机生产厂家已用性能更好、带宽更高、传输损耗更小、功耗更低且无串扰的光互连技术在板间互连领域全面取代电互连技术。同时，IBM、Intel等主流处理器生产厂商也在大力发展硅基CMOS光电混合集成工艺，制定芯片的光接口规范，将数字逻辑电路、模拟射频电路以及光路元件混合集成在同一块硅基芯片上，使并行电信号和串行光信号之间的转换不再受限于芯片引脚数目，为实现光接口处理器芯片准备了坚实的工艺实现基础。

由于数字逻辑电路处理的是高度并行的低速电信号，而光通信链路传输的是串行的高速光信号，芯片的光接口需要在芯片内部完成低速并行电信号的串并转换和光电转换得到高速串行光信号。目前各个厂商提出的芯片光接口实现方案大多是对现有光电转换方案的芯片集成化，基本实现原理是将串并转换和光电转换分别独立完成，再采用多芯片封装技术或单芯片集成技术完成光接口的集成。在该方案中，低速并行电信号与高速串行光信号之间是以高速串行电信号作为过渡的间接转换：采用高速串并转换电路(SerDes)将低速并行电信号转换成高速串行电信号；然后，采用高速驱动(Driver)放大(Amplifier)电路以及光的调制、探测器件将高速串行电信号转换成高速串行光信号。由于采用两级间接转换，并需要高速串行电信号作为过渡，这给传统方案带来很多限制。首先，尽管光互连技术具有低功耗的优点，但传统方案沿用了高功耗的SerDes电路，使消耗在传输过程中的功耗依旧极大，以目前市场上单通道25Gbps的EDR(Enhanced Data Rate，增强速率)技术为例，SerDes电路的功耗已经占到结点输入输出芯片总功耗的75％以上，对于路由芯片这一比例更是高达90％以上。其次，尽管光通信的单通道的理论速率可以达到100Gbps以上，硅基调制器和探测器的调制解调速率目前也已达到56Gbps以上，但间接转换所需高速SerDes电路目前尚无法提供如此高速率的高速电信号，高速驱动放大电路也无法工作在如此高的频率上，这限制了光作为通信载波的潜能，进而限制了链路串行速率的提升，约束了处理器芯片的接口带宽。最后，由于需要高速串行电信号作为过渡，高速串行电信号在PCB板上的传输距离问题和时钟歪斜问题也给PCB板的设计带来了很大的挑战。

发明内容：

本发明要解决的技术问题是提供一种低速并行电信号与高速串行光信号之间的直接转换解决方案，在进行光电转换的同时在光路上实现串并转换，摆脱现有光收发器间接转换对高功耗SerDes电路的依赖，解除高速串行电信号对调制频率的限制，降低信息传输过程中的功耗，并提升处理器芯片接口带宽。

为解决上述技术问题，本发明采用的技术方案为：利用时分复用技术，通过高速切换的光开关和精确控制的光载波导延迟线(简称光延迟线)在光路上实现串并转换，光学器件以并行的低频信号与调制/解调电路对接，巧妙的避免带编码的高速电信号出现，使调制解调电路工作在低主频区间。为保证各个调制通道输出的信号的幅度等高，本发明采用高速切换的光开关分割连续光源，对每路调制通道产生独立的脉冲光源，以避免各个调制通道相互之间的干扰。实现N(N为自然数)路并行电信号(主频为f)与N倍频的串行光信号(信号周期为τ)之间的直接转换。并行度N、主频f和串行光信号周期τ之间的关系为Nfτ＝1。具体技术方案如下：

一种含串并转换功能的可集成光收发器，由光发射模块和光接收模块构成，如图1所示。光发射模块从光收发器的输入端接收并行输入电信号、连续光源、发射时钟，并在发射时钟的驱动下完成并行电信号到串行光信号的转换，即实现调制功能和串行化，输出串行光信号；光接收模块从光收发器的输入端接收串行光信号、接收时钟，并在接收时钟的驱动下完成串行光信号到并行电信号的转换，即实现解调功能和解串行化，输出并行输出电信号。光发射模块和光接收模块相互独立，分别由两套频率为主频f的发射时钟和接收时钟独立协调同步。

如图2所示，光发射模块由通过光延迟线连接的N级分时调制子模块(记为第一级分时调制子模块、第二级分时调制子模块，…，第N级分时调制子模块，每一级分时调制子模块的结构和功能相同)、发射端脉冲型驱动器和第一光吸收器构成，光发射模块的输入端连接输入电信号、连续光源、发射时钟，光发射模块的输出端输出光信号。因为N级分时调制子模块输入输出的光分为包含光信号的光载波和不含光信号的光载波两种，N级分时调制子模块中将连续光源以及传输不含光信号的光延迟线称为光源总线，传输包含光信号的光延迟线称为光信号总线，光源总线和光信号总线是逻辑概念，在物理实体上均是光延迟线。记光在硅波导中的有效折射率为r(r为大于等于1的实数)，光速为c，要产生时长为τ(即串行光信号的信号周期)的延迟，则设置长度l＝cτ/r的光延迟线。光发射模块从输入端接收发射时钟、连续光源和输入电信号，发射端脉冲型驱动器在发射时钟的驱动下，向N级分时调制子模块并行输出N路周期为Nτ、脉宽等于τ、幅度为5～7V的发射端电压型驱动脉冲，同时驱动N级分时调制子模块。N级分时调制子模块从输入端并行接收N路并行输入电信号，从发射端脉冲型驱动器并行接收N路发射端电压型驱动脉冲；N级分时调制子模块的第一级分时调制子模块在光源总线上的输入端接连续光源，作为整个光发射模块的载波源，光信号总线上的输入端置空；N级分时调制子模块的相邻分时调制子模块之间在光源总线用长度为l的一段光延迟线连接，该段光延迟线从上一级分时调制子模块接收光载波，产生时长为τ的延迟，将延迟后的光载波传输给下一级分时调制子模块，作为下一级分时调制子模块在在光源总线上的输入；相邻分时调制子模块之间在光信号总线上也有一段相同的光延迟线，该段光延迟线从上一级分时调制子模块接收光载波，产生时长为τ的延迟，将延迟后的光载波传输给下一级分时调制子模块，作为下一级分时调制子模块在在光信号总线上的输入；第N级分时调制子模块在光源总线上的输出端接入第一光吸收器，第一光吸收器将残余光吸收，避免反射光干扰，第N级分时调制子模块在光信号总线上的输出端作为整个光发射模块的输出端发射N倍频的串行光信号。当发射端电压型驱动脉冲处于低电平时，N级分时调制子模块同时从光源总线上接收连续光源，作为光源总线输入；当发射端电压型驱动脉冲处于高电平时，N级分时调制子模块同时从光源总线上下载脉宽为τ的光脉冲载波，将输入电信号同时调制到光脉冲载波上后同时上传到光信号总线，拼接成N倍频的串行光信号，实现低速并行电信号和高速串行光信号之间的并串转换和电光转换，即实现N路并行电信号(主频为f)与N倍频的串行光信号(信号周期为τ)之间的直接转换。

N级分时调制子模块是光发射模块中的调制单元，N级分时调制子模块中每一级分时调制子模块的结构和功能相同，实现电光转换，如图3所示，每一级分时调制子模块均由第一光开关、光调制器和光合束器构成，每一级分时调制子模块的输入端连接输入电信号、传输光信号总线输入光载波的光延迟线(简记为光信号总线输入)、传输光源总线输入光载波的光延迟线(简记为光源总线输入)、发射端脉冲型驱动器，每一级分时调制子模块的输出端连接传输光信号总线输出光载波的光延迟线(简记为光信号总线输出)、作为光源总线输出的光延迟线(简记为光源总线输出)。第一光开关串联在光源总线上，第一光开关在不同外加电压作用下可将光载波送到两个不同的输出端：当无外加电压时，从第一光开关输入端接收的光源总线输入光载波从光源总线输出端输出，经光延迟线输入下一级分时调制子模块的第一光开关；当有5～7V的外加电压作用时，从第一光开关输入端接收的光源总线输入光载波被从光源总线下载到本级分时调制子模块中的光调制器。第一光开关从发射端脉冲型驱动器接收周期为Nτ、脉宽为τ、幅度为5～7V的发射端电压型驱动脉冲，从光源总线输入接收一列周期为Nτ、脉宽为τ的光载波脉冲；当发射端电压型驱动脉冲处于低电平时，第一光开关将从光源总线输入接收的光载波直接从光源总线输出端输出，经光延迟线输入下一级分时调制子模块的第一光开关；当发射端电压型驱动脉冲处于高电平时，第一光开关将从光源总线输入接收的光载波脉冲下载到光调制器；光调制器从输入端接收输入电信号，从第一光开关接收光载波脉冲，将接收到的输入电信号直接调制到光载波脉冲上，向光合束器输出调制后的脉冲光信号；光合束器从输入端接收光信号总线输入光载波，从光调制器接收本级分时调制子模块调制产生的脉冲光信号，将脉冲光信号与光信号总线输入光载波合束后的光载波，通过光信号总线输出送给下一级分时调制子模块的光合束器。

光接收模块由通过光延迟线串联在光信号总线上的N级分时解调子模块(记为第一级分时解调子模块、第二级分时解调子模块，…，第N级分时解调子模块)、并行整形放大器阵列、接收端脉冲型驱动器和第二光吸收器构成，如图4所示，光接收模块的输入端连接光信号、接收时钟，光接收模块的输出端输出N路并行电信号。接收端脉冲型驱动器从光接收模块的输入端输入接收时钟，在接收时钟的驱动下向N级分时解调子模块并行输出N路周期为Nτ、脉宽为τ、幅度为5～7V的接收端电压型驱动脉冲，同时驱动N级分时解调子模块。N级分时解调子模块的第一级分时解调子模块在光信号总线上的输入端从光接收模块的输入端接收N倍频的串行光信号；N级分时解调子模块中相邻分时解调子模块之间有一段长度为l的光延迟线，产生时长为τ的延迟，将连续串行光信号同时分割成N个脉宽为τ的信号脉冲；第N级分时调制子模块在光信号总线上的输出端接入第二光吸收器，第二光吸收器将残余光吸收，避免反射光干扰。N级分时解调子模块同时从接收端脉冲型驱动器接收N路周期为Nτ、脉宽为τ、幅度为5～7V的接收端电压型驱动脉冲；当接收端电压型驱动脉冲处于低电平时，N级分时解调子模块同时从光信号总线输入上接收N倍频、信号周期为τ的串行光信号，作为N级分时解调子模块光信号总线输入；当接收端电压型驱动脉冲处于高电平时，N级分时解调子模块将从光信号总线输入的串行光信号同时分割成N个脉宽为τ的信号脉冲，并转换为N路并行的电流型信号脉冲送到并行整形放大器阵列。并行整形放大器阵列从光接收模块的输入端输入接收时钟，从N级分时解调子模块接收N路周期为Nτ、脉宽为τ、幅度为1mA左右的电流型信号脉冲，在接收时钟的驱动下将N级分时解调子模块送来的N路电流型信号脉冲整形、放大为N路并行的频率为f的标准差分输出电信号输出。

N级分时解调子模块是光接收模块中的解调单元，N级分时解调子模块中每一级分时调制子模块的结构和功能相同，实现光电转换，如图5所示，每一级分时解调子模块均由第二光开关和光探测器构成，每一级分时解调子模块的输入端连接光信号总线输入和接收端脉冲型驱动器，输出端连接并行整形放大器阵列和光信号总线输出。第二光开关与光发射模块中的第一光开关的工作原理相同：第二光开关在不同外加电压作用下可将光载波送到两个不同的输出端：当无外加电压时，从第二光开关输入端接收的光信号总线输入光载波从光信号总线输出端输出，经光延迟线输入下一级分时解调子模块的第二光开关；当有5～7V的外加电压作用时，从第二光开关输入端接收的光信号总线输入光载波被从光信号总线下载到本级分时解调子模块中的光调制器。第二光开关串联在光信号总线上，从光信号总线输入接收一列周期为Nτ、脉宽为τ的脉冲光信号，从接收端脉冲型驱动器接收周期为Nτ、脉宽为τ、幅度为5～7V的接收端电压型驱动脉冲，当接收端电压型驱动脉冲处于低电平时，第二光开关将从光信号总线输入上接收的脉冲光信号直接从光信号总线输出端输出，经光延迟线输入下一级分时解调子模块的第二光开关；当接收端电压型驱动脉冲处于高电平时，第二光开关将从光信号总线输入上接收的脉冲光信号下载到本地光探测器，光探测器将接收的脉冲光信号直接转换为电流型信号脉冲，输出给并行整形放大器阵列。

本发明中对第一光开关、光调制器、光合束器、第二光开关和光探测器器件选型没有要求。但为实现可集成化并避免温度起伏对光开关性能的影响，第一光开关和第二光开关可选择波导马赫-曾德尔(Mach-Zehnder，MZ)型光开关。为实现电信号直接调制，同时也为实现可集成化并避免温度起伏对光调制器性能的影响，光调制器可选择低功耗的波导马赫-曾德尔型电吸收调制器。

本发明光收发器内部各主要信号的波形图如图6所示。光发射模块内部的各个子模块由发射时钟协调同步。发射时钟与输入光发射模块的输入电信号的码边界对齐。通过发射时钟上升沿和下降沿的控制，使发射端脉冲型驱动器输出的发射端电压型驱动脉冲相比输入电信号的码边界延迟半个时钟周期，即Nτ/2。当发射端电压型驱动脉冲处于高电平时，光发射模块内的光开关在从光源总线上下载的光载波脉冲之前的半个时钟周期，输入电信号已经越过码边界，并驱动光调制器切换状态。光调制器有半个时钟周期的时隙完成状态切换，达到稳定状态，等待光载波脉冲的通过，对光载波脉冲进行调制。通过这一机制，实现用慢速调制器对快速信号的调制。光接收模块内部的各个子模块由接收时钟协调同步。在接收时钟的驱动下，并行整形放大器阵列输出电信号的码边界与接收时钟对齐。通过接收时钟上升沿和下降沿的控制，使接收端脉冲型驱动器输出的接收端电压型驱动脉冲相比输出电信号的码边界提前半个时钟周期，以确保光接收模块内的光开关在接收脉冲的驱动下从光信号总线上下载的脉冲光信号有半个时钟周期的时隙完成探测和识别，由整形放大器在半个时钟周期后输出与光信号相对应的电信号。

本发明含串并转换功能的光收发器具有下述优点：

1、链路串行速率高。低速并行电信号与高速串行光信号之间直接转换，不用受限于间接转换所需高速SerDes电路目前尚无法提供高速电信号，高速驱动、放大电路也无法工作在高频率上的约束，充分发挥了光作为通信载波的潜能，可实现大于60Gbps的串行数据链路；

2、功耗低。低速并行电信号与高速串行光信号之间直接转换，避免传统光收发器依赖高速Serdes电路实现低速并行电信号与高速串行光信号之间的间接转换，避免了Serdes电路的高功耗；

3、信号完整性好。全系统没有带编码的高速电信号，带编码的高速信号均以光信号形式出现，保证了通信链路的信号质量；

4、降低PCB板设计难度。低速并行电信号与高速串行光信号之间直接转换，不需要高速串行电信号作为过渡，避免高速串行电信号在PCB板上的传输距离问题和时钟歪斜问题给PCB板设计带来的挑战。

附图说明：

图1是本发明含串并转换功能的光收发器结构图。

图2是本发明光收发器中光发射模块的结构图。

图3是本发明光发射模块中分时调制子模块的结构图。

图4是本发明光收发器中光接收模块的结构图。

图5是本发明光接收模块中分时解调子模块的结构图。

图6是本发明光收发器工作的时序和波形图。

具体实施方式：

下文以2.5GHz主频的20倍频光收发器为例，即f＝2.5GHz、τ＝20ps、N＝20，对本实施例的含串并转换功能的光收发器进行说明，其中编号均从0开始。

1、光收发器的工作主频为2.5GHz，发射时钟和接收时钟频率为2.5GHz，一拍400ps。输入电信号、输出电信号的频率也为2.5GHz，输入电信号与发射时钟的的上升沿对齐，输出电信号与接收时钟对齐的上升沿对齐。光收发器输出的光串行信号为主频2.5GHz的20倍频，即50GHz。

2、光载波采用1550nm红外光，由片外分布反馈布拉格光栅(DFB)激光器提供，其在硅波导中的有效折射率约为3，即r＝3。

3、光发射模块包含由20个分时调制子模块构成的20级分时调制子模块，一个发射端脉冲型驱动器和一个第一光吸收器。每个分时调制子模块包括一个第一光开关、一个光调制器和一个光合束器。第一光开关采用MZ型高速光开关，第一光吸收器采用MZ型电吸收调制器。相邻分时调制子模块之间由一对光延迟线连接，光载波从一个分时调制子模块的入口传输到下一分时调制子模块的入口的延迟时间为20ps，从一个分时调制子模块的出口传输到下一分时调制子模块的出口的延迟时间也为20ps。由于第一光开关串联在入口通道上，每只第一光开关能提供约7ps的延迟，因而相邻分时调制子模块之间出口通道上的延迟线长约为200μm，而入口通道上的延迟线长约130μm。MZ型高速光开关在没有外加电压时处于直通状态，从光源总线输入的光载波仍沿光源总线传播；外加电压作用下处于交叉状态，从光源总线输入的光载波被下载到本地光调制器。

4、光接收模块包含由20个分时解调子模块构成的20级分时解调子模块，一个并行整形放大器阵列，一个接收端脉冲型驱动器和一个第二光吸收器。每个分时解调子模块包含一个第二光开关和一个光探测器。第二光开关也采用MZ型高速光开关，相邻第二光开关通过光延迟线首尾相连。光载波从一个第二光开关的入口传输到下一第二光开关的入口的延迟时间为20ps，由于每只第二光开关能提供约7ps的延迟，因而每段延迟线的长度约130μm。MZ型高速光开关在没有外加电压时处于直通状态，从光信号总线上输入的光载波仍沿光信号总线传播；在外加电压作用下处于交叉状态，从光信号总线上输入的光载波被下载到本地光探测器。

5、发射端脉冲型驱动器在发射时钟下降沿的驱动下每400ps产生一个脉宽为20ps的发射端电压型驱动脉冲，驱动光发射模块的所有第一光开关同步打开一个宽度为20ps的下载窗口，将DFB激光器输入的连续激光分割成20个脉宽为20ps的脉冲光，并分别同时下载到20个分时调制子模块。各个分时调制子模块的光调制器在200ps之前已经接收到待调制的输入电信号，并在光脉冲进入光调制器之前的200ps内已完成状态切换，达到稳定状态。光脉冲通过光调制器后其光强被调制。调制后的光脉冲经过光合束器同步到达各自分时调制子模块的光信号总线输出。由于相邻分时调制子模块的光信号总线输出之间有20ps的延迟，与光脉冲的脉宽相同，各个分时调制子模块输出的光脉冲在出口通道上通过光合束器首尾相接，构成周期为20ps的50GHz光串行信号，完成并行低速电信号到串行高速光信号的转换。

6、接收端脉冲型驱动器在接收时钟下降沿的驱动下每400ps产生一个脉宽为20ps的接收端电压型驱动脉冲，驱动光接收器的所有第二光开关同步打开一个宽度为20ps的下载窗口，将输入的50GHz光串行信号光分割成20个脉宽为20ps的脉冲光，并分别同时下载到20个光探测器。光探测器将光脉冲的强度转换为电流脉冲信号送给并行整形放大器阵列。并行整形放大器阵列为三级结构，分别为输入级、中间级和输出级。输入级对接收的脉冲电流信号进行积分。积分由接收时钟下降沿触发，积分时长为30ps，以兼顾信噪比和信号完整性。中间级对输入级的积分结果进行比较判断，确认输出逻辑0还是逻辑1，而后输出级根据中间级的判断结果，在时钟上升沿的触发下输出差分并行输出电信号，构成20路主频为2.5GHz的并行电信号，完成串行高速光信号到并行低速电信号的转换。

Claims (7)

1.一种含串并转换功能的光收发器，实现N路主频为f的并行电信号与N倍频、信号周期为τ的串行光信号之间的直接转换，N为自然数，N、f、τ之间的关系为Nfτ＝1；其特征在于，所述光收发器包括光发射模块和光接收模块，光发射模块从光收发器的输入端接收并行输入电信号、连续光源、发射时钟，并在发射时钟的驱动下完成并行电信号到串行光信号的转换，输出串行光信号；光接收模块从光收发器的输入端接收串行光信号、接收时钟，并在接收时钟的驱动下完成串行光信号到并行电信号的转换，输出并行输出电信号；光发射模块和光接收模块相互独立，分别由两套频率为主频f的发射时钟和接收时钟独立协调同步；

所述光发射模块由N级分时调制子模块、发射端脉冲型驱动器和第一光吸收器构成，N级分时调制子模块包括第一级分时调制子模块、第二级分时调制子模块、…、第N级分时调制子模块，每一级分时调制子模块的结构和功能相同；光发射模块的输入端连接输入电信号、连续光源、发射时钟，输出端输出光信号；发射端脉冲型驱动器从输入端接收发射时钟，在发射时钟的驱动下，向N级分时调制子模块并行输出N路发射端电压型驱动脉冲，同时驱动N级分时调制子模块；N级分时调制子模块从输入端并行接收N路并行输入电信号，从发射端脉冲型驱动器并行接收N路发射端电压型驱动脉冲；N级分时调制子模块的第一级分时调制子模块在光源总线上的输入端接连续光源，光信号总线上的输入端置空；N级分时调制子模块的相邻分时调制子模块之间在光源总线用一段光延迟线连接，该段光延迟线从上一级分时调制子模块接收光载波，产生时长为τ的延迟，将延迟后的光载波传输给下一级分时调制子模块；相邻分时调制子模块之间在光信号总线上也有一段相同的光延迟线，该段光延迟线从上一级分时调制子模块接收光载波，产生时长为τ的延迟，将延迟后的光载波传输给下一级分时调制子模块；第N级分时调制子模块在光源总线上的输出端接入第一光吸收器，第N级分时调制子模块在光信号总线上的输出端输出N倍频的串行光信号；

所述N级分时调制子模块中每一级分时调制子模块均由第一光开关、光调制器和光合束器构成，每一级分时调制子模块的输入端连接输入电信号、光信号总线输入、光源总线输入、发射端脉冲型驱动器，每一级分时调制子模块的输出端连接光信号总线输出、光源总线输出；第一光开关串联在光源总线上；第一光开关从发射端脉冲型驱动器接收发射端电压型驱动脉冲，从光源总线输入接收光载波脉冲；当发射端电压型驱动脉冲处于低电平时，第一光开关将从光源总线输入接收的光载波直接从光源总线输出端输出，经光延迟线输入下一级分时调制子模块的第一光开关；当发射端电压型驱动脉冲处于高电平时，第一光开关将从光源总线输入接收的光载波脉冲下载到光调制器；光调制器从输入端接收输入电信号，从第一光开关接收光载波脉冲，将接收到的输入电信号直接调制到光载波脉冲上，向光合束器输出调制后的脉冲光信号；光合束器从输入端接收光信号总线输入光载波，从光调制器接收本级分时调制子模块调制产生的脉冲光信号，将脉冲光信号与光信号总线输入光载波合束后的光载波，通过光信号总线输出送给下一级分时调制子模块的光合束器；

所述光接收模块由通过光延迟线串联在光信号总线上的N级分时解调子模块、并行整形放大器阵列、接收端脉冲型驱动器和第二光吸收器构成，N级分时解调子模块包括第一级分时解调子模块、第二级分时解调子模块、…、第N级分时解调子模块，每一级分时解调子模块的结构和功能相同；光接收模块的输入端连接光信号、接收时钟，输出端输出N路并行电信号；接收端脉冲型驱动器从光接收模块的输入端输入接收时钟，在接收时钟的驱动下向N级分时解调子模块并行输出N路接收端电压型驱动脉冲，同时驱动N级分时解调子模块；N级分时解调子模块的第一级分时解调子模块在光信号总线上的输入端从光接收模块的输入端接收N倍频的串行光信号；N级分时解调子模块中相邻分时解调子模块之间有一段光延迟线，产生时长为τ的延迟，将连续串行光信号同时分割成N个脉宽为τ的信号脉冲；第N级分时调制子模块在光信号总线上的输出端接入第二光吸收器；N级分时解调子模块同时从接收端脉冲型驱动器接收N路接收端电压型驱动脉冲；当接收端电压型驱动脉冲处于低电平时，N级分时解调子模块同时从光信号总线输入上接收N倍频、信号周期为τ的串行光信号，作为N级分时解调子模块光信号总线输入；当接收端电压型驱动脉冲处于高电平时，N级分时解调子模块将从光信号总线输入的串行光信号同时分割成N个脉宽为τ的信号脉冲，并转换为N路并行的电流型信号脉冲送到并行整形放大器阵列；并行整形放大器阵列从光接收模块的输入端输入接收时钟，从N级分时解调子模块接收N路电流型信号脉冲，在接收时钟的驱动下将N级分时解调子模块送来的N路电流型信号脉冲整形放大为N路并行的频率为f的标准差分输出电信号输出。

2.如权利要求1所述的含串并转换功能的光收发器，其特征在于，所述N级分时解调子模块中每一级分时解调子模块均由第二光开关和光探测器构成，每一级分时解调子模块的输入端连接光信号总线输入和接收端脉冲型驱动器，输出端连接并行整形放大器阵列和光信号总线输出；第二光开关串联在光信号总线上，从光信号总线输入接收脉冲光信号，从接收端脉冲型驱动器输入接收端电压型驱动脉冲，当接收端电压型驱动脉冲处于低电平时，第二光开关将从光信号总线输入上接收的脉冲光信号直接从光信号总线输出端输出，经光延迟线输入下一级分时解调子模块的第二光开关；当接收端电压型驱动脉冲处于高电平时，第二光开关将从光信号总线输入上接收的脉冲光信号下载到本地光探测器，光探测器将接收的脉冲光信号直接转换为电流型信号脉冲，输出给并行整形放大器阵列。

3.如权利要求1所述的含串并转换功能的光收发器，其特征在于，所述光延迟线的长度l＝cτ/r，其中，r为大于等于1的实数，r为光硅波导中的有效折射率，c为光速。

4.如权利要求1所述的含串并转换功能的光收发器，其特征在于，所述发射端脉冲型驱动器在发射时钟的驱动下，向N级分时调制子模块并行输出N路周期为Nτ、脉宽等于τ、幅度为5～7V的发射端电压型驱动脉冲；所述接收端脉冲型驱动器在接收时钟的驱动下，向N级分时解调子模块并行输出N路周期为Nτ、脉宽为τ、幅度为5～7V的接收端电压型驱动脉冲。

5.如权利要求1所述的含串并转换功能的光收发器，其特征在于，所述第一光开关在不同外加电压作用下将光载波送到两个不同的输出端：当无外加电压时，从第一光开关输入端接收的光源总线输入光载波从光源总线输出端输出，经光延迟线输入下一级分时调制子模块的第一光开关；当有外加电压作用时，从第一光开关输入端接收的光源总线输入光载波被从光源总线下载到本级分时调制子模块中的光调制器。

6.如权利要求1所述的含串并转换功能的光收发器，其特征在于，所述第二光开关在不同外加电压作用下将光载波送到两个不同的输出端：当无外加电压时，从第二光开关输入端接收的光信号总线输入光载波从光信号总线输出端输出，经光延迟线输入下一级分时解调子模块的第二光开关；当有外加电压作用时，从第二光开关输入端接收的光信号总线输入光载波被从光信号总线下载到本级分时解调子模块中的光调制器。

7.如权利要求1至6中任意一项所述的含串并转换功能的光收发器，其特征在于，所述第一光开关和第二光开关为波导马赫-曾德尔型光开关；所述光调制器为波导马赫-曾德尔型电吸收调制器。