JP2007019518A - Semiconductor component having field stop - Google Patents
Semiconductor component having field stop Download PDFInfo
- Publication number
- JP2007019518A JP2007019518A JP2006189439A JP2006189439A JP2007019518A JP 2007019518 A JP2007019518 A JP 2007019518A JP 2006189439 A JP2006189439 A JP 2006189439A JP 2006189439 A JP2006189439 A JP 2006189439A JP 2007019518 A JP2007019518 A JP 2007019518A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- region
- zone
- metallization
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000002513 implantation Methods 0.000 claims abstract description 19
- 230000007704 transition Effects 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 239000002800 charge carrier Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 239000011669 selenium Substances 0.000 claims description 5
- 238000005280 amorphization Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
Abstract
Description
本発明は、第１メタライゼーションと第２メタライゼーションとの間に、ある伝導型の強くドープされた少なくとも１つの第１ゾーンと、ある伝導型の、または、上記ある伝導型とは逆の伝導型の弱くドープされた少なくとも１つの第２ゾーンと、ｐｎ遷移部とが設けられている半導体基板を有する半導体部品に関する。このような半導体部品は、ダイオードであることが好ましい。また、上記のような半導体部品は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、サイリスタなどであってもよい。さらに、上記半導体部品は、バーティカル構造であることが好ましい。しかしながら、ラテラル構造も可能である。 The present invention provides at least one heavily doped first zone of a conductivity type between a first metallization and a second metallization and a conductivity of a conductivity type or the opposite of the conductivity type. The invention relates to a semiconductor component comprising a semiconductor substrate provided with at least one second zone of weakly doped type and a pn transition. Such a semiconductor component is preferably a diode. The semiconductor component as described above may be an IGBT (Insulated Gate Bipolar Transistor), a thyristor, or the like. Furthermore, the semiconductor component preferably has a vertical structure. However, a lateral structure is also possible.
フリーホイルダイオードは、その正面側から背面側へｐｎ−ｎ＋積層となるように実施されていることが好ましい。その場合、全面的な、または、局部的に制限されたｐ伝導型エミッタとしてのアノードと、弱くドープされたｎ−伝導型ゾーンとしての弱くドープされた半導体基板と、ｎ＋伝導型エミッタとしてのカソードとは、相互に積み重ねられている。この場合、カソードは、全面的であり、アノードとほぼおなじ大きさ、または、アノードよりも大きくてもよいが、アノードよりも小さく局部的に形成されていてもよい。カソード面は、アノードよりも小さく局部的に形成されている場合は、アノード面よりも小さい。カソード面をこのように制限することにより、カソードの横方向へのエミッタ作用を設定する。必要であれば、弱くドープされたｎ−伝導型ゾーンとｎ＋伝導型エミッタとの間に、ｎ伝導型フィールドストップゾーンをさらに配置することができる。 The freewheel diode is preferably implemented so as to be a pn − n + stack from the front side to the back side. In that case, the anode as a fully or locally limited p-conducting emitter, a weakly doped semiconductor substrate as a weakly doped n - conducting zone, and an n + -conducting emitter as The cathodes are stacked on top of each other. In this case, the cathode is the entire surface and may be substantially the same size as the anode, or may be larger than the anode, but may be locally formed smaller than the anode. The cathode surface is smaller than the anode surface when locally formed smaller than the anode. By limiting the cathode surface in this way, the emitter action in the lateral direction of the cathode is set. If necessary, an n-conducting field stop zone can be further arranged between the weakly doped n - conducting zone and the n + -conducting emitter.
上記伝導型は、場合によっては逆であってもよい。その場合、ｎｐ−ｐ＋積層となる。 The conductivity type may be reversed in some cases. In that case, it becomes np - p + stacking.
ｎ＋伝導型エミッタは、様々な方法で製造される。したがって、好ましい方法の１つは、イオンインプランテーションを行い、その後、温度アニーリング工程を行って、ｎ＋伝導型エミッタを製造することである。したがって、つまり、半導体基板の背面側に、例えばｎドープされたイオンをインプラントし、続いて、温度アニーリング工程を実施する。その結果、ｎ＋伝導型エミッタが、ｎ−半導体基板の背面側に形成される。その結果、いわゆる平坦なエミッタが形成される。 N + conduction type emitters are manufactured in various ways. Thus, one preferred method is to perform an ion implantation followed by a temperature annealing step to produce an n + conduction type emitter. Therefore, for example, n-doped ions are implanted into the back side of the semiconductor substrate, and then a temperature annealing process is performed. As a result, an n + conduction type emitter is formed on the back side of the n − semiconductor substrate. As a result, a so-called flat emitter is formed.
または、このようなｎ＋伝導型エミッタを、半導体基板の原材料を深くｎ拡散することによって生成することができる。または、エピタキシャルウエハーのｎ＋伝導型基板から生成することができる。しかしながら、これらの２つの方法では、全面的なまたは広域的にパターン化されたエミッタしか製造できず、面積を制限することによって、このようなエミッタのエミッタ作用を目的を絞って設定することはできない。したがって、イオンインプランテーションによって、半導体部品用のｎ＋伝導型エミッタを生成することが有利である。 Alternatively, such an n + conduction type emitter can be produced by deep n diffusion of the raw material of the semiconductor substrate. Or it can produce | generate from the n + conductivity type board | substrate of an epitaxial wafer. However, these two methods can only produce emitters that are patterned on a full or wide area, and by limiting the area, the emitter action of such emitters cannot be set for a specific purpose. . Therefore, it is advantageous to produce an n + conduction type emitter for semiconductor components by ion implantation.
好ましい一形態では、カソードエミッタが、アノードの面積よりも小さい面積に制限されており、電荷キャリアの注入は、半導体基板の縁辺域に行くにつれて少なくなる。その結果、これらの縁辺域には、ダイオードの転流時に、弱点が残らなくなる。しかしながら、イオンインプランテーションによって生成される平らなエミッタの欠点は、イオンインプランテーション時の小さな欠陥、または、例えばアルミニウムからなるカソードメタライゼーションのスパイクなどによって、エミッタの面が中断される点である。つまり、インプラントされる平坦なエミッタは、その広がりが、多くの場合は不均一であり、このことにより、エミッタ作用が減衰されてしまう。ダイオードの激しい転流では、このような不均一性に対して、例えばフィラメントが局部集中する可能性がある。それ以外の場合、これらのフィラメントは、不均一性がなければ、半導体基板のスイッチングの間は移動している。カソードメタライゼーションがアルミニウムから成る場合は、特に、アルミニウムスパイク、または、半導体基板のシリコンにおけるアルミニウム濃度の局部的な上昇は、不利に作用する。なぜなら、これらは、ｎ＋伝導型のカソードエミッタにおいて、局部的にｐ伝導型のエミッタ領域となっているからである。 In a preferred form, the cathode emitter is limited to an area that is smaller than the area of the anode, and charge carrier injection decreases as it goes to the edge region of the semiconductor substrate. As a result, no weak points remain in these marginal areas when the diode commutates. However, a drawback of flat emitters produced by ion implantation is that the emitter face is interrupted by small defects during ion implantation or by cathode metallization spikes made of, for example, aluminum. That is, the flat emitter to be implanted has a non-uniform spread in many cases, which attenuates the emitter action. In a severe commutation of the diode, for example, the filaments may be concentrated locally against such inhomogeneities. Otherwise, these filaments are moving during semiconductor substrate switching if there is no non-uniformity. In particular, when the cathode metallization is made of aluminum, aluminum spikes or local increases in the aluminum concentration in the silicon of the semiconductor substrate are disadvantageous. This is because these are locally p-type emitter regions in the n + conduction type cathode emitter.
インプラントされた平坦なエミッタがこのように局部的に変化することにより、既に早期に、すなわち、破壊臨界をかなり下回っている段階で、部品の電気的な特性が変化する。したがって、上記不均一性のせいで、特に逆電流が非常に上昇する。確かに、これまでは、上記不均一性のせいでスイッチング時に部品が早期に破壊されることを特定することができなかった。しかしながら、背面側のカソードエミッタに集中して生じる不均一性は、スイッチング頑健性の臨界を決定するための試験で、背面側のちょうど不均一なところのアノードにおいて部品が破壊されてしまう、ということを示した。 This local change in the implanted flat emitter changes the electrical properties of the component already early, i.e. well below the failure criticality. Therefore, the reverse current is particularly increased due to the non-uniformity. Certainly, until now, it has not been possible to specify that components are destroyed early during switching due to the non-uniformity. However, the non-uniformity that occurs centrally on the cathode emitter on the back side is a test to determine the criticality of switching robustness, which means that the part is destroyed at the anode just on the back side. showed that.
上記不均一性は、半導体基板の原材料の深いｎ拡散、または、エピタキシャルウエハーのｎ＋伝導型基板を有する深いカソードエミッタでは生じない。とりわけ、このような深いカソードエミッタは、上記で既に述べたような縁辺制限はされておらず、その結果、深型カソードエミッタの整流強度は制限されていない。特性曲線湾曲の効果は、ダイオードが非常に頑健な場合のみ生じる。なぜなら、あまり頑健でないダイオードは、整流があまり激しくなくても破壊されるからである。したがって、製造時のデータシートまたはスクリーニング試験における信頼のおける整流を、阻止特性を依然として変化させない１つの整流に制限したままにしておく必要がある。しかしながら、このことにより、対応するＩＢＧＴのスイッチオン損失を最小限にすることはできない。 The above non-uniformity does not occur in deep n-diffusion of the raw material of the semiconductor substrate, or in deep cathode emitters having an n + conductivity type substrate of an epitaxial wafer. In particular, such deep cathode emitters are not limited in edge as already described above, and as a result, the rectification strength of deep cathode emitters is not limited. The effect of characteristic curve bending only occurs when the diode is very robust. This is because less robust diodes are destroyed even if the rectification is not as severe. Therefore, reliable rectification in manufacturing data sheets or screening tests needs to be limited to one rectification that still does not change the blocking characteristics. However, this does not minimize the switch-on loss of the corresponding IBGT.
局部的にインプラントされたカソードが、平坦なカソードエミッタよりも深く拡散できるのは、縁辺端部とアノードとが、対応して高い熱量に耐える場合のみである。例えば、堆積された酸化物を縁辺端部のために使用する場合は、高い熱量に耐え得ない。さらに、部品の半導体基板を形成する半導体ウエハーは、カソードを製造する際に既に薄くなっており、したがって、その最終的な、比較的少ない厚みになっている。 A locally implanted cathode can diffuse deeper than a flat cathode emitter only if the edge and the anode withstand a correspondingly high amount of heat. For example, if a deposited oxide is used for the edge, it cannot withstand a high amount of heat. Furthermore, the semiconductor wafer that forms the semiconductor substrate of the component is already thin when manufacturing the cathode, and thus has its final, relatively small thickness.
したがって、本発明の目的は、平坦な背面側のエミッタにおける不均一性が部品の電気的な特性に対して不利な影響を及ぼさない半導体部品、および、特に、ダイオード、または、ＩＧＢＴを提供することである。 Accordingly, it is an object of the present invention to provide a semiconductor component, and in particular a diode or IGBT, where non-uniformities in the flat backside emitter do not adversely affect the electrical properties of the component. It is.
上記目的は、冒頭部分で述べたような半導体部品では、本発明に基づき、第１ゾーンと第２ゾーンとの間にある伝導型の領域を設けることにより達成される。この領域は非常に高くドープされているので、そのドーピング濃度は、ｐｎ遷移部の導通状態の氾濫電荷の電荷キャリアの濃度よりも高くなっている。この領域のドーピングの濃度は、ｎドーピングに対しては１０１８〜１０２０個のドナー／ｃｍ３であり、ｐドーピングに対しては１０１７〜１０１９個のアクセプタ／ｃｍ３であることが好ましい。この場合、上記領域は、上記第１メタライゼーションと第２メタライゼーションとの間に約０．５μｍ〜２μｍ広がっている。上記氾濫電荷の上記電荷キャリアの上記濃度は、約１０１５〜１０１７個の電荷キャリア／ｃｍ３である。つまり、この濃度は、上記領域のドーピング濃度よりも低い。 According to the present invention, the above object is achieved by providing a conductive type region between the first zone and the second zone in the semiconductor component as described in the introduction. Since this region is very highly doped, its doping concentration is higher than the concentration of charge carriers of the flood charge in the conductive state of the pn transition. The doping concentration in this region is preferably 10 18 to 10 20 donors / cm 3 for n doping and 10 17 to 10 19 acceptors / cm 3 for p doping. . In this case, the region extends between about 0.5 μm and 2 μm between the first metallization and the second metallization. The concentration of the charge carriers in the flood charge is about 10 15 to 10 17 charge carriers / cm 3 . That is, this concentration is lower than the doping concentration in the above region.
したがって、本発明では、半導体部品としてのダイオードまたはＩＧＢＴにおいて、実際のカソードエミッタの前に、ある伝導型の領域を、つまり、ｐｎ−ｎ＋積層ではｎ伝導型領域を、約８０ｋｅＶ〜１０００ｋｅＶ、好ましくは約１７０ｋｅＶの比較的高いエネルギーを有する線量率によってインプラントすることが考えられる。この比較的高いエネルギーにより、一方では、場合によっては、堆積される、より大きな粒子を、半導体基板の背面側にも照射することができ、他方では、この高いエネルギーによって達成される浸透度は、約３００ｎｍの深さまで達する典型的なメタライゼーションスパイクの広がりよりも大きい値になる。ｎ伝導型領域をこのように形成することにより、実際のカソードエミッタ前の電場は、スパイクの領域においても確実に阻止される。とりわけ、この領域は、実際のカソードエミッタの空隙においても、導通動作中、および、半導体部品のスイッチング時に、ある程度の電子の放出を保証する。上記ある伝導型の領域のドーピングを上げることにより、他方の伝導型の低くドーピングされた濃度、つまり、例えば、ｎ伝導型の領域におけるスパイクのｐドープされたＡＬ濃度が、過補償される。その結果、結果的に依然として残っている、上記他方の伝導型の局部エミッタは、つまり、この実施例では局部ｐエミッタは、著しく減衰される。 Therefore, in the present invention, in a diode or IGBT as a semiconductor component, a region of a certain conductivity type is provided before an actual cathode emitter, that is, an n conductivity type region in a pn - n + stack is about 80 keV to 1000 keV, preferably Can be implanted with a dose rate having a relatively high energy of about 170 keV. Due to this relatively high energy, on the one hand, in some cases, the deposited larger particles can also be irradiated to the back side of the semiconductor substrate, on the other hand, the penetration achieved by this high energy is: A value greater than the typical metallization spike spread reaching a depth of about 300 nm. By forming the n-conducting region in this manner, the actual electric field before the cathode emitter is reliably prevented even in the spike region. In particular, this region ensures a certain amount of electron emission during conduction operation and when switching semiconductor components, even in the actual cathode emitter gap. Increasing the doping of one conductivity type region overcompensates for the lower conductivity concentration of the other conductivity type, ie, for example, the p-doped AL concentration of spikes in the n conductivity type region. As a result, the other conduction type local emitter still remaining as a result, i.e. the local p emitter in this embodiment, is significantly attenuated.
フィールドストップする領域をインプランテーションする際の線量率は、カソードエミッタをインプランテーションする際に使用される線量率のほんの数パーセントであることが好ましい。このフィールドストップする線量率は、約５Ｅ１２．．．１Ｅ１４個のドーピング材原子／ｃｍ２であることが好ましい。その結果、インプランテーションを、いわゆる平均電流インプランタによって簡単に行うことができる。平均電流インプランタは、高電流インプランタよりも著しく高い加速エネルギー、つまり、例えば、上述の８０ｋｅＶ〜１０００ｋｅＶのインプランテーションエネルギーを有している。一方、高電流インプランタは、エネルギーが典型的に約２０ｋｅＶ〜８０ｋｅＶである場合に、少なくとも１Ｅ１５個のドーピング材原子／ｃｍ２の線量率を提供する。背面側のｎ＋エミッタに対する典型的な線量率は、５Ｅ１４〜５Ｅ１５個のドーピング材原子／ｃｍ２である。 The dose rate when implanting the field stop region is preferably only a few percent of the dose rate used when implanting the cathode emitter. The dose rate for this field stop is about 5E12. . . Preferably 1E14 doping atoms / cm 2 . As a result, the implantation can be easily performed by a so-called average current implanter. The average current implanter has significantly higher acceleration energy than the high current implanter, that is, the implantation energy of, for example, 80 keV to 1000 keV described above. On the other hand, a high current implanter provides a dose rate of at least 1E15 dopant atoms / cm 2 when the energy is typically about 20 keV to 80 keV. A typical dose rate for the backside n + emitter is 5E14 to 5E15 dopant atoms / cm 2 .
このインプランテーションの主な利点は、より深くに位置する領域の線量率は、カソードエミッタの上面付近のエミッタゾーンとは異なり、インプランテーションされた領域のアモルファス化に基づいていない点である。なぜなら、上記線量率は、アモルファス化線量率よりも著しく低いからである。上記アモルファス化線量率は、シリコン中の燐に対しては、約６Ｅ１４／ｃｍ２、および、シリコン中のホウ素に対しては、８Ｅ１６／ｃｍ２である。したがって、このことは特に意味がある。なぜなら、メタライゼーションに使用されるアルミニウム、または、実際に使用される他の金属を、結晶化されたシリコン領域よりもアモルファス化されたシリコン領域に非常に簡単に浸透させることができるからである。言い換えれば、生成されるメタライゼーションスパイクは、アモルファス化されたゾーン（つまり、実際のカソードエミッタ領域）ではほぼ制限される。 The main advantage of this implantation is that the dose rate in the deeper region is not based on amorphization of the implanted region, unlike the emitter zone near the top surface of the cathode emitter. This is because the dose rate is significantly lower than the amorphization dose rate. The amorphous dose rate for the phosphorus in the silicon, about 6E14 / cm 2, and, for the boron in silicon is 8E16 / cm 2. This is therefore particularly meaningful. This is because the aluminum used for metallization, or other metals actually used, can be penetrated into the amorphized silicon region much more easily than the crystallized silicon region. In other words, the metallization spikes that are generated are almost limited in the amorphized zone (ie the actual cathode emitter region).
フィールドストップする領域のインプランテーションを、例えば、数μｍの層厚を有するレジスト層によってマスクすることができる。この場合、インプランテーション時の線量率が比較的少ないことにより、レジストは崩壊しない。したがって、この第１インプランテーションの直後またはアニーリング工程の後に、実際のエミッタはインプランテーションされる。インプランテーションが、同じアニーリング工程において１つのオーブンで処理される場合、実際のエミッタインプランテーションの結晶欠陥により、フィールドストップする領域の拡散が加速されより深くなる。この場合、アニーリング工程は、約７５０℃〜１０００℃の温度で、数１０分〜数時間行われる。 The implantation of the field stop region can be masked by a resist layer having a layer thickness of several μm, for example. In this case, the resist does not collapse because the dose rate during implantation is relatively small. Therefore, the actual emitter is implanted immediately after this first implantation or after the annealing step. When the implantation is processed in one oven in the same annealing process, the crystal defects of the actual emitter implantation accelerate and deepen the diffusion of the field stop region. In this case, the annealing process is performed at a temperature of about 750 ° C. to 1000 ° C. for several tens of minutes to several hours.
例えばセレニウムまたは陽子のインプランテーションによってドープされている通常のフィールドストップゾーンに加えて、本発明のフィールドストップする領域をさらに設けることができる。したがって、ちょうど、フィールドストップする領域の目的は、まず第１に、スパイクの作用を抑制することである。このようにフィールドストップゾーンを付加することの利点は、したがって、フィールドストップする領域に対して選択された線量率の上限が、アモルファス化線量率によってのみ制限されている点である。なぜなら、スイッチオフ時の半導体部品の軟性度は、例えばセレニウムのドープされた従来のフィールドストップゾーンのドーピング特性によってほぼ決定されるからである。 In addition to the normal field stop zone doped, for example, by selenium or proton implantation, the field stop region of the present invention can be further provided. Therefore, the purpose of the field stop area is to suppress the spike effect first of all. The advantage of adding a field stop zone in this way is therefore that the upper limit of the dose rate selected for the field-stopping region is limited only by the amorphizing dose rate. This is because the softness of the semiconductor component at switch-off is substantially determined by the doping characteristics of a conventional field stop zone doped with, for example, selenium.
以下で、図を参照して本発明を詳しく説明する。図１は、本発明の第１実施例のダイオードの断面図である。図２は、本発明の第２実施例のダイオードの断面図である。図３は、図１または図２の実施例を詳しく示す拡大図である。図４は、第１変化形に基づく本発明の半導体部品の背面側領域のドーピングの推移を示すグラフである。図５は、第２変化形に基づく本発明の半導体部品の背面側領域のドーピングの推移を示すグラフである。図６Ａは、本発明の他の一実施例のＩＧＢＴの断面図である。図６Ｂは、図６ＡのＩＧＢＴのドーピングの推移を示すグラフである。図７は、本発明の半導体部品の電流／電圧特性曲線を示すグラフである。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional view of a diode according to a first embodiment of the present invention. FIG. 2 is a sectional view of a diode according to a second embodiment of the present invention. FIG. 3 is an enlarged view showing in detail the embodiment of FIG. 1 or FIG. FIG. 4 is a graph showing the transition of doping in the back side region of the semiconductor component of the present invention based on the first variation. FIG. 5 is a graph showing the transition of doping in the back side region of the semiconductor component of the present invention based on the second variation. FIG. 6A is a cross-sectional view of an IGBT according to another embodiment of the present invention. FIG. 6B is a graph showing a transition of doping of the IGBT of FIG. 6A. FIG. 7 is a graph showing a current / voltage characteristic curve of the semiconductor component of the present invention.
図１に、本発明の第１実施例のフリーホイルダイオードの断面を示す。例えばシリコンまたは他の適切な半導体材料からなる半導体基板は、ｎ−伝導型ドリフト経路１を形成し、厚みｄを有している。他の適切な半導体材料は、例えば、シリコンカーバイド、ＡＩＩＩＢＶ化合物半導体などである。厚みｄは、例えば５μｍ／１０００Ｖ〜１５μｍ／１０００Ｖの阻止能力を有していてもよく、つまり、３３００Ｖの部品に対しては、約３００μｍ〜４５０μｍであることが好ましい。しかしながら、他の値であってもよい。
FIG. 1 shows a cross section of a freewheel diode according to a first embodiment of the present invention. For example, a semiconductor substrate made of silicon or other suitable semiconductor material forms an n - conducting
ｎ−伝導型ドリフト経路１に、ｐ伝導型アノードエミッタ２を埋設する。上記ｐ伝導型アノードエミッタ２は、例えばマスクされた拡散によって生成されるものであり、したがって、制限されている。半導体基板のアノードエミッタ２の反対側の背面側にｎ＋伝導型カソードエミッタ４があり、ｎ＋伝導型カソードエミッタ４には、ｎ伝導型フィールドストップゾーン６が任意に設けられている。好ましくはセレニウムによってドープされているｎ伝導型フィールドストップゾーン６は、場合によっては省くことができる。
A p-conducting
アノードエミッタ２には、アノードメタライゼーション３が設けられており、カソードエミッタ４は、カソードメタライゼーション５を備えている。双方のメタライゼーション３・５のために、好ましくはアルミニウムを使用することができる。したがって、アノード電極Ａとカソード電極Ｋとが形成される。
The
半導体基板の縁辺域のドリフト経路１に、さらに、ｐ伝導型保護リング７・８が埋設されている。これらの保護リング７・８は、フィールドプレート１１・１０に電気的に接続されている。同じく、アノードメタライゼーション３は、フィールドプレート９に接続されている。また、ドリフト経路１または半導体基板の縁辺部に、さらに、フィールドプレート１２が備えられている。このフィールドプレート１２は、カソードメタライゼーション５に電気的に接続されている。フィールドプレート９・１０・１１・１２は、半導体部品の縁辺部の電気的な安定化のための保護リング７・８のように機能し、縁辺部のフィールド先端などを低減する。
Further, p-conduction type protection rings 7 and 8 are embedded in the
縁辺端部は、図１の実施例とは異なって形成されていてもよい。その場合は、例えば、フィールドプレートだけを、または、保護リングだけを備えること、または、縁辺部を適切にエッチングし、絶縁層を充填することが可能である。ダイオードの電気的にアクティブな層の厚みは、厚みｄによって、いずれにせよ決定される。 The edge portion may be formed differently from the embodiment of FIG. In that case, for example, it is possible to provide only the field plate or only the guard ring, or to appropriately etch the edge and fill the insulating layer. The thickness of the electrically active layer of the diode is in any case determined by the thickness d.
本発明では、カソードエミッタ４と任意に備えられたフィールドストップゾーン６とに加えて、ｎ伝導型領域１６がさらに設けられている。ｎ伝導型領域１６は、カソード背面側から半導体基板へのインプランテーションによって埋設されたものであり、１０１８〜１０２０個のドナー／ｃｍ３のドーピング濃度を有している。領域１６に適したドーピング材は、例えば、燐である。領域１６の厚みは、メタライゼーション５とメタライゼーション３との間で約０．５μｍ〜２μｍである。
In the present invention, in addition to the
ｐアノードエミッタ２とｎ−ドリフト経路との間のｐｎ遷移部を導通方向にバイアスすると、カソードエミッタ４の領域の氾濫電荷は、約１０１５〜１０１７個の電荷キャリア／ｃｍ３になる。したがって、１０１８〜１０２０個のドナー／ｃｍ３を有する領域１６のドーピング濃度は、ｐｎ遷移部の導通状態における氾濫電荷の電荷キャリアの濃度よりも高い。
When the pn transition between the p-
フィールドストップゾーン６のドーピング濃度は、約１０１４〜数１０１５個のドナー／ｃｍ３である。フィールドストップゾーンは、セレニウムによってドーピングされていることが好ましい。
The doping concentration of the
したがって、本発明において重要なのは、任意に設けられた従来のフィールドストップゾーン６に加えて、ｎ伝導型領域１６がさらに備えられており、このｎ伝導型領域１６は約１０１８〜１０２０個のドナー／ｃｍ３のドーピング濃度でドープされていることである。ｐドーピング時は、このドーピング濃度はやや低く、１０１７〜１０１９個のアクセプタ／ｃｍ３である。領域１６の層厚は、双方のメタライゼーション５・３間では約０．５μｍ〜２μｍである。ｎ＋カソードエミッタ４の一般的な層厚は、約１００ｎｍである。すなわち、ｎ伝導型領域１６は、カソードエミッタ４よりもかなり厚く形成されている。
Therefore, what is important in the present invention is that, in addition to an optional conventional
図２に、ダイオードの形態の本発明の半導体部品の他の実施例を示す。この実施例と図１に示す実施例との主な相違点は、ｎ＋伝導型のカソードエミッタ４は、ここでは非常に小さな面積に形成されており、それゆえ、ｐアノードエミッタ２よりもｄ’だけ小さな直径を有している点である。大きさｄ’に対する通常の値は、導通状態の部品の電荷キャリアの同時二極性の拡散の長さの少なくとも約２倍に相当している。したがって、フリーホイルダイオードにおける通常の同時二極性キャリア寿命が約０．５μｓ〜１０μｓである場合、ｄ’の値は、約６０μｍ〜３００μｍとなる。
FIG. 2 shows another embodiment of the semiconductor component of the invention in the form of a diode. The main difference between this embodiment and the embodiment shown in FIG. 1 is that the n + conduction
図３に、カソードエミッタ４とｎ伝導型領域１６の形状を拡大して示す。この場合、アルミニウム、すなわち、カソードメタライゼーション５の材料からなるスパイク１３・１４がある。さらに、ｎ＋カソードエミッタ４にはドーピングされていない場所１５が生じている。双方の不均一性、つまり、アルミニウムスパイク１３・１４と空隙１５とは、ｎ伝導型領域１６によって「被覆」される。その結果、スパイク１３・１４における低いｐドープされたアルミニウム濃度は、過補償され、空隙１５においても、ダイオードの導通動作中、および、スイッチング時に、ある程度の電子の放出が生じる。スパイク１３・１４において、最終的に依然として残っている局部的なｐエミッタは、いずれにせよ著しく減衰される。
FIG. 3 shows enlarged shapes of the
図４および図５に、ｎ伝導型領域１６と任意に設けられたｎ伝導型フィールドストップゾーン６とのｎ＋カソードエミッタ４の領域におけるドーピング濃度の推移を示す。図４の分布は、まず、領域１６を形成するために、１７０ｋｅＶのエネルギーで、５Ｅ１３／ｃｍ３の線量率で、燐イオンインプランテーションを行い、次に、９５０℃で約９０分間加熱処理し、最後に、カソードエミッタ４を形成するために、３０ｋｅＶのエネルギーで、１Ｅ１５／ｃｍ２の線量率で、さらに燐イオンインプランテーションを実施する場合に得られるものである。
4 and 5 show the transition of the doping concentration in the region of the n + cathode emitter 4 between the n-conducting
図５のドーピング濃度の推移は、インプランテーションに対する量およびエネルギーは同じ２回のイオンインプランテーションの後に、加熱処理を９５０℃で９０分間行う場合に得られるものである。 The transition of the doping concentration in FIG. 5 is obtained when the heat treatment is performed at 950 ° C. for 90 minutes after ion implantation with the same amount and energy for the implantation.
図４と図５とを比較すると、２回のイオンインプランテーションの間ではなく、２回のイオンインプランテーションの後に加熱処理をしたほうが、ドーピング濃度の推移が「なだらかに」なることが分かる。 Comparing FIG. 4 and FIG. 5, it can be seen that the transition of the doping concentration becomes “smooth” when the heat treatment is performed after the two ion implantations rather than between the two ion implantations.
さらに、図４および図５から、ｎ伝導型の領域１６により、約０．２μｍ〜０．６μｍの深さでのドーピング濃度は、領域１６が無い場合のドーピング濃度よりも非常に高くなっていることが分かる。
Further, from FIGS. 4 and 5, the n-conducting
図６Ａおよび図６Ｂに、ｐ基板領域２１を有するＩＧＢＴに基づく本発明の他の一実施例を示す。
6A and 6B show another embodiment of the present invention based on an IGBT having a p-
図１および図２の実施例との違いは、この実施例では、ｐ＋伝導型エミッタ４’と、本発明に基づくｐ伝導型領域１６’とが備えられている点である。ｎ伝導型フィールドストップゾーン６は、同じく任意である。とりわけ、図６Ａは、ｎ伝導型ソースゾーン１７とゲート電極１８とをさらに示す。ゲート電極は、多結晶シリコンからなっていてもよく、例えば二酸化シリコンからなる絶縁層１９に埋設されている。
The difference from the embodiment of FIGS. 1 and 2 is that in this embodiment a p + -conducting
正面側の形態、すなわち、例えば、半導体基板の表面上の絶縁層１９におけるゲート電極１８の構造は、この発明では任意であることが分かる。つまり、図に示した平坦な形態の代わりに、トレンチ型を選択してもよい。
It can be seen that the form of the front side, that is, for example, the structure of the
むしろ、本発明で重要なことは、ｐ＋伝導型エミッタ４’の「背面側」に、図１および図２の実施例の領域１６に相当するｐ伝導型領域１６’がさらに追加されている点である。この領域１６または１６’は、非常に高くドープされているので、そのドーピング濃度は、いずれにせよ、ゾーン１とゾーン２との間にあるｐｎ遷移部の導通状態の氾濫電荷の濃度ｘ（図６Ｂ参照）を上回っている。当然、背面側のエミッタは、図２と同様に、横方向へは、セル領域よりも小さく実施されている。
Rather, what is important in the present invention is that a p-
最後に、図７に、逆電流ＩＲの推移を、メタライゼーション３・５に印加される電圧ＵＲの関数で現す。本発明に対応する、つまり、領域１６（または１６’）を有するダイオードの形態では、逆電流ＩＲは、電圧ＵＤにおいて事実上急激に上昇する。一方、この領域１６（または１６’）が無い場合、ダイナミックな負荷の後、既に早期から曲線２０に対応する湾曲が生じる。
Finally, in FIG. 7, the transition of the reverse current I R, represents a function of the voltage U R applied to the metallization 3-5. Corresponding to the present invention, i.e., in the form of a diode with a region 16 (or 16 '), the reverse current I R is virtually abruptly increases in the voltage U D. On the other hand, in the absence of this region 16 (or 16 ′), a curve corresponding to the
１ ｎ−ドリフト経路
２ ｐアノードエミッタ
３ アノードメタライゼーション
４ ｎ＋カソードエミッタ
４’ ｎ＋伝導型エミッタ
５ カソードメタライゼーション
６ ｎフィールドストップゾーン
７ ｐ保護リング
８ ｐ保護リング
９ 第１フィールドプレート
１０ 第２フィールドプレート
１１ 第３フィールドプレート
１２ 第４フィールドプレート
１３ Ａｌスパイク
１４ Ａｌスパイク
１５ エラードーピングを有する場所
１６ ｎ領域
１６’ ｐ領域
１７ ソースゾーン
１８ ゲート電極
１９ 絶縁層
２０ 曲線
1 n - drift path 2
Claims (17)
上記第１ゾーン（４，４’）と上記第２ゾーン（１）との間に、上記ある伝導型の領域（１６，１６’）が設けられており、上記領域（１６，１６’）は、非常に高くドープされ、そのドーピング濃度は、上記半導体部品の導通状態では、氾濫電荷の電荷キャリアの濃度よりも高いことを特徴とする半導体部品。 Between the first metallization (5) and the second metallization (3), at least one first zone (4, 4 ') of a certain conductivity type, and of said certain conductivity type, or A semiconductor component having a semiconductor substrate (1) provided with at least one second zone (1) weakly doped with a conductivity type opposite to the certain conductivity type and a pn transition,
Between the first zone (4, 4 ′) and the second zone (1), there is a region (16, 16 ′) of the certain conductivity type, and the region (16, 16 ′) A semiconductor component characterized in that it is highly doped, and the doping concentration is higher than the concentration of charge carriers of flood charges in the conducting state of the semiconductor component.
上記半導体基板の材料のアモルファス化線量率を上回る線量率を有する平坦なエミッタを生成することを特徴とする請求項１３に記載の製造方法。 Producing a deep emitter having a dose rate significantly below the amorphized dose rate of the material of the semiconductor substrate;
14. The manufacturing method according to claim 13, wherein a flat emitter having a dose rate exceeding the amorphization dose rate of the material of the semiconductor substrate is generated.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200510032074 DE102005032074B4 (en) | 2005-07-08 | 2005-07-08 | Semiconductor device with field stop |
| DE102005032074.0 | 2005-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007019518A true JP2007019518A (en) | 2007-01-25 |
| JP5022642B2 JP5022642B2 (en) | 2012-09-12 |
Family
ID=37563394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006189439A Active JP5022642B2 (en) | 2005-07-08 | 2006-07-10 | Semiconductor parts with field stops |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5022642B2 (en) |
| DE (1) | DE102005032074B4 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009018775A1 (en) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Semiconductor device with IGBT |
| WO2014206189A1 (en) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor |
| JP2016096212A (en) * | 2014-11-13 | 2016-05-26 | 富士電機株式会社 | Semiconductor device, and method of manufacturing the same |
| CN113066850A (en) * | 2020-01-02 | 2021-07-02 | 比亚迪半导体股份有限公司 | Reverse conducting IGBT device and preparation method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006025958B3 (en) * | 2006-06-02 | 2007-10-11 | Infineon Technologies Ag | Semiconductor component e.g. crystal diode, for use in semiconductor power electronics, has three sets of semiconductor zones, where one set of zones is arranged at distance from each other |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296337A (en) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit |
| JPH0474417A (en) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | Manufacture of semiconductor device |
| JPH08125200A (en) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | Semiconductor device and fabrication thereof |
| JP2001144293A (en) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
| JP2001326353A (en) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | Semiconductor device |
| JP2002076371A (en) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | Semiconductor device |
| JP2002314084A (en) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | Method of manufacturing semiconductor device |
| JP2005064429A (en) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | Semiconductor device and its manufacturing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929469A (en) * | 1982-08-11 | 1984-02-16 | Hitachi Ltd | Semiconductor device |
-
2005
- 2005-07-08 DE DE200510032074 patent/DE102005032074B4/en active Active
-
2006
- 2006-07-10 JP JP2006189439A patent/JP5022642B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296337A (en) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit |
| JPH0474417A (en) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | Manufacture of semiconductor device |
| JPH08125200A (en) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | Semiconductor device and fabrication thereof |
| JP2001144293A (en) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
| JP2001326353A (en) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | Semiconductor device |
| JP2002076371A (en) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | Semiconductor device |
| JP2002314084A (en) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | Method of manufacturing semiconductor device |
| JP2005064429A (en) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | Semiconductor device and its manufacturing method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009018775A1 (en) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Semiconductor device with IGBT |
| US7750438B2 (en) | 2008-08-26 | 2010-07-06 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2014206189A1 (en) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor |
| US10096699B2 (en) | 2013-06-27 | 2018-10-09 | Csmc Technologies Fab1 Co., Ltd. | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor |
| JP2016096212A (en) * | 2014-11-13 | 2016-05-26 | 富士電機株式会社 | Semiconductor device, and method of manufacturing the same |
| CN113066850A (en) * | 2020-01-02 | 2021-07-02 | 比亚迪半导体股份有限公司 | Reverse conducting IGBT device and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5022642B2 (en) | 2012-09-12 |
| DE102005032074B4 (en) | 2007-07-26 |
| DE102005032074A1 (en) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204979B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9312336B2 (en) | MOSFET device with reduced breakdown voltage | |
| JP2023145675A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP6145066B2 (en) | Method for manufacturing a semiconductor device structure | |
| JP5781291B2 (en) | Fast recovery diode | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| US11152224B2 (en) | Semiconductor device with field stop layer and semiconductor device manufacturing method thereof | |
| US7649244B2 (en) | Vertical semiconductor device having semiconductor zones for improved operability under dynamic processes | |
| US9209027B1 (en) | Adjusting the charge carrier lifetime in a bipolar semiconductor device | |
| JP5022642B2 (en) | Semiconductor parts with field stops | |
| JP5565134B2 (en) | Manufacturing method of semiconductor device | |
| US20040080015A1 (en) | Ohmic contact configuration | |
| US20050164476A1 (en) | Method for production of deep p regions in silicon, and semiconductor components produced using the method | |
| US8035195B2 (en) | Semiconductor element | |
| CN113517330A (en) | Vertical power semiconductor device and method of manufacture | |
| EP2499672A2 (en) | Punch-through semiconductor device and method for producing same | |
| US20230125859A1 (en) | Method of manufacturing a semiconductor device including ion implantation and semiconductor device | |
| JP7415913B2 (en) | Semiconductor device and its manufacturing method | |
| WO2022265061A1 (en) | Semiconductor device and method for producing semiconductor device | |
| US11777021B2 (en) | Semiconductor device | |
| JP2023088540A (en) | Semiconductor device and method of manufacturing the same | |
| CN117316996A (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| CN114078962A (en) | Semiconductor device with a plurality of semiconductor chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20061016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5022642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |