JP2007012633A - 薄膜型電子源、それを用いた表示装置及び応用機器 - Google Patents

Abstract

【課題】薄膜型電子源において、電子放出効率を向上させる。
【解決手段】薄膜型電子源の上部電極の材料として、Ｓｉよりも大きな禁制帯幅を有し、かつ導電性を有する材料を用いる。特に、ＳｎＯ_２やＩＴＯ膜などの導電性酸化物、ＧａＮやＳｉＣなどの広禁制帯幅半導体を用いる。ホットエレクトロンが通過する上部電極（１１）中での電子のエネルギー損失が低減し、電子放出効率が向上する。従来並のダイオード電流の場合、高い放出電流が得られる。一方、従来並の放出電流密度の場合、低駆動電流で済む為、給電線および駆動回路を簡易化できる。
【選択図】 図１

Description

本発明は、電極−絶縁体−電極あるいは電極−半導体−絶縁体−電極の積層構造を有し、真空中に電子を放出する薄膜型電子源およびこれを用いた表示装置、電子線描画装置等の応用機器に関する。

本発明がかかわる薄膜型電子源とは、絶縁体に高電界を印加して生成するホットエレクトロンを利用する電子放出素子である。代表例として，上部電極−絶縁層−下部電極の３層構造の薄膜で構成されるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源を説明する。これは上部電極−下部電極の間に電圧を印加して、上部電極の表面から電子を放出させるものである。ＭＩＭ型電子源については、例えば、特開平７−６５７１０号公報に示されている。

第２図は、薄膜型電子源の代表例であるＭＩＭ型電子源の動作原理を示すものである。上部電極１１と下部電極１３との間に駆動電圧２０を印加して、絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ以上にすると、下部電極１３中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層１２、上部電極１１の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンの一部は，絶縁層１２中および上部電極１１中で，固体との相互作用で散乱を受けエネルギーを失う。この結果，上部電極１１−真空１０界面に到達した時点では，様々なエネルギーを有したホットエレクトロンがある。これらのホットエレクトロンのうち、上部電極１１の仕事関数φ以上のエネルギーを有するものは、真空１０中に放出される。それ以外のものは上部電極１１に流れ込む。下部電極１３から上部電極１１に流れる電流をダイオード電流Ｉｄ、真空１０中に放出される電流を放出電流Ｉｅと呼ぶと、電子放出効率Ｉｅ／Ｉｄは１／１０３〜１／１０５程度である。例えば、Ａｕ−Ａｌ２Ｏ３−Ａｌ構造においてこの原理による電子放出が観測されている。 この電子源は、上部電極１１の表面が雰囲気ガスの付着により汚染して仕事関数φが変化しても電子放出特性には大きな影響がない、などの電子源として優れた性質を有しており、新型電子源として期待されている。

ジャーナル・オブ・バキューム・サイエンス・アンド・テクノロジーズＢ，第１１巻，４２９頁〜４３２頁

先に述べたように，薄膜電子源の電子放出効率Ｉｅ／Ｉｄは，通常１／１０３〜１／１０５程度と小さい。このため所望の放出電流Ｉｅを得るためには，ダイオード電流Ｉｄを大きくする必要があり，電子源に給電する給電線の大容量化，駆動回路の大出力電流化が必要になり，問題になっていた。特に複数の薄膜電子源を２次元的に配列して用いる場合には，１本の給電線に複数個の電子源を接続するので，これが大きな問題になっていた。さらに，ダイオード電流を多く流すには絶縁層に、より高い電界を印加しなければならず，これが薄膜電子源の動作寿命を短くする原因にもなっていた。

本発明の目的は，薄膜電子源の電子放出効率を高めることにある。電子放出効率が低い理由は，第２図に関連して述べたように，ホットエレクトロンが絶縁層および上部電極中で散乱され，エネルギーを失うためである。絶縁層と上部電極が散乱にいかなる割合で寄与しているかは，薄膜電子源の構成材料，絶縁層および上部電極の膜厚など種々の条件に依存するので一概には評価できないが，いずれにせよ上部電極中での散乱が電子放出効率にかなり寄与していることは確かである。したがって，ホットエレクトロンの散乱が小さい上部電極材料を用いれば電子放出効率は向上する。我々は，ホットエレクトロンの散乱の度合いが，電極材料の状態密度関数と関連していることを種々の研究から見い出した。 すなわち，フェルミ準位近傍の状態密度が小さい材料ほどホットエレクトロン散乱の割合が小さく，それを用いた薄膜電子源の電子放出効率が高くなる。

これは次のように説明される。固体中でのホットエレクトロンの散乱は，主に電子−電子散乱機構で支配されている。第３図は，金属中での，散乱前後の電子のエネルギー状態を模式的に示した図である。散乱前のホットエレクトロンの電子状態を１，そのエネルギーをＥ１とし，状態２にある電子と相互作用するとする。

フェルミ準位ＥＦ以下の状態は電子で占有されているので，散乱後の２つの電子の状態３，４はＥＦ以上の状態しか取り得ない。したがって，エネルギーの基準をフェルミ準位に取ると，エネルギー保存則より
Ｅ１＋Ｅ２＝Ｅ３＋Ｅ４＞０
となる。すなわち，エネルギーＥ１のホットエレクトロンは，０〜−Ｅ１の範囲の価電子としか相互作用できず，また散乱後は０〜Ｅ１の範囲の状態しか取り得ない。したがって，ホットエレクトロンの散乱確率は，この範囲の状態密度Ｄ（Ｅ）の個数にほぼ比例する。

我々は，電子散乱の度合いの、金属材料による違いを実際に測定するために，ＭＩＭ型電子源の上部電極１１をＭ−Ａｕ（Ｍ＝Ａｕ，Ｐｔ，Ｉｒ，Ｍｏ，Ｗ）の２層膜で構成した試料を作り，電子放出効率を測定した。すると，第４図に示すように，電子放出効率は，Ｗ，Ｍｏ，Ｉｒ，Ｐｔ，Ａｕの順で大きくなる。一方，第５図には，これらの金属材料の状態密度関数を示したが，−７ｅＶ〜＋７ｅＶの範囲に存在する状態密度の個数は，Ｗ，Ｍｏ，Ｉｒ，Ｐｔ，Ａｕの順で小さくなっている。このように，上述した，ホットエレクトロンの散乱の度合いと材料の状態密度の関連をわれわれは見いだした。

したがって，ホットエレクトロンの散乱が少ない上部電極材料とは，フェルミ準位近傍の状態密度が小さいものであることがわかる。すなわち，フェルミ準位近傍に広い禁制帯（ｗｉｄｅ−ｂａｎｄｇａｐ）を有する材料がとりわけ望ましいことがわかる。

半導体プロセスで電極材料として頻繁に用いられるｎ＋−Ｓｉを薄膜電子源の上部電極に用いた例が，例えばジャーナル・オブ・バキューム・サイエンス・アンド・テクノロジーズＢ，第１１巻，４２９頁〜４３２頁（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｂ，Ｖｏｌ．１１，ｐｐ．４２９〜４３２）に報告されている。しかし，この文献によるとこの構成では十分な放出効率が得られていない。このことは，Ｓｉの禁制帯幅（１．１ｅＶ）では電子散乱確率を低減するには不十分であることを示している。

以上の研究より，われわれは，薄膜電子源の上部電極材料に最適な材料として，以下の材料を見いだした。すなわち，Ｓｉよりも禁制帯幅が広い材料である。一方、上部電極は、ダイオード電流を流すため抵抗が低くなければならない。

このような材料として，特に導電性酸化物がある。中でも，透明導電膜と呼ばれる一群の材料は，光の吸収を防ぐために，３ｅＶ程度以上の禁制帯幅を有しており，かつ，抵抗率が１×１０−４〜８×１０−４Ωｃｍ程度と抵抗率が１０−３Ωｃｍ以下で、導電性が高いので，薄膜電子源の上部電極に適している。更に具体的には，代表的なものとして，酸化錫，Ｓｂをドープした酸化錫，Ｓｎをドープした酸化インジウム（ＩＴＯ，Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ膜），酸化亜鉛，Ｃｄ２ＳｎＯ４などがある。
その他の導電性酸化物として，ドープしない酸化インジウム，Ｆをドープした酸化インジウム，ＣｄＯ，ＴｉＯ２，Ｃｄｌｎ２Ｏ４，Ｃｄ２ＳｎＯ２，Ｚｎ２ＳｎＯ４，ＡｌやＧａ，Ｉｎなどをドープした酸化亜鉛などが上げられる。

なお，これらの材料の抵抗率はＡｕなどの金属と比べると１００倍程度高いが，電子放出部までは給電線（バスライン）で電流を供給し，かつ電子放出部の面積が数１０〜数１００μｍ角程度であれば，この抵抗率で十分である。というのは、電極抵抗に対する要求は、電流通過による電圧降下が所望の範囲に収まるか否かで決まる。上部電極の短辺の長さをＬとすると、要求抵抗値はＬ^−１〜Ｌ^−２の依存性で変化する。上部電極に金属を用いた場合は、電子放出部面積が１ｍｍ角程度の大きさの薄膜型電子源を実現出来るので、電子放出部の面積が数１０〜数１００μｍ角程度であれば１００倍程度の抵抗率が許容できる。
その他の最適材料としては，ＧａＮ，ＳｉＣなどのいわゆるワイド バンドギャップ（ｗｉｄｅ−ｂａｎｄｇａｐ）半導体がある。これらは，禁制帯幅が３ｅＶ以上と十分であり，不純物のドーピングにより導電性を上げられるので，薄膜型電子源の上部電極に適している。
上記以外の透明導電膜として，導電性ホウ化物および導電性窒化物がある。具体的には，導電性ホウ化物としてはＬａＢ６があり，導電性窒化物としてはＴｉＮ，ＺｒＮ，ＨｆＮなどがある。導電性ホウ化物，導電性窒化物では，フェルミ順位の直下３ｅＶ程度の範囲の状態密度関数（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ，ＤＯＳ）がきわめて小さくなっている。このエネルギー範囲のＤＯＳがゼロではないので，ワイドバンドギャップ材料とは必ずしも言われないが，ＤＯＳがきわめて小さいため，上述の原理によりホットエレクトロンの散乱は起こりにくく，薄膜型電子源の上部電極に適している。さらにこれらの化合物は，表面の仕事関数が２．６〜４ｅＶ程度と小さいため，表面からの電子放出が起こりやすいという利点もある。
また、用途によって、さらに抵抗率を下げたい場合には、上述のような禁制帯幅がＳｉの禁制帯幅よりも広い材料の上に、ＡｕやＰｔなどフェルミ準位近傍の状態密度が小さい金属を積層しても良い。この場合、電子放出効率は、金属膜がない場合より当然低下する。しかし、従来、長寿命化のために用いられていたＩｒ−Ａｕ積層膜と比較すると放出効率は向上する。これも禁制帯幅が広い材料を用いるという本発明の範疇に含まれる。ＡｕやＰｔなどはフェルミ準位近傍の状態密度が小さいため、ホットエレクトロンの散乱が少ないが、一方、昇華エンタルピーが小さいので、絶縁層内に金属原子が拡散しやすく、薄膜型電子源の寿命が短くなる。本発明の構成では、絶縁層に接するのは、禁制帯幅がＳｉの禁制帯幅よりも広い材料であって、ＡｕやＰｔは接しないので、この問題も発生しない。

以上の記述から自明なように，本発明は，電子が電極を透過した後，外部に電子放出する電子源全般に有効であり，これらも本発明の範囲に入ることは言うまでもない。このような電子源の例としては，例えば，ジャパニーズ ジャーナル オブ アプライド フィジクス（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ），Ｖｏｌ．３６，Ｐａｒｔ ２，Ｎｏ．７Ｂ，ｐｐ．Ｌ９３９〜Ｌ９４１（１９９７）に記載された，下部電極（金属）−半導体（Ｓｉ）−絶縁体（ＳｉＯ２）−上部電極構成の電子源が含まれる。あるいは，例えばジャパニーズ ジャーナル オブ アプライド フィジクス（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ），Ｖｏｌ．３４，Ｐａｒｔ ２，Ｎｏ．６Ａ，ｐｐ．Ｌ７０５〜Ｌ７０７（１９９５）に記載された，下部電極（半導体，Ｓｉ）−ポーラスＳｉ−上部電極で構成される電子源が含まれる。

上記した本発明による薄膜型電子源は、電子放出効率が高いため，小さなダイオード電流で高い放出電流が得られる。また、２次元配列等の薄膜型電子源配列基板構成にも容易にできるので、これを用いて、長寿命で高輝度な薄膜型電子源応用表示装置、薄膜型電子源応用電子線描画装置等の薄膜型電子源応用機器を実現することができる。
例えば、薄膜型電子源応用表示装置は、薄膜型電子源を２次元配列してなる薄膜型電子源基板と、これに間隙を介して、蛍光体を塗布した面板とを張り合わせ、真空に封じることにより構成できる。

また、薄膜型電子源応用電子線描画装置は、薄膜型電子源と、この電子源からの電子ビームに作用する電子レンズとを備えることにより構成できる。この際、薄膜型電子源を、２次元配列した薄膜型電子源配列基板を用いると、パターンの一括転写が可能な薄膜型電子源応用電子線描画装置が得られる。
本発明の薄膜型電子源，薄膜型電子源応用表示装置および薄膜型電子源応用機器は、以下の構成により上記課題を解決する。

（１）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、真空中において前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極は、Ｓｉよりも広い禁制帯幅を有し、かつ導電性を有する材料を構成材として有している薄膜型電子源。
（２）前記材料は、ＧａＮまたはＳｉＣである前記（１）記載の薄膜型電子源。
（３）前記材料の前記禁制帯幅は３ｅＶ以上である前記（１）記載の薄膜型電子源。
（４）前記材料の抵抗率は１０−３Ωｃｍ以下である前記（３）記載の薄膜型電子源。
（５）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極は、導電性酸化物を構成材として有している薄膜型電子源。
（６）前記導電性酸化物は、酸化錫，酸化インジウムおよび酸化亜鉛からなる群の中から選ばれた少なくとも一つを主成分として構成されており、前記上部電極は、前記導電性酸化物の単層膜またはそれらの積層膜を有している前記（５）記載の薄膜型電子源。
（７）前記酸化錫の少なくとも一部にアンチモンが、前記酸化インジウムの少なくとも一部にスズが、前記酸化亜鉛の少なくとも一部にアルミニウムがドープされている前記（６）記載の薄膜型電子源。
（８）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極は、導電性ホウ化物を構成材として有している薄膜型電子源。
（９）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極は、導電性窒化物を構成材として有している薄膜型電子源。
（１０）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、真空中において前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極は、Ｓｉよりも広い禁制帯幅を有しかつ導電性を有する材料の膜と金属膜との積層膜を有している薄膜型電子源。
（１１）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極は、導電性酸化物膜と金属膜の積層膜を有している薄膜型電子源。
（１２）下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を放出する薄膜型電子源において、前記上部電極として、導電性酸化物膜，導電性ホウ化物膜，導電性窒化物膜および金属膜からなる群の中から選ばれた複数の膜の積層膜を有している薄膜型電子源。
（１３）前記下部電極と前記絶縁層の間に半導体層が形成されている前記（１）乃至（１２）のいずれか一つに記載の薄膜型電子源。
（１４）前記（１）乃至（１３）のいずれか一つに記載の薄膜型電子源を複数個配列してなる薄膜型電子源配列基板を電子源として有している薄膜型電子源応用機器。
（１５）前記（１）乃至（１３）のいずれか一つに記載の薄膜型電子源を２次元配列してなる薄膜型電子源配列基板を電子源として有している薄膜型電子源応用機器。
（１６）前記（１）乃至（１３）のいずれか一つに記載の薄膜型電子源を２次元配列してなる薄膜型電子源配列基板と、該基板に対向配置された、蛍光体を塗布した面板と、駆動回路を有している表示装置。
（１７）前記上部電極に電流を給電する給電線を有しており、該給電線は前記上部電極の前記下部電極とは反対側に形成されている前記（１６）記載の表示装置。
（１８）前記給電線は前記上部電極を種膜とするメッキ膜である前記（１７）記載の表示装置。
（１９）前記（１）乃至（１３）のいずれか一つに記載の薄膜型電子源と、該電子源からの電子ビームに作用する電子レンズを有している電子線描画装置。
（２０）前記（１）乃至（１３）のいずれか一つに記載の薄膜型電子源を２次元配列してなる薄膜型電子源配列基板と、該電子源からの電子ビームに作用する電子レンズを有している電子線描画装置。

以上のように、本発明によれば、薄膜電子源において，ホットエレクトロンが通過する上部電極中での電子のエネルギー損失を低減させ，その結果，電子放出効率が向上される。これにより，従来並のダイオード電流を用いた場合には，高い放出電流が得られる。また，従来と同一の放出電流密度を所望する場合には，従来より少ない駆動電流で済むため，給電線および駆動回路の簡易化が図れる。

第１の実施例
第１図は、本発明による薄膜型電子源の実施例として、ＭＩＭ型電子源の例を示すものである。第１図（ｂ）はその平面図で，第１図（ａ）は第１図（ｂ）中のＡ−Ｂ線に沿う断面図である。絶縁性の基板１４上に下部電極１３としてＡｌを例えば１００ｎｍの膜厚で形成する。Ａｌの形成には、例えば、ＲＦマグネトロンスパッタリング法を用いる。このＡｌの表面を陽極酸化し、膜厚５．５ｎｍ程度の絶縁層１２を形成する。陽極酸化の化成電流を小さな値に制限することにより、絶縁層１２の膜質を向上させることができる。つぎにＳｉＯ２やＡｌ２Ｏ３などの絶縁体をＲＦマグネトロンスパッタリング法などで５０ｎｍ程度形成し、保護層１５とする。続いてＲＦマグネトロンスパッタリング法などによりＩＴＯ膜を１０ｎｍ程度成膜し上部電極１１とする。最後にＡｕなどで上部電極バスライン３２を成膜した。

このようにして成膜した薄膜型電子源を、真空度１／１０７Ｔｏｒｒ程度の真空槽内にいれて、上部電極バスライン３２をアース電位として、下部電極１３にパルス電圧を印加する。パルス電圧は、第６図にそのパルス電圧波形の一例を示す。−Ｖｄ１＝−９Ｖ程度の電圧を、パルス幅ｔｗ＝６４μｓの期間印加して、その次にＶｄ２＝＋１〜５Ｖ程度の電圧を６４μｓの期間印加する。全体の繰り返し周期Ｔは，１６ｍｓ程度である。下部電極１３に負電圧−Ｖｄが印加されたときに電子は放出される。特開平７−２２６１４６号公報に述べられているように、逆極性のＶｄ２＝＋１〜５Ｖ程度の電圧を印加すると、薄膜電子源の動作が安定化する。

なお、本実施例において、下部電極１３として高配向膜、または単結晶膜を用いると、それを陽極酸化して形成した絶縁層１２の特性は一層向上し、より高性能な薄膜電子源が得られる。また、絶縁層１２を陽極酸化で形成する代わりに、スパッタ法や蒸着法などの気相合成法を用いて形成したＭＩＭ型電子源に対しても本発明は有効である。
上記第１の実施例では、上部電極１１としてＩＴＯ膜を用いた場合について述べたが、上部電極１１としてＳｎＯ２，ＺｎＯ，Ｃｄ２ＳｎＯ４などを用いても良い。ＺｎＯを用いる場合には，ＡｌやＩｎ，Ｓｉなどをドープしたものを用いても良い。また，これらの材料は，透明導電膜とも呼ばれるものであるが，本発明では，広い禁制帯を有すれば良く、光学的透過率が高い必要はない。

第２の実施例
第７図は、本発明による薄膜型電子源の実施例として、ＭＩＳ型電子源の例を示すものである。ｎ型Ｓｉ基板を下部電極１３とし、その表面を熱酸化などの方法で酸化し、絶縁層１２を作成する。つぎにＣＶＤ法やスパッタ法などによりＳｉＯ２膜を５０ｎｍの膜厚で蒸着し、保護層１５とする。そのうえに、有機金属化学気相成長法（ＭＯＣＶＤ）によりＧａＮを１０ｎｍ程度形成して上部電極１１とする。最後にＡｕなどで上部電極バスライン３２を作成する。このように作成した金属−絶縁体−半導体（ＭＩＳ）型電子源についても本発明は有効である。また，ＧａＮの代わりに，ＣＶＤ法によりＳｉＣを上部電極１１に用いても良い。

第３の実施例
第８図は，本発明による薄膜型電子源の実施例を示すものである。ガラスなどの絶縁性基板１４上に下部電極１３としてＡｌをスパッタなどで形成する。その上にＳｉを５μｍ程度成膜して半導体層４１を形成し，さらにＳｉＯｘを４００ｎｍ程度成膜して絶縁層１２とする。その後にＡｕなどでバスライン３２を形成し，最後にスパッタなどの方法で，ＩＴＯ膜を１０ｎｍ程度成膜して，上部電極１１とする。このように形成した薄膜電子源の下部電極１３に、上部電極１１に対して−１００Ｖ程度の電圧を印加すると，絶縁層１２内でホットエレクトロンが生成され、上部電極１１を通過して電子が放出される。

また、上記実施例において、用途によってさらに抵抗率を下げたい場合には、禁制帯幅がＳｉの禁制帯幅よりも広い材料の上に、ＡｕやＰｔなどフェルミ準位近傍の状態密度が小さい金属を積層しても良い。この場合、電子放出効率は、金属膜がない場合より当然低下する。しかし、従来、長寿命化のために用いられていたＩｒ−Ａｕ積層膜と比較すると放出効率は向上する。ＡｕやＰｔなどはフェルミ準位近傍の状態密度が小さいため、ホットエレクトロンの散乱が少ないが、一方、昇華エンタルピーが小さいので、絶縁層内に金属原子が拡散しやすく、薄膜型電子源の寿命が短くなるが本発明の構成では、絶縁層に接するのは、禁制帯幅がＳｉの禁制帯幅よりも広い材料であって、ＡｕやＰｔは接しないので、この問題も発生しない。
次に、本発明による薄膜型電子源を用いた応用機器の実施例を説明する。

第４の実施例
第９図，第１０図，第１１図，第１２図を用いて本発明による表示装置の実施例を説明する。第１０図は表示装置の表示パネルをその面板側から見た平面図，第１１図は表示パネルから面板を取り除き、表示パネルの面板側から基板１４を見た平面図である。第９図（ａ）は第１０図，第１１図中のＡ−Ｂ線に沿う断面図、第９図（ｂ）は第１０図，第１１図中のＣ−Ｄ線に沿う断面の内の左半分のみの断面図である（但し、第１０図、第１１図においては、基板１４の図示を省略している）。

まず，基板上に形成する薄膜電子源の作製方法を述べる。第１２図は基板１４上に薄膜型電子源を作製するプロセスを示したものである。第１２図には、第１０図、第１１図において上部電極１１の一つと下部電極１３の一つとが対向して形成する一つの電子源エレメントのみを取り出して描いている。第１２図の右の列には、第１０図、第１１図における一つの電子源エレメントの平面図をその垂線の周りに９０度回転したものが示されている。第１２図の左の列には、第１０図、第１１図における一つの電子源エレメントのＡ−Ｂ線に沿う断面図を示す。第１２図には１個の一つの電子源エレメントしか描かれていないが，実際には，第９図，第１１図のように複数の電子源エレメントがマトリクス状に配置されている。

ガラスなどの絶縁性基板１４上に，下部電極１３用の材料として，Ａｌ合金を例えば３００ｎｍの膜厚に形成する。ここではＡｌ−Ｎｄ合金を用いた。このＡｌ合金膜の形成には，例えば，スパッタリング法や抵抗加熱蒸着法などを用いる。次に，このＡｌ合金膜を，フォトリソグラフィによるレジスト形成と，それに続くエッチングとによりストライプ状に加工し下部電極１３を形成する。ここで用いるレジストはエッチングに適したものであればよく，また，エッチングもウエットエッチング，ドライエッチングのいずれも可能である。これが，第１２図（ａ）の状態である。

次に，レジストを塗布して紫外線で露光してパターニングし，第１２図（ｂ）のレジストパターン５０１を形成する。レジストには、例えばキノンジアザイド系のポジ型レジストを用いる。次にレジストパターン５０１を付けたまま，陽極酸化を行い，保護層１５を形成する。この陽極酸化は，本実施例では化成電圧１００Ｖ程度とし，保護層１５の膜厚を１４０ｎｍ程度とした。これが，第１２図（ｃ）の状態である。
レジストパターン５０１をアセトンなどの有機溶媒で剥離した後，レジストで被覆されていた下部電極１３表面を陽極酸化して絶縁層１２を形成する。本実施例では化成電圧を４Ｖに設定し，絶縁層膜厚を５．５ｎｍとした。これが，第１２図（ｄ）の状態である。
次に，上部電極バスラインに用いる材料を成膜し，レジストをパターニングしてエッチングを行い，上部電極バスライン３２を形成する。これが第１２図（ｅ）の状態である。本実施例では，上部電極バスライン３２は膜厚３００ｎｍ程度のＡｌ合金と膜厚２０ｎｍ程度のＷ膜との積層膜で形成し，Ａｌ合金とＷ膜とを２段階のエッチングで加工した。バスライン３２の材料にはＡｕなどを用いても良い。また上部電極バスライン３２をエッチングする際は端部がテーパー形状になるようにエッチングする。

次に，Ｓｎをドープした酸化インジウム，すなわちＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタリングで形成する。ＩＴＯ膜の膜厚は１０ｎｍ程度とした。レジストとエッチングによるパターン化によりＩＴＯ膜をパターン化し，上部電極１１とする。これが第１２図（ｆ）の状態であり，これが最終的な所望の構造である。

以上のプロセスで，基板１４上に薄膜電子源が完成する。この薄膜電子源においては，レジストパターン５０１で規定した領域から電子が放出される。電子放出部の周辺部に厚い絶縁膜である保護層１５を形成してあるため，上部電極−下部電極間に印加される電界が下部電極の辺または角部に集中しなくなり，長時間にわたって安定な電子放出特性が得られる。

第９図における面板１１０には透光性のガラスなどを用いる。まず，表示装置のコントラストを上げる目的でブラックマトリクス１２０を形成する（第９図（ｂ））。ブラックマトリクス１２０は，第１０図において蛍光体１１４間に配置されるが，第１０図では記載を省略した。

次に赤色蛍光体１１４Ａ，緑色蛍光体１１４Ｂ，青色蛍光体１１４Ｃを形成する。これら蛍光体のパターン化は，通常の陰極線管の蛍光面に用いられるのと同様に，フォトリソグラフィーを用いて行った。蛍光体としては，例えば赤色にＹ２Ｏ２Ｓ：Ｅｕ（Ｐ２２−Ｒ），緑色にＺｎ２ＳｉＯ４：Ｍｎ（Ｐ１−Ｇ１），青色にＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。

次いで，ニトロセルロースなどの膜でフィルミングした後，面板１１０全体にＡｌを，膜厚５０〜３００ｎｍ程度蒸着してメタルバック１２２とする。その後，面板１１０を４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。このようにして，面板１１０が完成する。

このように製作した面板１１０と基板１４とを，スペーサ６０を挟み込んでフリットガラスを用いて封着する。面板１１０に形成された蛍光体１１４Ａ，１１４Ｂ，１１Ｃと基板１４との位置関係は第１０図に示したとおりである。第１１図には，基板１４上に形成した薄膜電子源のパターンを第１０図に対応させて示してある。

面板１１０−基板１４間の距離は１〜３ｍｍ程度とする。スペーサ６０はパネル内部を真空にしたときに，大気圧の外部からの力によるパネルの破損を防ぐために挿入する。したがって，基板１４，面板１１０に厚さ３ｍｍのガラスを用いて，幅４ｃｍ×長さ９ｃｍ程度以下の表示面積の表示装置を製作する場合には，面板１１０と基板１４自体の機械強度で大気圧に耐え得るので，スペーサ６０を挿入する必要はない。スペーサ６０の形状は例えば第１０図のようにする。ここでは，Ｒ（赤），Ｇ（緑），Ｂ（青）に発光するドット毎，すなわち上部電極１１の３列毎にスペーサの支柱を設けているが，機械強度が耐える範囲で，支柱の数（密度）を減らしてかまわない。スペーサ６０としては、厚さ１〜３ｍｍ程度のガラスやセラミックスなどの絶縁板に，例えばサンドブラスト法などで電子源エレメントを露出させる所望の形状の穴を加工したものを使うことが出来る。あるいは板状または柱状のガラス製またはセラミクス製の支柱を並べて配置してスペーサ６０としてもよい。また，第１０図では，スペーサ６０を水平・垂直の両方向に挿入しているが，例えば水平方向のみに挿入しても良い。

封着したパネルは，１×１０−７Ｔｏｒｒ程度の真空に排気して，封止する。パネル内の真空度を高真空に維持するために，封止の直前あるいは直後に，パネル内の所定の位置（図示せず）でゲッター膜の形成またはゲッター材の活性化を行う。例えばＢａを主成分とするゲッター材の場合，高周波誘導加熱によりゲッター膜を形成できる。このようにして，薄膜電子源を用いた表示パネルが完成する。
このように本実施例では，面板１１０−基板１４間の距離は１〜３ｍｍ程度と大きいので，メタルバック１２２に印加する加速電圧を３〜６ＫＶと高電圧に出来る。したがって，上述のように，蛍光体１１４には陰極線管（ＣＲＴ）用の蛍光体を使用できる。

第１３図は、このようにして製作した表示装置パネル１００の駆動回路への結線図である。下部電極１３は下部電極駆動回路４１へ結線し、上部電極バスライン３２は上部電極駆動回路４２に結線する。加速電極１１２は加速電極駆動回路４３へ結線する。ｎ番目の下部電極１３Ｋｎとｍ番目の上部電極バスライン３２ｃｍの交点のドットを（ｎ，ｍ）で表すことにする。

第１４図は、各駆動回路の発生電圧の波形を示す。第１４図には記されていないが、加速電極１１２には３〜６ＫＶ程度の電圧を常時印加する。
時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体１１４は発光しない。

時刻ｔ１において、下部電極１３Ｋ１には−Ｖ１なる電圧を、上部電極バスライン３２Ｃ１、Ｃ２には＋Ｖ２なる電圧を印加する。ドット（１，１）、（１，２）の下部電極１３と上部電極との間には（Ｖ１＋Ｖ２）なる電圧が印加されるので、（Ｖ１＋Ｖ２）を電子放出開始電圧以上に設定しておけば、この２つのドットの薄膜電子源からは電子が真空１０中に放出される。放出された電子は加速電極１１２に印加された電圧により加速された後、蛍光体１１４に衝突し、蛍光体１１４を発光させる。

時刻ｔ２において、下部電極１３Ｋ２に−Ｖ１なる電圧を印加し、上部電極バスライン３２Ｃ１にＶ２なる電圧を印加すると、同様にドット（２，１）が点灯する。このようにして、第１４図の電圧波形を印加すると、第１３図の斜線を施したドットのみが点灯する。

このようにして、上部電極バスライン３２に印加する信号を変えることにより所望の画像または情報を表示することができる。また、上部電極バスライン３２への印加電圧Ｖ１の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。

本発明の薄膜電子源を用いると，高い電子放出効率のためダイオード電流が小さくてすみ，したがって，下部電極１３および上部電極バスライン３２の配線抵抗に関する要求が緩和される。さらに，駆動回路の出力電流も小さくて済むため，低コスト化が図れる。また，ダイオード電流を従来並に保てば，電子放出効率向上分だけ，電子放出電流が増加するため，高輝度の表示装置が実現できる。

第５の実施例
第１０図，第１１図，第１５図，第１６図を用いて本発明による表示装置の別の実施例を説明する。第１０図は表示装置の表示パネルをその面板側から見た平面図，第１１図は表示パネルから面板を取り除き、表示パネルの面板側から基板１４を見た平面図である。第１５図（ａ）は第１０図，第１１図中のＡ−Ｂ線に沿う断面図、第１５図（ｂ）は第１０図，第１１図中のＣ−Ｄ線に沿う断面の内の左半分のみの断面図である（但し、第１０図、第１１図においては、基板１４の図示を省略している）。
まず，基板上に形成する薄膜電子源の作製方法を述べる。第１６図は基板１４上に薄膜型電子源を作製するプロセスを示したものである。第１６図には、第１０図、第１１図において上部電極１１の一つと下部電極１３の一つとが対向して形成する一つの電子源エレメントのみを取り出して描いている。第１６図の右の列には、第１０図、第１１図における一つの電子源エレメントの平面図をその垂線の周りに９０度回転したものが示されている。第１６図の左の列には、第１０図、第１１図における一つの電子源エレメントのＡ−Ｂ線に沿う断面図を示す。第１６図には１個の一つの電子源エレメントしか描かれていないが，実際には，第１１図，第１５図のように複数の電子源エレメントがマトリクス状に配置されている。

ガラスなどの絶縁性基板１４上に，下部電極１３用の材料として，Ａｌ合金を例えば３００ｎｍの膜厚に形成する。ここではＡｌ−Ｎｄ合金を用いた。このＡｌ合金膜の形成には，例えば，スパッタリング法や抵抗加熱蒸着法などを用いる。次に，このＡｌ合金膜を，フォトリソグラフィによるレジスト形成と，それに続くエッチングとによりストライプ状に加工し下部電極１３を形成する。ここで用いるレジストはエッチングに適したものであればよく，また，エッチングもウエットエッチング，ドライエッチングのいずれも可能である。これが，第１６図（ａ）の状態である。

次に，レジストを塗布して紫外線で露光してパターニングし，第１６図（ｂ）のレジストパターン５０１を形成する。レジストには、例えばキノンジアザイド系のポジ型レジストを用いる。次にレジストパターン５０１を付けたまま，陽極酸化を行い，保護層１５を形成する。この陽極酸化は，本実施例では化成電圧１００Ｖ程度とし，保護層１５の膜厚を１４０ｎｍ程度とした。これが，第１６図（ｃ）の状態である。
レジストパターン５０１をアセトンなどの有機溶媒で剥離した後，レジストで被覆されていた下部電極１３表面を陽極酸化して絶縁層１２を形成する。本実施例では化成電圧を６Ｖに設定し，絶縁層膜厚を８ｎｍとした。これが，第１６図（ｄ）の状態である。
次に，Ｓｎをドープした酸化インジウム，すなわちＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタリングで形成する。ＩＴＯ膜の膜厚は１０ｎｍ程度とした。レジストとエッチングによるパターン化によりＩＴＯ膜をパターン化し，上部電極１１とする。これが第１６図（ｅ）の状態である。

次にレジスト５０２を第１６図（ｆ）のパターンで形成した後，電界メッキによりバスライン３２を形成する。本実施例では，電界金メッキ液を用い，上部電極１２に０．１Ａ／ｄｍ２程度の電流を通電をすることにより，上部電極１２上のみ選択的に金の膜が成長する。このようにして膜厚４００ｎｍ程度のバスライン３２を形成した。本実施例では金の電界メッキを用いたが，もちろんＣｕ，Ｎｉなど他の電極材料を用いても良い。
メッキによりバスライン３２を形成した後，レジスト５０２を剥離することにより第１６図（ｇ）の構造を得る。これは第１５図に示した最終構造である。この構造の特色は，膜厚の薄い上部電極１１が膜厚の厚いバスライン３２の下側にあることである。第９図のようにバスライン３２の上に膜厚の薄い上部電極１１を形成すると，バスライン３２の段差で上部電極１１が断線しやすいという欠点があるが，第１５図，第１６図の構造だと上部電極１１が形成されている表面の段差が大幅に減少するので，１０ｎｍ程度以下の薄膜でも信頼性良く膜形成できる。

本実施例のもう一つのポイントは，上部電極１１を種膜として用いてメッキによりバスライン３２を形成することである。これによりバスライン３２が自己整合的にパターン化出来るため，パターン化が容易になるとともに信頼性も向上する。これを可能にするために，上部電極１１を電子放出部のみでなく，後にバスライン３２を形成する場所にも形成している。

バスライン３２の成膜をメッキを用いずに形成することも可能である。この実施例を第１７図に示した。第１７図（ｅ）までは第１６図（ｅ）までと同じであり，先の説明に従えばよい。この後，バスライン３２として例えばＷをスパッタにより形成する（第１７図（ｆ））。次にレジスト５０２を（ｇ）のようにパターン化した後，アンモニアと過酸化水素水の混合液でＷをエッチングし，レジストを剥離することにより第１７図（ｈ）の構造を得る。

以上のようにして第１５図に示した表示パネルの基板１４上に構成された構造が形成できる。この薄膜電子源においては，レジストパターン５０１で規定した領域から電子が放出される。電子放出部の周辺部に厚い絶縁膜である保護層１５を形成してあるため，上部電極−下部電極間に印加される電界が下部電極の辺または角部に集中しなくなり，長時間にわたって安定な電子放出特性が得られる。
面板１１０上の蛍光体１１４などの構成方法，基板１４，面板１１０，スペーサ６０を組み合わせたパネル作成方法，および，駆動回路への接続と駆動方法などは先に述べた実施例と同様である。

第６の実施例
本発明を用いた電子線描画装置の実施例を第１８図を用いて説明する。電子線描画装置の場合、電子源は少なくとも１つあればよいが、本実施例では薄膜型電子源を格子状に２次元配列して作製したマルチ電子線源２００を搭載した電子線描画装置について説明する。
マルチ電子線源２００には表示素子の実施例で記載したのと同じ駆動法を適用し、描画しようとする集積回路パターンの形状の電子ビームを放出させる。この電子ビームは、ブランカ（ｂｌａｎｋｅｒ）２１０を通った後、電子レンズ２２０により１／１００程度に縮小され、偏向器２３０により偏向されるので、集積回路パターンがウェハ２４０上に転写される。この電子線描画装置はパターンが一括転写できるのに加え、本発明で放出効率を向上させた分，放出電流密度が高いため、レジストの感光時間が短い。したがって従来の電子線描画装置に比べ、スループットを大幅に改善することが可能となる。

本発明の第１の実施例である薄膜電子源を示した図である。 薄膜電子源の動作原理を模式的に示した図である。 固体中でのホットエレクトロンの散乱過程を模式的に示すエネルギー状態図である。 薄膜型電子源の電子放出効率の上部電極材料依存性を示した図である。 各種金属の状態密度関数を示す図である。 本発明で用いる駆動電圧波形を示した波形図である。 本発明の第２の実施例である薄膜型電子源を示した図である。 本発明の第３の実施例である薄膜型電子源を示した図である。 本発明の第４の実施例である表示装置の断面図である。 第４の実施例の表示装置における蛍光面位置を示す平面図である。 第４の実施例の表示装置における基板の平面図である。 第４の実施例の表示装置における薄膜型電子源作製プロセスを示す図である。 第４の実施例の表示装置の駆動回路への結線を示した図である。 第４の実施例の表示装置での駆動電圧波形を示した図である。 本発明の第５の実施例である表示装置の断面図である。 第５の実施例の表示装置における薄膜型電子源作製プロセスを示す図である。 第５の実施例の表示装置における薄膜型電子源作製プロセスを示す図である。 本発明の第６の実施例である電子線描画装置を示した図である。

符号の説明

１０…真空雰囲気、１１…上部電極、１２…絶縁層、１３…下部電極、１４…絶縁性基板、１５…保護層、３２…上部電極バスライン、４１・４２…駆動回路、４３…加速電極駆動回路、６０…スペーサ、１００…表示装置パネル、１１０…面版、１１４…蛍光体、１２０…ブラックマトリクス、１２２…メタルバック

Claims (20)

1. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記
   下部電極と前記上部電極の間に、前記下部電極に対して前記上部電極が正電圧に
   なる極性の電圧を印加した際に、真空中において前記上部電極の表面から電子を
   放出する薄膜型電子源において、前記上部電極は、Ｓｉよりも広い禁制帯幅を有
   し、かつ導電性を有する材料を構成材として有していることを特徴とする薄膜型
   電子源。
2. 前記材料は、ＧａＮまたはＳｉＣであることを特徴とする請求の範
   囲第１項記載の薄膜型電子源。
3. 前記材料の前記禁制帯幅は３ｅＶ以上であることを特徴とする請求
   の範囲第１項記載の薄膜型電子源。
4. 前記材料の抵抗率は１０−３Ωｃｍ以下であることを特徴とする請
   求の範囲第３項記載の薄膜型電子源。
5. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記
   下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部
   電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を
   放出する薄膜型電子源において、前記上部電極は、導電性酸化物を構成材として
   有していることを特徴とする薄膜型電子源。
6. 前記導電性酸化物は、酸化錫，酸化インジウムおよび酸化亜鉛から
   なる群の中から選ばれた少なくとも一つを主成分として構成されており、前記上
   部電極は、前記導電性酸化物の単層膜またはそれらの積層膜を有していることを
   特徴とする請求の範囲第５項記載の薄膜型電子源。
7. 前記酸化錫の少なくとも一部にアンチモンが、前記酸化インジウム
   の少なくとも一部にスズが、前記酸化亜鉛の少なくとも一部にアルミニウムがド
   ープされていることを特徴とする請求の範囲第６項記載の薄膜型電子源。
8. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記
   下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部
   電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を
   放出する薄膜型電子源において、前記上部電極は、導電性ホウ化物を構成材とし
   て有していることを特徴とする薄膜型電子源。
9. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記
   下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上部
   電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子を
   放出する薄膜型電子源において、前記上部電極は、導電性窒化物を構成材として
   有していることを特徴とする薄膜型電子源。
10. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前
    記下部電極と前記上部電極の間に、前記下部電極に対して前記上部電極が正電圧
    になる極性の電圧を印加した際に、真空中において前記上部電極の表面から電子
    を放出する薄膜型電子源において、前記上部電極は、Ｓｉよりも広い禁制帯幅を
    有しかつ導電性を有する材料の膜と金属膜との積層膜を有していることを特徴と
    する薄膜型電子源。
11. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前
    記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上
    部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子
    を放出する薄膜型電子源において、前記上部電極は、導電性酸化物膜と金属膜の
    積層膜を有していることを特徴とする薄膜型電子源。
12. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前
    記下部電極と前記上部電極の間に、真空中において前記下部電極に対して前記上
    部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から電子
    を放出する薄膜型電子源において、前記上部電極として、導電性酸化物膜，導電
    性ホウ化物膜，導電性窒化物膜および金属膜からなる群の中から選ばれた複数の
    膜の積層膜を有していることを特徴とする薄膜型電子源。
13. 前記下部電極と前記絶縁層の間に半導体層が形成されていること
    を特徴とする請求の範囲第１項乃至第１２項のいずれか一項に記載の薄膜型電子
    源。
14. 請求の範囲第１項乃至第１３項のいずれか一項に記載の薄膜型電
    子源を複数個配列してなる薄膜型電子源配列基板を電子源として有していること
    を特徴とする薄膜型電子源応用機器。
15. 請求の範囲第１項乃至第１３項のいずれか一項に記載の薄膜型電
    子源を２次元配列してなる薄膜型電子源配列基板を電子源として有していること
    を特徴とする薄膜型電子源応用機器。
16. 請求の範囲第１項乃至第１３項のいずれか一項に記載の薄膜型電
    子源を２次元配列してなる薄膜型電子源配列基板と、該基板に対向配置された、
    蛍光体を塗布した面板と、駆動回路を有していることを特徴とする表示装置。
17. 前記上部電極に電流を給電する給電線を有しており、該給電線は
    前記上部電極の前記下部電極とは反対側に形成されていることを特徴とする請求
    の範囲第１６項記載の表示装置。
18. 前記給電線は前記上部電極を種膜とするメッキ膜であることを特
    徴とする請求の範囲第１７項記載の表示装置。
19. 請求の範囲第１項乃至第１３項のいずれか一項に記載の薄膜型電
    子源と、該電子源からの電子ビームに作用する電子レンズを有していることを特
    徴とする電子線描画装置。
20. 請求の範囲第１項乃至第１３項のいずれか一項に記載の薄膜型電
    子源を２次元配列してなる薄膜型電子源配列基板と、該電子源からの電子ビーム
    に作用する電子レンズを有していることを特徴とする電子線描画装置。

Images