JP2007012084A - メモリチップのアーキテクチャ - Google Patents

Abstract

【課題】アドレス可能な記憶および再生可能な予め記録されたオーディオの回復のための新規な半導体記憶媒体を提供する。
【解決手段】オーディオプレーヤー内に挿入されるのに適合されたハウジング内にはデジタル的に記録されたオーディオを記憶するためのメモリセルが含まれている。メモリセルのそれぞれはパラレルアドレスバス上を個々にアドレス可能であり、データはパラレルデータバス上を読み出しおよび／または書き込まれる。データはシリアルインターフェースによりオーディオプレーヤーとの間で送受される。メモリ装置内のシフトレジスタはシリアルデータをオーディオプレーヤーに伝送しおよびオーディオプレーヤーからのシリアルデータを受領するためにシリアルインターフェースに接続されている。また、メモリ装置とオーディオプレーヤーとの間の無接点インターフェースを提供するために一連の容量性のプレートが含まれている。
【選択図】図１Ｂ

Description

本発明はデジタル記録媒体上での構成要素の組織化に関し、より詳しくはアドレス可能な記憶および再生可能な予め記録されたオーディオの回復（ｒｅｔｒｉｅｖａｌ）のための新規な半導体記憶媒体に関するものである。

消費者の所望の予め記録された音楽を記憶したり他のオーディオ用途のための種々の記録媒体が今日存在する。これらの媒体は、数例を挙げれば、ＣＤ ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＡＴ（Ｄｉｇｉｔａｌ Ａｕｄｉｏ Ｔａｐｅ）および従来よりある磁気カセットオーディオテープなどである。上記の技術のうち、コンパクトディスクのフォーマットは密度が非常に増大したものであり、また使用のし易さは勿論のこと、デジタル的に記録されたオーディオの高い音質のために消費者の支持を得ている。

コンパクトディスクおよび他のフォーマットは、しかしながら、いくつかの顕著な欠点がある。１つは、コンパクトディスクはプレーヤーでの選択の前にディスク上の情報の内容を登録するための機能を通常は有していない。つまり、特定の音楽選択の内容に関する何等かの情報を得るために、何等かの方法でプレーヤーで手動で最初にアクセスされる際に選択しなければならない。一方、ＣＤプレーヤーのなかにはユーザーの入力に基づいて特定の選択を演奏するための手動でプログラムされるものがある。このような場合には、ユーザーが選択についての予備知識がない限り、例えば、アーティスト、音楽形式などの範疇により自動的に検索して演奏する方法がない。

さらに、コンパクトディスク、あるいは光デジタルディスクなどは高精度の機械的な駆動システムおよびＣＤプレーヤーの動作のための固体レーザとともに使用される正確なサーボ制御器を必要とする。よって、演奏中にディスクが一定の線速度で回転しなければならないということが正確に作られた可動機械部品を多数必要とすることになり、磨耗のために設計許容差を外れてしまうことにもある。このことや他の要因により現在のＣＤシステムの高低および可搬性が制限されてしまう。さらに、ＣＤのサイズおよびそれらの演奏面を保護する必要性から、一度に２、３枚のコンパクトディスクを簡便に運搬する機能が同様に制限されてしまう。

本発明は、予め記録されたオーディオおよびこれに関連した他のデジタル的に記憶されたデータをデジタル記録するためのメモリ装置に関するものである。本メモリ装置は記憶されたデータをアドレス、回復および自動的に検索するための構成要素を含んでいる。実施の形態において、デジタル的に記録されたオーディオの記録のためのメモリのアレイは最適なサイズのプラスチックパッケージ内に含んでいる。好ましい実施の形態において、メモリセルはリードオンリーメモリ（ＲＯＭ）から構成される。メモリセルのそれぞれはパラレルアドレスバス上で個々にアドレス可能であり、データバスはパラレルデータバス上で読み出しおよび／または書き込みされる。データは固体オーディオプレーヤーを備えたシリアルインターフェースにより装置へおよびこれから伝送される。メモリ装置内のシフトレジスタはオーディオプレーヤーとの間でシリアルデータを送受するためにシリアルインターフェースに接続されている。データバスはアドレスバス、データバスおよびアドレスバス上に位置されるデータを記憶するためおよびデータバスからデータを受領するために個々のシフトレジスタの間に介装されている。本発明の１つの特徴によれば、メモリ装置と関連した固体オーディオプレーヤーとの間での無接触インターレースを提供するために含まれている。

以下に、本発明を添付図面を参照しつつ説明する。図１Ａに、以下に音楽チップ１０と称する、本発明のメモリチップのための集積回路パッケージの好ましい実施の形態を示した。この音楽チップ１０は、必須的にはメモリ内に含まれた音楽を演奏するための付随した固体オーディオプレーヤー内部に受領されるように適合されたメモリ要素である。チップ１０の物理的な特性は大体２．５インチ×１．１２５インチ×０．２５インチの寸法を有する平らな直角なものであり、高低のあるＡＢＳプラスチック（アクリルブチルスチレン）または同様な材料内に収容されている。比較的に適した寸法の音楽チップ装置はコンパクトディスクまたは他の媒体と比べて運搬性および記憶性に関して顕著な特長がある。パッケージ内に埋め込まれたチップ１０のメモリおよびインターフェース回路は後述する。

音楽チップ１０は、予め記録されたオーディオ、つまり音楽の記憶のためのものである。チップの上面１４上には小売りマーケットにおいて販売される予め録音された音楽に関連した作品または他の印の表示のためのグラフィックウインド１２が含まれている。よって、グラフィックウインド１２はコンパクトディスクまたはカセットテープパッケージの全面上のものと同様な範囲の情報を含んでいる。チップ１０の前面で、グラフィックウインド１２と反対側の端には、チップの本体部分を完全に通って延在する円筒状の中空部１６が含まれている。中空部１６は１つまたはそれより多くのチップを、運搬する際のためのものであり、装置は中空部を通って繋がれ、キーチェーンまたは他の同様な態様で保持される。チップ１０のいずれかの側には、グラフィックウインド１２に隣接して、金属コンタクト１８、１９が、チップ内への電力供給、グランドおよびクロック信号のための位置している。チップの後端２２をオーディオプレーヤー内に最初に挿入される領域として便宜良く指定するために４５°のノッチ２０がチップ１０の上右角内に位置している。ノッチ２０により同様にチップ１０をフェースダウンに対してフェースアップを識別できる。

図１Ｂに、チップ１０の下側を示した。チップとプレーヤーの間でデータを伝送するために４つの容量性プレート２３〜２６がチップの下側２８内に埋め込まれている。高低のあるプラスチックのハウジング材料と埋め込まれた容量性プレート２３〜２６を利用することで装置を取り扱うほとんどの形式に対して著しく許容性のあるものとできる。さらに、特異なパッケージおよび関連した回路設計のために、静電放電（ＥＳＤ）のような他の形式の集積回路に共通な問題を最小限とすることができる。

音楽チップ１０のメモリは、後述するように、予め記録された音楽または他のオーディオ内容を含んでおり、音楽は圧縮されたデジタルフォーマットで記憶されている。圧縮はオーディオ符号化のアルゴリズムにしたがって行われ、その詳細は本発明の理解のためには不要である。

図２に、本発明の音楽チップ１０の内部回路の好ましい実施の形態を示した。上記したように、音楽チップ１０は、固体オーディオプレーヤー内に受領されるのに適合している。図２では音楽チップ１０はこのようなオーディオプレーヤー３０に接続されたものとして示した。ここで、オーディオプレーヤー３０は、音楽チップ１０のメモリ内に記憶されたデジタルオーディオにアクセス、受領または演奏するために適合される、例えば可搬的または固定的な、多くの装置のいずれか１つである。

図示したように、オーディオプレーヤー３０は音楽チップのメモリ内にデジタル的に記憶されたデータを復号化するためのデジタル信号プロセッサ（ＤＳＰ）３２を含んでいる。データライン３４がＤＳＰ３２からプレーヤー３０上のデータシフトレジスタ３６に接続されている。アドレスライン３８とビットＩ／Ｏライン４０はＤＳＰからアドレスシフトレジスタ４２に同様にして接続されている。アドレス、ビットＩ／Ｏおよびデータラインはシフトレジスタ２６、４２とデータの送受をし、またシフトレジスタ２６、４２は音楽チップ１０とデータの送受をする。ここで、アドレス、ビットＩ／Ｏおよびデータラインはパラレルデータ伝送を行うためにバスフォーマットのものである。この場合、シフトレジスタ３６、４２は必然的にパラレルデータを受領するように適合されており、また次いで、これをシリアル形式で出力するか、あるいはシリアルデータを受領しまたデータをパラレルで出力することができる。いずれの場合でも、データは次いで、音楽チップ１０の容量性プレート２３〜４６と対応する整合用の容量性プレート４３〜４６を介してオーディオプレーヤー３０のシフトレジスタ３６、４２とシリアルで送受される。音楽チップ１０がオーディオプレーヤー３０内に挿入されたときには対応するプレートが整列するようになり、容量的に接続されたインターフェースを形成する複数のキャパシタが形成される。

図２を再度参照して、音楽チップ１０の内部メモリ５０の構造が示されており、これは例えばＥＥＰＲＯＭのものと類似したものである。内部には目盛りセル５０のアレイが含まれており、各メモリセル５０は個々に平行なアドレスバス５２を経てアドレス可能である。各メモリセル５０はパラレルデータバス５４上で読み出し（または書き込み）される。音楽チップ用のメモリは一般的にはリードオンリーメモリ（ＲＯＭ）であり、予め記録されたデジタルオーディオが、製造の際に一度に複写され、またそれから再生されたマスター符号化のオーディオを正確に模写するマスク内に存在している。

あるいは、音楽チップのメモリは、メモリセルのそれぞれがオーディオのブロックを記憶するために単一時間に書き込まれたプログラム可能なＲＯＭ（ＰＲＯＭ）の形式とすることもできる。または、メモリは、読み出しと書き込みの両方の動作ができるＦＬＡＳＨＲＡＭのような不揮発性のランダムアクセスメモリ（ＲＡＭ）装置とすることもできる。予め記録されたオーディオの場合には、しかしながら、オーディオが一度記録されたならば音楽チップへの書き込み動作は通常は必要なく、よってＲＡＭに関連した追加の製造コストは必要でない。

図２の音楽チップの実施の形態において、パラレルデータバス５２とデータバス５４がメモリセル５０のそれぞれに接続されている。ここで、当然の事であるが、アドレスバスはメモリに、公知の復号化回路５１を通って接続されている。図示したように、アドレスバス５２およびデータバス５４は一方向のバスであり、指定した矢印５３はデータ流れの方向を表している。つまり、オーディオプレーヤーからのアドレスは特定の記憶場所をアクセスするために音楽チップ内に受領される一方、メモリセルからのデータは、アクセスされた後は、次いでデータバス５４上を出力される。しかしながら、データバスはとくに、チップ内で採用されるメモリ技術に応じて双方向として作ることもできる。

図２に示したように、アドレスバス５２はアドレスバッファ５６に接続されており、また同様な態様でデータバスはデータバッファ５８に接続されている。また、アドレスバッファ５６とデータバッファ５８は音楽チップ内の関連するアドレスシフトレジスタ６０に接続されている。アドレスバッファ５６の次脳は、アドレスシフトレジスタ６０から受領することであり、アドレスデータはパラレル形式でアクセスすることができ、またパラレルアドレスバス５２上でこれらのアドレスを出力する。逆の方法で、データバッファ５６はデータバス５４からパラレルデータを受領し、またデータシフトレジスタ６２内にパラレルにロードするためにデータを一時的にバッファする。アドレスおよびデータは、オーディオプレーヤー３０の容量性プレート４３〜４６と整列した容量性プレート２３〜２６により、メモリチップのシフトレジスタ６０、６２とシリアルに送受される。

容量性プレート２３〜２６によるチップ１０とオーディオプレーヤー３０とのアドレス情報およびデータの伝送の送受は、電気コンタクトを露出させることがなくなるので、他のメモリチップパッケージと比べて大きな特長がある。チップ１０およびオーディオプレーヤー３０の両方の上の外側の誘電性面を有する導電性のプレートないし電極はチップ内の各プレートがプレーヤー内の対応するプレートに近接して整列したときに電気インターフェースを形成する。チップ１０がオーディオプレーヤー内に配置されたときには、アドレス情報とデータは信頼性高く伝送される。これは、データ伝送回路に対しては、腐食したり粒子が溜まる露出した金属面がないために、使用後のいつでも同様である。さらに、チップの胴体と放電が起きる可能性のあるソースとの間には誘電体の形態の絶縁材があるので、チップ内の電気回路への静電気放電の損傷の可能性は最小限となる。金属コンタクトのような他の形式のインターフェースも同様に利用できることは勿論であるが、上記した理由により容量性インターフェースが好ましい。

図３を参照して、音楽チップ１０およびオーディオプレーヤー３０内の容量性インターフェースの詳細を説明する。容量性プレート２３、２４は、対応する容量性プレートからデータを受領するのに適合された差動増幅器７０から構成されるデータ受領回路と接続されており、対応する容量性プレート４３、４４はプレーヤー３上の差動駆動回路８０に接続されている。差動増幅器７０の出力は、図２を参照して説明したシリアルなアドレス情報を受領するシフトレジスタ６０の入力に接続されている。

ドライバ増幅器７２、７４から構成される、データ出力駆動回路がデータシフトレジスタ６２に接続されており、また容量性プレート２５、２６を差動的に駆動するためにこれからシリアルデータを受領する。駆動回路に接続された容量性プレート２５、２６は次いでチップが挿入されたときにプレーヤー内の対応するプレートに容量的に接続され、データは差動増増幅器８１において受領されシフトレジスタ３６に受領される。駆動増幅器７２、７４は、チップからの信号の各送信に対してドライバの１つが正となる一方他が負になるように、１極の音楽チップのデータシフトレジスタ６２からシリアルデータを異なる極に変換する。よって、チップ上の容量性プレートの２つはデータ（あるいはアドレス）入力に使用され、また２つのプレートはデータ出力に使用される。図示したように、プレーヤー３０の対しては同じスキームのミラーイメージが使用される。１つの状態から他の状態への遷移を示すために２つのデータ端子がアクティブであるので、異なるデータ伝送スキームにより情報のより信頼性のある伝送を確保することができる。さらに、外部ノイズによる誤ったトリガを防止するためにデータ受信回路にヒステシリスを設けることもできる。

上記した通り、例えばニッケルをクラッドした銅から作った金属コンタクト１８、１９は、その内部回路に電力、グランドおよびクロック信号を供給するためにチップ１０の両側に位置している。金属コンタクトは１８、１９はチップ上に設けられているが、これらのコンタクトは大きな距離で突き出ることがないようにチップの本体に近接して取り付けて設けることもできる。これは、コンタクトから走行する回路ラインに接続されたサージ保護を関連させることで、ＥＳＤからの損傷の可能性を減じることができる。

本発明の好ましい実施の形態において、２つの接点だけが電力（３．３ＶＤＣ
）、グランドおよびクロック信号を供給するために使用され、クロック信号は電力接続の１つとともに伝送される。これは露出されたコンタクト面積を最小限にすることによってＥＳＤを受けることを減じるためだけでなく、露出された金属面の腐食の影響を最小限にするために行われる。図４を参照して、それぞれ、１つのコンタクトから電力とクロック信号を伝送するためにオーディオプレーヤー３０および音楽チップ１０で使用されるｄｃオフセット回路９０およびクロック回復回路９２の好ましい実施の形態が示されている。

ｄｃオフセット回路９０は抵抗Ｒ１とＲ２から構成される抵抗ドライバネットワークによりバイアスされるとともにオーディオプレーヤー３０の電圧出力ＶＤＤのための安定なｄｃオフセットを提供する機能を果たすトランジスタＴ１（ＭＯＳＦＥＴ）を含んでいる。トランジスタＴ１からのオフセット信号は、クロック信号（ＯＳＣ）の電力回路へのブリードバックを防止するダイオード−抵抗ネットワーク９１に入っている。ダイオードＤ１はオフセット信号を通過するためにフォワードバイアスされている。Ｒ３は比較的に大きな値、例えば、１メガΩが割り当てられ、最小限のフィードバック電流だけが通過することができる。クロック信号（ＯＳＣ）は接続点Ｊ１においてオフセット信号が追加ないし混合されて、クロック信号は図示したようにｄｃキャリア上に効率的に乗る。安定したオフセット値を供給するとともに、図４のｄｃオフセット回路は同様に電力回路と露出したコンタクトとの間のバッファを生成する。Ｒ１とＲ２の値は所望のオフセットに応じて選択され、通常は、Ｒ１はＲ２よりもずっと大きく選択される。

結合された信号がオーディオプレーヤー３０から金属コンタクト１８、１９の１つを通って音楽チップに伝送され、クロックが電力信号からクロック／ｄｃ電圧（ＶＤＣ）回復回路９２により抽出される。ＶＤＣ回復回路はＲ１１、Ｃ１１、を含むローパスフィルタ９４から構成される。Ｒ１１およびＣ１１は入力信号を時間で積分してｄｃ信号を生成し、ＶＤＣがローパスフィルタ９４の出力端子９５に現れる。クロック回復回路９６は、クロック信号によりエンハンスまたはデプレションモードで駆動される増幅用トランジスタＴ２を含んでいる。キャパシタＣ２１は結合信号のｄｃ部分を阻止し、抽出されたクロック信号はトランジスタＴ２のドレインに接続された出力端子９７に現れる。使用される周波数に応じて、Ｒ１１、Ｃ１１およびＲＤ、ＲＳは選択され、またＲＤはＲＳよりずっと大きく選択される。なお、各信号を個々に伝送するために３つのコンタクトを設ける構成とすることもできる。公知のように、データ伝送は音楽チップ１０とオーディオプレーヤーを通してＤＳＰから出力されるクロックまたは対応する信号により調節される。

動作においては、本発明のチップは次のように動作する。オーディオプレーヤー３０のＤＳＰ３２から音楽チップの特定の記憶場所におけるデータの内容を読み出すためにアドレス要求が出力される。

アドレス情報はオーディオプレーヤーのアドレスシフトレジスタ４２に伝送され、オーディオプレーヤーおよびチップのそれぞれの容量性インターフェースプレート上を伝送される。アドレスは音楽チップ１０のデータ受領回路に受領され通常のシリアルデータ列に変換されアドレスシフトレジスタ６０に記憶される。ＤＳＰ３２のクロックサイクルおよび制御信号に応じて、アドレスシフトレジスタ６０からのアドレス情報はアドレスバッファ５６内でゲートされ、情報は特定の記憶場所にアクセスするためにパラレルアドレスバス上に配置される。特定の記憶場所が識別された場合、データがメモリセルから読み出され、パラレルデータバス５４上に配置される。データはデータバス５４上を伝送され、データバッファ５８においてパラレルで受領される。データバッファ５８からのデータは次いでパラレル形式でデータシフトレジスタ６２内にロードされる。データシフトレジスタ６２内にロードされたデータは次いで容量性インターフェース上でドライバ回路を通ってシリアルで出力され、オーディオプレーヤー３０のデータシフトレジスタ３６に受領される。本発明の好ましい実施の形態では、メモリからのデータ伝送は１５０ＫＨｚで行われる。

以上、半導体チップ内でのデジタル的にオーディオを記憶するための構成を説明した。このチップでは容量的にオーディオプレーヤーに接続されたインターフェースによりデータのシリアル伝送ができる。シリアルデータは次いで変換され、パラレルデータバスによりチップ内で伝送される。オーディオプレーヤーにより復号化され処理されるためにデータはもう一度出力される。

以上の説明において実施の形態は単に例示的なものであり、当業者には本発明の技術思想および範囲を逸脱することなしに種々の変形ないし変更が可能である。これらの変更や変形は請求の範囲により規定された本発明の範囲に含まれるものである。

本発明のメモリチップのパッケージのための好ましい実施の形態の斜視図である。 本発明の下側にある内部回路の好ましい実施の形態である。 本発明に使用される内部回路好ましい実施の形態の説明図である。 本発明のメモリとともに使用されるインターフェースのつの好ましい実施の形態である。 クロック信号内で混合されるために使用されるオーディオプレーヤー内のＤＣオフセット回路および各信号を回復するために使用される音楽チップ内の回復回路の好ましい実施の形態の説明図である。

符号の説明

１０ 音楽チップ
１２ グラフィックウインド
１６ 中空部
１８、１９ 金属コンタクト
２３、２４、２５、２６ 容量性プレート

Claims (3)

1. 可聴音を表すデジタルデータを記憶するための記録媒体であって、および前記容量的に接続されたインターフェースを通してこの記録媒体に接続されるデジタルオーディオプレーヤーと協同し、前記デジタルオーディオプレーヤーが前記記憶された可聴音を再生するよう動作するような記録媒体において、
   内部に前記デジタルデータが記憶される複数の特定の記憶場所を含む少なくとも１つのアドレス可能なメモリ要素と、
   前記オーディオプレーヤーからのアドレス信号に応答して、前記特定の記憶場所を指定するための復号化手段と、
   前記復号化手段に応答して、前記特定の記憶位置の指定された１つから前記デジタルデータを読み出すための読み出し手段とを含み、
   前記読み出し手段は、前記オーディオプレーヤーからｄｃ電力、グランドおよびクロック信号を受信するよう適合されており、前記読み出し手段は、前記オーディオプレーヤー上の対応する容量性プレートに接続されるよう適合された第１および第２の容量性プレートをさらに含み、前記ｄｃ電力およびクロック信号が単一の容量性プレート上を互いに結合して伝送され、前記読み出し手段が前記ｄｃ電力とクロック信号を回復するための手段を備えることを特徴とする記録媒体。
2. 前記容量的に接続されたインターフェースがシリアルデータを受信し伝送するよう適合されている請求項１記載の記録媒体。
3. 前記回復するための手段が前記ｄｃ電力信号を回復するためのローパスフィルタを含み、ｄｃ電力阻止手段がトランジスタ増幅器に接続されている請求項１記載の装置。
   

Images