JP2007005343A - Package for electronic device and manufacturing method thereof - Google Patents

Package for electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP2007005343A
JP2007005343A JP2005180210A JP2005180210A JP2007005343A JP 2007005343 A JP2007005343 A JP 2007005343A JP 2005180210 A JP2005180210 A JP 2005180210A JP 2005180210 A JP2005180210 A JP 2005180210A JP 2007005343 A JP2007005343 A JP 2007005343A
Authority
JP
Japan
Prior art keywords
wiring
plating
electronic device
substrate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005180210A
Other languages
Japanese (ja)
Inventor
Yusuke Kinoshita
裕介 木下
Katsumi Takayama
勝己 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005180210A priority Critical patent/JP2007005343A/en
Publication of JP2007005343A publication Critical patent/JP2007005343A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a package for electronic devices for preventing the characteristics and reliability of the electronic device from deteriorating due to wiring for plating exposed to the side of a multilayer board, and to provide the package for electronic devices. <P>SOLUTION: In the manufacturing method of the package for electronic devices, the wiring 33 for plating for connecting a plurality of wiring paths is formed in the package for electronic devices, electricity is carried from the wiring 34 for plating on the side in the multilayer board 16 to form a plated metal layer on the surface of a terminal by an electrolytic plating method. Then, a breaking-off part 17 including the wiring 33 for plating for connecting a plurality of wiring paths in the package for electronic devices is broken off, thus separating the plurality of wiring paths. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体素子、圧電振動片、弾性表面波素子等の電子素子を収容する電子装置用パッケージの製造方法および、電子装置用パッケージに関する。   The present invention relates to a method for manufacturing an electronic device package that accommodates an electronic element such as a semiconductor element, a piezoelectric vibrating piece, and a surface acoustic wave element, and an electronic device package.

半導体素子などの電子素子を搭載する基板において、露出した端子表面、配線表面に金などのメッキ金属層を設けて、端子、配線の酸化防止およびボンディングワイヤなどの接続強度を向上させている。
このメッキ金属層の形成方法としては、電解メッキ(電気メッキ)法と無電解メッキ法を利用できるが、無電解メッキ法では端子および配線に選択的にメッキを施すことが困難なことや、メッキ金属層中に鉛などの環境負荷物質が取り込まれるため、一般に電解メッキ法が用いられている。
In a substrate on which an electronic element such as a semiconductor element is mounted, a plated metal layer such as gold is provided on the exposed terminal surface and wiring surface to improve the connection strength of the terminals and wirings and the bonding wires.
As a method for forming the plated metal layer, an electrolytic plating (electroplating) method and an electroless plating method can be used. However, it is difficult to selectively plate terminals and wiring by the electroless plating method. Since an environmentally hazardous substance such as lead is taken into the metal layer, an electrolytic plating method is generally used.

電解メッキ法を用いる場合には、配線および端子を含む配線経路がそれぞれ独立しているとこれらに同時にメッキを施すことができないため、メッキ用配線を配置してそれぞれを接続し、このメッキ用配線から導通をとり、メッキ金属層を形成している(特許文献1参照)。   When using the electrolytic plating method, if the wiring paths including the wiring and the terminals are independent from each other, plating cannot be applied to them at the same time. Therefore, the plating wiring is arranged and connected to each other. In this way, a plated metal layer is formed (see Patent Document 1).

また、同様に基板を積層して形成される電子装置用パッケージにおいても、配線および端子表面にメッキ金属層を形成する際には同様な手法が用いられている。
図5は従来の電子装置用パッケージにおけるメッキ用配線の配置を説明する説明図であり、図5(a)は模式平面図、図5(b)は模式断面図、図5(c)は同図(a)のD矢視模式側面図である。
Similarly, in an electronic device package formed by stacking substrates, a similar method is used when forming a plated metal layer on the surfaces of wiring and terminals.
5A and 5B are explanatory views for explaining the arrangement of plating wirings in a conventional electronic device package. FIG. 5A is a schematic plan view, FIG. 5B is a schematic cross-sectional view, and FIG. It is a D side view model side view of figure (a).

電子装置用パッケージ100には、セラミックなどの積層基板116に必要な配線が配置され、端子121〜128が表面に露出している。この端子121〜128表面にメッキ金属層を形成する必要があり、例えば、端子121,122,127,128におけるメッキ金属層の形成について説明する。端子122と端子127は積層基板116内で端子間配線131により接続されている。また、この端子間配線131にはメッキ用配線134が接続され、このメッキ用配線134は積層基板116の側面へ引き出されている。同様に、端子121と端子128は積層基板116内で端子間配線132により接続されている。また、この端子間配線132にはメッキ用配線135が接続され、このメッキ用配線135は積層基板116の側面へ引き出されている。   In the electronic device package 100, wiring necessary for the multilayer substrate 116 such as ceramic is disposed, and the terminals 121 to 128 are exposed on the surface. It is necessary to form a plated metal layer on the surfaces of the terminals 121 to 128. For example, formation of a plated metal layer in the terminals 121, 122, 127, and 128 will be described. The terminal 122 and the terminal 127 are connected by the inter-terminal wiring 131 in the multilayer substrate 116. In addition, a plating wiring 134 is connected to the inter-terminal wiring 131, and the plating wiring 134 is drawn out to the side surface of the multilayer substrate 116. Similarly, the terminal 121 and the terminal 128 are connected by the inter-terminal wiring 132 in the multilayer substrate 116. In addition, a plating wiring 135 is connected to the inter-terminal wiring 132, and the plating wiring 135 is drawn out to the side surface of the multilayer substrate 116.

このように、メッキ用配線134,135は積層基板116の側面に露出した構造となっており、このメッキ用配線134,135から導通をとることにより、電解メッキ法により端子121,122,131,132の表面にメッキ金属層を形成している。   In this way, the plating wirings 134 and 135 are exposed on the side surfaces of the multilayer substrate 116, and by conducting from the plating wirings 134 and 135, terminals 121, 122, 131, A plated metal layer is formed on the surface 132.

このように形成された電子装置用パッケージ100は、例えば、図6に示すように、その内部に半導体素子141のパッドと端子121〜126をそれぞれボンディングワイヤ142により接続し、さらに圧電振動片143と端子127,128を導電性接着剤144にて固定し、積層基板116の上に固着したシームリング115の上から蓋体145にてパッケージ内部を気密に封止することで電子装置となる。   For example, as shown in FIG. 6, the electronic device package 100 formed in this way is connected to the pads of the semiconductor element 141 and the terminals 121 to 126 by bonding wires 142, and further to the piezoelectric vibrating piece 143. The terminals 127 and 128 are fixed with the conductive adhesive 144, and the inside of the package is hermetically sealed with the lid 145 from the seam ring 115 fixed on the laminated substrate 116, whereby an electronic device is obtained.

特開平7−122838号公報Japanese Patent Laid-Open No. 7-122838

しかしながら、上記電子装置用パッケージの構造において、近年のパッケージサイズが小型化・薄型化していることと、パッケージ外に引き出されるメッキ用配線が多数存在することから、積層基板側面に露出するメッキ用配線間の距離が小さくなってきている。このため、電子素子をパッケージに搭載した後、高温高湿などの特殊な環境においてメッキ用配線間で電流のリークが発生するおそれがある。
特に特性上重要な端子間でこのような電流のリークが生じると、電子装置としての特性を変動・劣化させる要因となり、また過度に特性が変動・劣化した場合には信頼性の低下につながると予想される。
However, in the structure of the electronic device package described above, since the recent package size has been reduced in size and thickness, and there are a large number of plating wirings drawn out of the package, the plating wiring exposed on the side surface of the laminated substrate The distance between them is getting smaller. For this reason, after mounting an electronic element on a package, current leakage may occur between plating wirings in a special environment such as high temperature and high humidity.
In particular, if such current leakage occurs between terminals that are important in terms of characteristics, it may cause fluctuations and deterioration of the characteristics of the electronic device, and if the characteristics are excessively fluctuated or deteriorated, it may lead to a decrease in reliability. is expected.

本発明は上記課題を解決するためになされたものであり、その目的は、積層基板側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止する電子装置用パッケージの製造方法および電子装置用パッケージを提供することにある。   SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is for an electronic device that prevents fluctuation / degradation of characteristics and deterioration of reliability in the electronic device due to the plating wiring exposed on the side surface of the laminated substrate. A package manufacturing method and an electronic device package are provided.

上記課題を解決するために、本発明の電子装置用パッケージの製造方法は、複数の基板を積層した積層基板と、電子素子との接続をなし表面にメッキ金属層を設けた端子と、前記端子との接続をなす端子間配線と、露出した前記端子の表面にメッキ金属層を形成するために前記積層基板の側面から前記端子間配線または前記端子に接続するように配置されたメッキ用配線と、を備えた電子装置用パッケージの製造方法であって、前記電子装置用パッケージ内に複数の配線経路を接続するメッキ用配線を形成し、前記積層基板における側面の前記メッキ用配線から電気を通電して前記端子の表面に電解メッキ法によりメッキ金属層を形成し、その後、前記電子装置用パッケージ内の複数の配線経路を接続した前記メッキ用配線を含む前記積層基板の一部を除去することで前記複数の配線経路を分離することを特徴とする。   In order to solve the above problems, a method of manufacturing an electronic device package according to the present invention includes a laminated substrate in which a plurality of substrates are laminated, a terminal that is connected to an electronic element and has a plated metal layer on the surface, and the terminal Inter-terminal wirings that are connected to each other, and plating wirings that are arranged so as to be connected to the inter-terminal wirings or the terminals from the side surface of the laminated substrate in order to form a plated metal layer on the exposed surface of the terminals. A method for manufacturing an electronic device package, comprising: forming a plating wiring for connecting a plurality of wiring paths in the electronic device package, and supplying electricity from the plating wiring on a side surface of the laminated substrate. Forming a plated metal layer on the surface of the terminal by an electrolytic plating method, and then including the plating wiring connected to a plurality of wiring paths in the electronic device package And separating said plurality of wiring paths by removing a portion of the.

この電子装置用パッケージの製造方法によれば、従来一つの配線経路について一つのメッキ用配線を接続して積層基板側面から引き出す必要があったが、パッケージ内部にて複数の配線経路をメッキ用配線で接続し、端子にメッキ金属層を形成後、メッキ用配線を含む基板の一部を除去することでそれぞれの配線経路を分離することができ、積層基板側面から引き出されるメッキ用配線を少なくすることができる。
このことから、メッキ用配線間の距離を電流のリークが発生しにくい距離に設計することが可能となり、積層基板側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止する電子装置用パッケージの製造方法を得ることができる。
According to this method of manufacturing a package for an electronic device, conventionally, it has been necessary to connect one plating wiring for one wiring path and pull it out from the side surface of the laminated substrate. After forming the plated metal layer on the terminals, each wiring path can be separated by removing a part of the substrate including the plating wiring, and the plating wiring drawn from the side surface of the laminated substrate is reduced. be able to.
This makes it possible to design the distance between the plating wirings so that current leakage is unlikely to occur, and the characteristics variation / deterioration and reliability in the electronic device due to the plating wiring exposed on the side of the laminated substrate It is possible to obtain a method for manufacturing an electronic device package that prevents the deterioration.

また、本発明の電子装置用パッケージの製造方法は、除去する前記積層基板の一部に溝を形成し、この溝に沿って前記積層基板の一部を折り取ることが望ましい。   In the electronic device package manufacturing method of the present invention, it is preferable that a groove is formed in a part of the laminated substrate to be removed, and a part of the laminated substrate is folded along the groove.

このようにすれば、除去する部分の基板に溝が形成されていることから、基板を容易に折り取ることができる。そして、基板にはメッキ用配線が形成されていることから、複数の配線経路を分離することができる。   In this way, since the groove is formed in the part of the substrate to be removed, the substrate can be easily folded. And since the wiring for plating is formed in the board | substrate, a some wiring path | route can be isolate | separated.

また、本発明の電子装置用パッケージの製造方法は、複数の基板を積層した積層基板と、電子素子との接続をなし表面にメッキ金属層を設けた端子と、前記端子との接続をなす端子間配線と、露出した前記端子の表面にメッキ金属層を形成するために前記積層基板の側面から前記端子間配線または前記端子に接続するように配置されたメッキ用配線と、を備えた電子装置用パッケージの製造方法であって、前記電子装置用パッケージ内に複数の配線経路を接続するメッキ用配線を形成し、前記積層基板における側面の前記メッキ用配線から電気を通電して前記端子の表面に電解メッキ法によりメッキ金属層を形成し、その後、前記電子装置用パッケージ内の複数の配線経路を接続する前記メッキ用配線の一部を除去することで前記複数の配線経路を分離することを特徴とする。   In addition, the method for manufacturing an electronic device package according to the present invention includes a laminated substrate in which a plurality of substrates are laminated, a terminal that is connected to an electronic element and has a plated metal layer on the surface, and a terminal that is connected to the terminal. An electronic device comprising: an inter-wiring; and a plating wiring arranged so as to be connected to the inter-terminal wiring or the terminal from a side surface of the laminated substrate in order to form a plated metal layer on the exposed surface of the terminal A method for manufacturing a package for a semiconductor device comprising: forming a wiring for plating that connects a plurality of wiring paths in the package for an electronic device; and energizing electricity from the plating wiring on a side surface of the laminated substrate. Forming a plated metal layer by electrolytic plating, and then removing a part of the plating wiring connecting the plurality of wiring paths in the electronic device package. And separating the road.

この電子装置用パッケージの製造方法によれば、従来一つの配線経路について一つのメッキ用配線を接続して積層基板側面から引き出す必要があったが、パッケージ内部にて複数の配線経路をメッキ用配線で接続し、端子にメッキ金属層を形成後、メッキ用配線の一部を除去することでそれぞれの配線経路を分離することができ、積層基板側面から引き出されるメッキ用配線を少なくすることができる。
このことから、メッキ用配線間の距離を電流のリークが発生しにくい距離に設計することが可能となり、積層基板側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止する電子装置用パッケージの製造方法を得ることができる。
According to this method of manufacturing a package for an electronic device, conventionally, it has been necessary to connect one plating wiring for one wiring path and pull it out from the side surface of the laminated substrate. After forming the plating metal layer on the terminal, the wiring paths can be separated by removing a part of the plating wiring, and the plating wiring drawn from the side surface of the laminated substrate can be reduced. .
This makes it possible to design the distance between the plating wirings so that current leakage is unlikely to occur, and the characteristics variation / deterioration and reliability in the electronic device due to the plating wiring exposed on the side of the laminated substrate It is possible to obtain a method for manufacturing an electronic device package that prevents the deterioration.

また、本発明の電子装置用パッケージの製造方法において、レーザ光を照射して前記メッキ用配線の一部を切断することが望ましい。   In the method for manufacturing an electronic device package according to the present invention, it is desirable that a part of the plating wiring is cut by irradiating a laser beam.

このように、メッキ用配線にレーザ光を照射してメッキ用配線を切断すれば、容易にそれぞれの配線経路を分離することができる。   Thus, if the plating wiring is cut by irradiating the plating wiring with the laser beam, the respective wiring paths can be easily separated.

本発明の電子装置用パッケージは、上記電子装置用パッケージの製造方法にて製造されたことを特徴とする。   The electronic device package of the present invention is manufactured by the above-described electronic device package manufacturing method.

この電子装置用パッケージは、積層基板の側面に露出するメッキ用配線が少なく形成でき、メッキ用配線間の距離を電流のリークが発生しにくい距離に配置することができる。そして、積層基板側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止する電子装置用パッケージを得ることができる。   This electronic device package can be formed with less plating wiring exposed on the side surface of the multilayer substrate, and the distance between the plating wirings can be arranged at a distance at which current leakage is unlikely to occur. And the package for electronic devices which prevents the fluctuation | variation / deterioration of the characteristic in an electronic device resulting from the wiring for plating exposed to the laminated substrate side surface and a reliability fall can be obtained.

以下、本発明を具体化した実施例について図面に従って説明する。
(第1の実施形態)
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)

図1は第1の実施形態における電子装置用パッケージの製造方法を説明する説明図であり、図1(a)は模式平面図、図1(b)は模式断面図、図1(c)は同図(a)のB矢視模式側面図である。
まず、積層基板16を形成するために、電気絶縁材料からなる基板11〜14を準備する。これらの基板11〜14は未焼成セラミックシートを所定の形状に打ち抜き、それぞれ各基板表面に所定のパターンの配線、端子を形成するとともにスルーホール部にも配線を形成する。そして、基板11〜14を積層した後、高温にて焼成し積層基板16を得る。
1A and 1B are explanatory views for explaining a method for manufacturing an electronic device package according to the first embodiment. FIG. 1A is a schematic plan view, FIG. 1B is a schematic cross-sectional view, and FIG. It is a B side view typical side view of the figure (a).
First, in order to form the laminated substrate 16, substrates 11 to 14 made of an electrically insulating material are prepared. These substrates 11 to 14 are formed by punching an unfired ceramic sheet into a predetermined shape, forming a predetermined pattern of wiring and terminals on the surface of each substrate, and forming wiring also in the through-hole portion. And after laminating | stacking the substrates 11-14, it bakes at high temperature and the laminated substrate 16 is obtained.

なお、基板11〜14の材料としては、アルミナ質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、ガラス・セラミック質焼結体などの電気絶縁材料が用いられる。また、配線はタングステン、モリブデン、マンガンなどの高融点金属粉末からなる金属ペーストをスクリーン印刷法により基板上に所定のパターンに形成している。   The materials of the substrates 11 to 14 include electrical insulating materials such as alumina sintered bodies, aluminum nitride sintered bodies, mullite sintered bodies, silicon carbide sintered bodies, and glass / ceramic sintered bodies. Used. For the wiring, a metal paste made of a refractory metal powder such as tungsten, molybdenum or manganese is formed in a predetermined pattern on the substrate by a screen printing method.

ここで、積層基板16の構造について詳しく説明する。
積層基板16は基板11をベース基板とし、その上に基板12が積層されている。基板12の上には内部を打ち抜いた枠状の基板13,14が積層され、積層基板16に凹部が形成される。また、基板14には、積層基板16の凹部に突出する折り取り部17が形成され、基板14と折り取り部の境界にくさび状の溝18が設けられている。
基板12の表面には端子21〜26が配置され、その端子21〜26の下部にはスルーホール配線が形成され基板11の表面に形成された配線に接続されている。また、基板14の表面には端子27,28が配置されている。
Here, the structure of the multilayer substrate 16 will be described in detail.
The laminated substrate 16 uses the substrate 11 as a base substrate, and the substrate 12 is laminated thereon. On the substrate 12, frame-shaped substrates 13 and 14 punched out are stacked, and a recess is formed in the stacked substrate 16. Further, the substrate 14 is formed with a folding portion 17 that protrudes into the concave portion of the laminated substrate 16, and a wedge-shaped groove 18 is provided at the boundary between the substrate 14 and the folding portion.
Terminals 21 to 26 are disposed on the surface of the substrate 12, and through-hole wirings are formed below the terminals 21 to 26 and connected to wirings formed on the surface of the substrate 11. Terminals 27 and 28 are disposed on the surface of the substrate 14.

次に端子21,22,27,28に関連する配線の接続状態について説明する。
端子27と端子22は、基板12,13,14を貫通するスルーホール電極と基板11上に形成された配線から構成される端子間配線31により接続されている。
また、端子28と端子21は、基板12,13,14を貫通するスルーホール配線と基板11上に形成された配線から構成される端子間配線32により接続されている。
Next, the connection state of the wirings related to the terminals 21, 22, 27, and 28 will be described.
The terminal 27 and the terminal 22 are connected by an inter-terminal wiring 31 including a through-hole electrode that penetrates the substrates 12, 13, and 14 and a wiring formed on the substrate 11.
Further, the terminal 28 and the terminal 21 are connected by an inter-terminal wiring 32 constituted by a through-hole wiring penetrating the substrates 12, 13, and 14 and a wiring formed on the substrate 11.

そして端子27と端子28は、端子27に接続される基板14と基板13の間のスルーホール配線から折り取り部17を経由して、端子28に接続される基板14と基板13の間のスルーホール配線に至るメッキ用配線33で接続されている。
さらに、端子27に接続される基板12と基板13の間のスルーホール配線から、積層基板16の側面に引き出されるメッキ用配線34が形成されている。
このように、二つの配線経路をメッキ用配線33にて接続することで、積層基板16の側面から引き出されるメッキ用配線34は1本となる。
The terminal 27 and the terminal 28 pass through the through hole wiring between the substrate 14 and the substrate 13 connected to the terminal 27 via the folding part 17 and pass through between the substrate 14 and the substrate 13 connected to the terminal 28. They are connected by plating wiring 33 that leads to hole wiring.
Further, a plating wiring 34 is formed to be drawn out to the side surface of the multilayer substrate 16 from a through-hole wiring between the substrate 12 and the substrate 13 connected to the terminal 27.
In this way, by connecting the two wiring paths with the plating wiring 33, the number of the plating wirings 34 drawn from the side surface of the multilayer substrate 16 becomes one.

次に、基板14上に環状のシームリング15を固着した後、積層基板16の側面に引き出されたメッキ用配線34に通電することで、電解メッキ法により金などのメッキ金属層を端子21,22,27,28の表面に形成する。
なお、図示はしないが、端子23〜26においてもそれぞれに接続されたメッキ用配線が積層基板16の側面に引き出され、このメッキ用配線に通電することにより各端子23〜26の表面にもメッキ金属層を形成している。
その後、図2に示すように折り取り部17を折り取り、電子装置用パッケージ1となる。
Next, after fixing the annular seam ring 15 on the substrate 14, the plating wiring 34 led out to the side surface of the multilayer substrate 16 is energized, so that a plated metal layer such as gold is attached to the terminals 21, by electrolytic plating. It is formed on the surfaces of 22, 27 and 28.
Although not shown, the plating wirings connected to the terminals 23 to 26 are drawn out to the side surfaces of the multilayer substrate 16, and the surfaces of the terminals 23 to 26 are plated by energizing the plating wirings. A metal layer is formed.
After that, as shown in FIG. 2, the folding part 17 is broken to form the electronic device package 1.

なお、本実施形態で、基板の一部を除去する方法として基板に溝を設けて折り取るようにしたが、他の方法としてカッターなどを用いて基板を切断しても良い。
また、パッケージ内部を気密に封止する構造により、例えば、フランジ部を設けたキャップ形状の蓋体にて封止する場合にはシームリング15を設ける必要はない。
In this embodiment, a groove is provided in the substrate as a method for removing a part of the substrate, and the substrate is folded. However, as another method, the substrate may be cut using a cutter or the like.
Further, due to the structure of hermetically sealing the inside of the package, for example, when sealing with a cap-shaped lid provided with a flange portion, it is not necessary to provide the seam ring 15.

以上のように、この電子装置用パッケージ1の製造方法によれば、従来一つの配線経路について一つのメッキ用配線を接続して積層基板側面から引き出す必要があったが、パッケージ内部にて、複数の配線経路をメッキ用配線33で接続することで積層基板16側面から引き出されるメッキ用配線を少なくすることができる。そして、端子にメッキ金属層を形成後、メッキ用配線33が形成された折り取り部17を折り取ることで、それぞれの配線経路を分離することができる。
このことから、メッキ用配線間の距離を電流のリークが発生しにくい距離に設計することが可能となり、積層基板16側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止する電子装置用パッケージ1の製造方法を得ることができる。
(第2の実施形態)
As described above, according to the method for manufacturing the electronic device package 1, conventionally, it has been necessary to connect one plating wiring to one wiring path and pull it out from the side surface of the laminated substrate. By connecting these wiring paths with the plating wiring 33, it is possible to reduce the plating wiring drawn out from the side surface of the multilayer substrate 16. Then, after forming the plated metal layer on the terminals, the wiring paths can be separated by breaking the folding portion 17 where the plating wiring 33 is formed.
This makes it possible to design the distance between the plating wirings so that current leakage is less likely to occur, and the characteristics variation / deterioration and reliability in the electronic device due to the plating wiring exposed on the side surface of the multilayer substrate 16 The manufacturing method of the package 1 for electronic devices which prevents a property fall can be obtained.
(Second Embodiment)

図3は第2の実施形態における電子装置用パッケージの製造方法を説明する説明図であり、図3(a)は模式平面図、図3(b)は模式断面図、図3(c)は同図(a)のC矢視模式側面図である。
まず、積層基板56を形成するために、電気絶縁材料からなる基板51〜54を準備する。これらの基板51〜54は未焼成セラミックシートを所定の形状に打ち抜き、それぞれ各基板表面に所定のパターンの配線、端子を形成するとともにスルーホール部にも配線を形成する。そして、基板51〜54を積層した後、高温にて焼成し積層基板56を得る。
3A and 3B are explanatory views for explaining a method for manufacturing an electronic device package according to the second embodiment. FIG. 3A is a schematic plan view, FIG. 3B is a schematic cross-sectional view, and FIG. It is a C side view schematic side view of the figure (a).
First, in order to form the laminated substrate 56, the substrates 51 to 54 made of an electrically insulating material are prepared. These substrates 51 to 54 are formed by punching an unfired ceramic sheet into a predetermined shape, forming a predetermined pattern of wiring and terminals on the surface of each substrate, and forming a wiring also in the through hole portion. And after laminating | stacking the board | substrates 51-54, it bakes at high temperature and the laminated substrate 56 is obtained.

ここで、積層基板56の構造について詳しく説明する。
積層基板56は基板51をベース基板とし、その上に基板52が積層されている。基板52の上には内部を打ち抜いた枠状の基板53,54が積層され、積層基板56に凹部が形成される。
基板52の表面には端子61〜66が配置され、その端子61〜66の下部にはスルーホール配線が形成され基板51の表面に形成された配線に接続されている。また、基板54の表面には端子67,68が配置されている。
Here, the structure of the multilayer substrate 56 will be described in detail.
The laminated substrate 56 uses the substrate 51 as a base substrate, and the substrate 52 is laminated thereon. On the substrate 52, frame-shaped substrates 53 and 54 punched out are stacked, and a recess is formed in the stacked substrate 56.
Terminals 61 to 66 are disposed on the surface of the substrate 52, and through-hole wirings are formed below the terminals 61 to 66 and connected to wirings formed on the surface of the substrate 51. Terminals 67 and 68 are disposed on the surface of the substrate 54.

次に端子61,62,67,68に関連する配線の接続状態について説明する。
端子67と端子62は、基板52,53,54を貫通するスルーホール電極と基板51上に形成された配線から構成される端子間配線71により接続されている。
また、端子68と端子61は、基板52,53,54を貫通するスルーホール配線と基板51上に形成された配線から構成される端子間配線72により接続されている。
Next, a connection state of wirings related to the terminals 61, 62, 67, and 68 will be described.
The terminal 67 and the terminal 62 are connected by a terminal-to-terminal wiring 71 composed of a through-hole electrode that penetrates the substrates 52, 53, and 54 and a wiring formed on the substrate 51.
Further, the terminal 68 and the terminal 61 are connected by an inter-terminal wiring 72 constituted by a through-hole wiring penetrating the substrates 52, 53 and 54 and a wiring formed on the substrate 51.

そして端子67と端子68は、基板54上でメッキ用配線73にて接続されている。
さらに、端子67に接続される基板52と基板53の間のスルーホール配線から、積層基板56の側面に引き出されるメッキ用配線74が形成されている。
このように、二つの配線経路をメッキ用配線73にて接続することで、積層基板56の側面から引き出されるメッキ用配線74は1本となる。
The terminals 67 and 68 are connected to each other by a plating wiring 73 on the substrate 54.
Further, a plating wiring 74 is formed to be drawn out to the side surface of the multilayer substrate 56 from the through-hole wiring between the substrate 52 and the substrate 53 connected to the terminal 67.
In this way, by connecting the two wiring paths with the plating wiring 73, the number of the plating wiring 74 drawn out from the side surface of the multilayer substrate 56 becomes one.

次に、基板54上に環状のシームリング55を固着した後、積層基板56の側面に引き出されたメッキ用配線74に通電することで、電解メッキ法により金などのメッキ金属層を端子61,62,67,68の表面に形成する。
なお、図示はしないが、端子63〜66においてもそれぞれに接続されたメッキ用配線が積層基板56の側面に引き出され、このメッキ用配線に通電することにより各端子63〜66の表面にもメッキ金属層を形成している。
その後、図4に示すように端子67と端子68を接続するメッキ用配線73にレーザ光を照射してこの配線を切断し、電子装置用パッケージ2となる。
Next, after fixing the annular seam ring 55 on the substrate 54, the plating wiring 74 led out to the side surface of the laminated substrate 56 is energized, so that a plated metal layer such as gold is attached to the terminals 61, 61 by electrolytic plating. It forms on the surface of 62,67,68.
Although not shown, the plating wirings connected to the terminals 63 to 66 are drawn out to the side surfaces of the multilayer substrate 56, and the surfaces of the terminals 63 to 66 are plated by energizing the plating wiring. A metal layer is formed.
After that, as shown in FIG. 4, the plating wiring 73 connecting the terminal 67 and the terminal 68 is irradiated with laser light to cut the wiring, whereby the electronic device package 2 is obtained.

なお、本実施形態で、レーザ光を照射してメッキ用配線を切断するようにしたが、他の方法として、カッターなどを用いてメッキ用配線から基板にかけて溝を設けるようにしてメッキ用配線を切断しても良い。   In this embodiment, the plating wiring is cut by irradiating the laser beam. However, as another method, the plating wiring is formed by providing a groove from the plating wiring to the substrate using a cutter or the like. It may be cut.

以上のように、この電子装置用パッケージ2の製造方法によれば、従来一つの配線経路について一つのメッキ用配線を接続して積層基板側面から引き出す必要があったが、パッケージ内部にて、複数の配線経路をメッキ用配線73で接続することで積層基板側面から引き出されるメッキ用配線を少なくすることができる。そして、端子にメッキ金属層を形成後、メッキ用配線33をレーザ光で照射することで除去して切断し、それぞれの配線経路を分離することができる。
このことから、メッキ用配線間の距離を電流のリークが発生しにくい距離に設計することが可能となり、積層基板側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止する電子装置用パッケージ2の製造方法を得ることができる。
As described above, according to the method for manufacturing the electronic device package 2, conventionally, it has been necessary to connect one plating wiring to one wiring path and pull it out from the side surface of the laminated substrate. By connecting these wiring paths with the plating wiring 73, it is possible to reduce the plating wiring drawn from the side surface of the laminated substrate. Then, after the plating metal layer is formed on the terminal, the plating wiring 33 can be removed and cut by irradiating with a laser beam, and the respective wiring paths can be separated.
This makes it possible to design the distance between the plating wirings so that current leakage is unlikely to occur, and the characteristics variation / deterioration and reliability in the electronic device due to the plating wiring exposed on the side of the laminated substrate It is possible to obtain a method of manufacturing the electronic device package 2 that prevents the decrease.

なお、上記実施形態では電子装置用パッケージに製造方法の説明として、1個の電子装置用パッケージを示して説明したが、母基板に複数の電子装置用パッケージを配置して上記と同様な工程で製造し、最後に各パッケージを切断などで分離することが好ましい。このようにすれば、生産性の向上した電子装置用パッケージの製造方法を得ることができる。   In the above-described embodiment, a single electronic device package has been described as an explanation of the manufacturing method for the electronic device package. However, a plurality of electronic device packages are arranged on the mother board in the same process as described above. It is preferable to manufacture and finally separate each package by cutting or the like. In this way, a method for manufacturing an electronic device package with improved productivity can be obtained.

また、以上、第1の実施形態および第2の実施形態で説明した電子装置用パッケージの製造方法を用いて製造された電子装置用パッケージは、積層基板の側面に露出するメッキ用配線が少なく形成でき、メッキ用配線間の距離を電流のリークが発生しにくい距離に配置され、積層基板側面に露出するメッキ用配線に起因する電子装置における特性の変動・劣化および信頼性低下を防止することができる。
さらに、外部環境に起因する電子装置の特性に影響を与えるような端子について、端子と接続するメッキ用配線がパッケージ側面に露出しないようにでき、このようにして製造された電子装置用パッケージを用いれば、安定した特性の電子装置を得ることができる。
In addition, the electronic device package manufactured using the method for manufacturing an electronic device package described in the first and second embodiments is formed with less plating wiring exposed on the side surface of the multilayer substrate. The distance between the plating wirings is such that current leakage is unlikely to occur, and it is possible to prevent fluctuation and deterioration of characteristics and deterioration of reliability in the electronic device due to the plating wiring exposed on the side surface of the multilayer substrate. it can.
Furthermore, with respect to terminals that affect the characteristics of the electronic device due to the external environment, the plating wiring connected to the terminals can be prevented from being exposed on the side of the package, and the electronic device package manufactured in this way is used. Thus, an electronic device having stable characteristics can be obtained.

なお、本発明の実施形態としてセラミック基板による実施を説明したが、ガラス基板、樹脂基板などを用いた電子装置用パッケージについても、本発明を実施することが可能である。   In addition, although implementation by a ceramic substrate was demonstrated as embodiment of this invention, this invention can be implemented also about the package for electronic devices using a glass substrate, a resin substrate, etc.

本発明に係る第1の実施形態を説明する説明図であり、(a)は模式平面図、(b)は模式断面図、(c)は同図(a)のB矢視模式側面図。It is explanatory drawing explaining 1st Embodiment which concerns on this invention, (a) is a schematic plan view, (b) is a schematic cross section, (c) is a schematic side view seen from the arrow B of the same figure (a). 第1の実施形態における完成した電子装置用パッケージの模式平面図。The schematic plan view of the package for electronic devices completed in 1st Embodiment. 本発明に係る第2の実施形態を説明する説明図であり、(a)は模式平面図、(b)は模式断面図、(c)は同図(a)のC矢視模式側面図。It is explanatory drawing explaining 2nd Embodiment which concerns on this invention, (a) is a schematic plan view, (b) is a schematic cross section, (c) is a schematic side view seen from the arrow C of the same figure (a). 第2の実施形態における完成した電子装置用パッケージの模式平面図。The schematic plan view of the package for electronic devices completed in 2nd Embodiment. 従来の電子装置用パッケージにおけるメッキ用配線の配置を説明する説明図であり、(a)は模式平面図、(b)は模式断面図、(c)は同図(a)のD矢視模式側面図。It is explanatory drawing explaining arrangement | positioning of the wiring for plating in the conventional package for electronic devices, (a) is a schematic top view, (b) is a schematic cross section, (c) is a schematic diagram of D arrow of the same figure (a). Side view. 従来の電子装置の一例を示す模式断面図。FIG. 10 is a schematic cross-sectional view illustrating an example of a conventional electronic device.

符号の説明Explanation of symbols

1,2…電子装置用パッケージ、16…積層基板、17…折り取り部、18…溝、21,22,23,24,25,26,27,28…端子、31,32…端子間配線、33,34…メッキ用配線、56…積層基板、61,62,63,64,65,66,67,68…端子、71,72…端子間配線、73,74…メッキ用配線。
DESCRIPTION OF SYMBOLS 1,2 ... Electronic device package, 16 ... Laminated substrate, 17 ... Folding part, 18 ... Groove, 21, 22, 23, 24, 25, 26, 27, 28 ... Terminal, 31, 32 ... Inter-terminal wiring, 33, 34 ... wiring for plating, 56 ... laminated substrate, 61, 62, 63, 64, 65, 66, 67, 68 ... terminals, 71, 72 ... wiring between terminals, 73, 74 ... wiring for plating.

Claims (5)

複数の基板を積層した積層基板と、
電子素子との接続をなし表面にメッキ金属層を設けた端子と、
前記端子との接続をなす端子間配線と、
露出した前記端子の表面にメッキ金属層を形成するために前記積層基板の側面から前記端子間配線または前記端子に接続するように配置されたメッキ用配線と、を備えた電子装置用パッケージの製造方法であって、
前記電子装置用パッケージ内に複数の配線経路を接続するメッキ用配線を形成し、
前記積層基板における側面の前記メッキ用配線から電気を通電して前記端子の表面に電解メッキ法によりメッキ金属層を形成し、
その後、前記電子装置用パッケージ内の複数の配線経路を接続した前記メッキ用配線を含む前記積層基板の一部を除去することで前記複数の配線経路を分離することを特徴とする電子装置用パッケージの製造方法。
A laminated substrate in which a plurality of substrates are laminated;
Terminals that are connected to electronic elements and have a plated metal layer on the surface;
Inter-terminal wiring for connection with the terminals;
Manufacturing of an electronic device package comprising: a wiring for plating arranged to connect to the inter-terminal wiring or the terminal from a side surface of the laminated substrate in order to form a plated metal layer on the exposed surface of the terminal A method,
Forming a wiring for plating connecting a plurality of wiring paths in the electronic device package;
By energizing electricity from the plating wiring on the side surface of the multilayer substrate, a plated metal layer is formed on the surface of the terminal by electrolytic plating,
Thereafter, the plurality of wiring paths are separated by removing a part of the laminated substrate including the plating wiring connected to the plurality of wiring paths in the electronic device package. Manufacturing method.
請求項1に記載の電子装置用パッケージの製造方法において、
除去する前記積層基板の一部に溝を形成し、この溝に沿って前記積層基板の一部を折り取ることを特徴とする電子装置用パッケージの製造方法。
In the manufacturing method of the package for electronic devices of Claim 1,
A method of manufacturing a package for an electronic device, comprising: forming a groove in a part of the laminated substrate to be removed, and breaking off a part of the laminated substrate along the groove.
複数の基板を積層した積層基板と、
電子素子との接続をなし表面にメッキ金属層を設けた端子と、
前記端子との接続をなす端子間配線と、
露出した前記端子の表面にメッキ金属層を形成するために前記積層基板の側面から前記端子間配線または前記端子に接続するように配置されたメッキ用配線と、を備えた電子装置用パッケージの製造方法であって、
前記電子装置用パッケージ内に複数の配線経路を接続するメッキ用配線を形成し、
前記積層基板における側面の前記メッキ用配線から電気を通電して前記端子の表面に電解メッキ法によりメッキ金属層を形成し、
その後、前記電子装置用パッケージ内の複数の配線経路を接続する前記メッキ用配線の一部を除去することで前記複数の配線経路を分離することを特徴とする電子装置用パッケージの製造方法。
A laminated substrate in which a plurality of substrates are laminated;
Terminals that are connected to electronic elements and have a plated metal layer on the surface;
Inter-terminal wiring for connection with the terminals;
Manufacturing of an electronic device package comprising: a wiring for plating arranged to connect to the inter-terminal wiring or the terminal from a side surface of the laminated substrate in order to form a plated metal layer on the exposed surface of the terminal A method,
Forming a wiring for plating connecting a plurality of wiring paths in the electronic device package;
By energizing electricity from the plating wiring on the side surface of the multilayer substrate, a plated metal layer is formed on the surface of the terminal by electrolytic plating,
Thereafter, the plurality of wiring paths are separated by removing a part of the plating wiring that connects the plurality of wiring paths in the electronic device package.
請求項3に記載の電子装置用パッケージの製造方法において、
レーザ光を照射して前記メッキ用配線の一部を切断することを特徴とする電子装置用パッケージの製造方法。
In the manufacturing method of the package for electronic devices of Claim 3,
A method of manufacturing a package for an electronic device, wherein a part of the plating wiring is cut by irradiating a laser beam.
請求項1乃至4のいずれか一項に記載の電子装置用パッケージの製造方法にて製造されたことを特徴とする電子装置用パッケージ。
An electronic device package manufactured by the method for manufacturing an electronic device package according to claim 1.
JP2005180210A 2005-06-21 2005-06-21 Package for electronic device and manufacturing method thereof Withdrawn JP2007005343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005180210A JP2007005343A (en) 2005-06-21 2005-06-21 Package for electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180210A JP2007005343A (en) 2005-06-21 2005-06-21 Package for electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007005343A true JP2007005343A (en) 2007-01-11

Family

ID=37690711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180210A Withdrawn JP2007005343A (en) 2005-06-21 2005-06-21 Package for electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007005343A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197033A (en) * 2007-02-15 2008-08-28 Epson Toyocom Corp Charge detecting type sensor, and package container used therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197033A (en) * 2007-02-15 2008-08-28 Epson Toyocom Corp Charge detecting type sensor, and package container used therefor

Similar Documents

Publication Publication Date Title
US10832980B2 (en) Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module
JP6140834B2 (en) Wiring board and electronic device
US10334740B2 (en) Electronic-component mount substrate, electronic device, and electronic module
US9848491B2 (en) Wiring board, electronic device, and electronic module
JP6133901B2 (en) Wiring board, electronic device and light emitting device
US20070241830A1 (en) Surface mount crystal oscillator and method of manufacturing same
JP5312223B2 (en) Wiring board
JP2006339277A (en) Substrate for connection and manufacturing method thereof
JP2006270082A (en) Wiring board and electronic device using it
JP2011071368A (en) Multiple-pattern wiring board
JP2007005343A (en) Package for electronic device and manufacturing method thereof
JP6224473B2 (en) Wiring board, electronic device and electronic module
JP2003017816A (en) Wiring board of multiple allocation
JP4673670B2 (en) Method for manufacturing piezoelectric device
JP2015012157A (en) Wiring board and electronic device
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP5274434B2 (en) Electronic component storage package
JP2010129661A (en) Mounting structure of electronic device
JP2006332932A (en) Quartz resonator with seating
JP4214035B2 (en) Wiring board and electronic device
JP2006005035A (en) Ceramic package assembly for storing electronic component and ceramic package
JP2003283067A (en) Multiple wiring board
JP5865783B2 (en) Electronic component storage container and electronic device
JP2009207067A (en) Piezoelectric device
JPH10275874A (en) Wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902