JP2006526363A - Pciエクスプレスにおけるパケット結合 - Google Patents

Pciエクスプレスにおけるパケット結合 Download PDF

Info

Publication number
JP2006526363A
JP2006526363A JP2006514353A JP2006514353A JP2006526363A JP 2006526363 A JP2006526363 A JP 2006526363A JP 2006514353 A JP2006514353 A JP 2006514353A JP 2006514353 A JP2006514353 A JP 2006514353A JP 2006526363 A JP2006526363 A JP 2006526363A
Authority
JP
Japan
Prior art keywords
packet
pci express
single packet
combined
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006514353A
Other languages
English (en)
Other versions
JP4327199B2 (ja
Inventor
ムンギア,ピーター
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2006526363A publication Critical patent/JP2006526363A/ja
Application granted granted Critical
Publication of JP4327199B2 publication Critical patent/JP4327199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • H04L12/4633Interconnection of networks using encapsulation techniques, e.g. tunneling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/41Flow control; Congestion control by acting on aggregated flows or links
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2212/00Encapsulation of packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)

Abstract

パケットを結合する方法と装置を開示する。いろいろな実施形態において、具体的なプロトコルに則した複数のパケットを結合し、同じプロトコルの単一パケットにする。その単一パケットは結合されたパケットのそれぞれの識別情報も保存する。その識別情報を用いて結合されたパケットを分割及び/またはそれぞれの宛先に経路指定することができる。

Description

ここに開示した実施形態は、パケット送信に関し、特に送信に先立つパケットの結合に関する。
コンピュータシステム内で、または(例えば、ネットワークを介して)コンピュータシステム間で、データは多くの異なる形で送信される。一部のシステムでは、データはグループ化され、パケットとして送信される。PCIエクスプレス(Peripheral Component Interconnect Special Interest Group’s Peripheral Component Interconnect Express 1.0仕様書、2002年7月22日発行)は、データをパケット化して送信するプロトコルの一例である。使用するプロトコルに係わらず、パケットの送信にはある程度のオーバーヘッドと最小パケットサイズが必要となる。
例えば、パケットの内容及び/または宛先に関する情報を含むヘッダー(例えば、オーバーヘッド)を必要とするパケットがある。パケットの送信前に最小パケットサイズを必要とする場合、その最小サイズ要件を満たさないパケットにビットを追加的に「詰め込む」システムもある。詰め込まれたビットは有用な情報は含んでおらず、システムの効率が下がる。
以下に示すのは、PCIエクスプレストランザクションの例であり、一般的に、最小パケットサイズ要件を満足するためにビットを詰め込むことを要するものである。第1に、IOマップされた(例えば、入出力マップされた)デバイスに対する簡単なシーケンスであり、これはインデックスレジスタへの8ビットIO書き込みトランザクションと、それに続く対応するデータレジスタへの8ビットIOサイクルを必要とする。これは2つの完全なPCIエクスプレストランザクションになり、両方とも長さと効率は最小である。
第2に、FIFO(例えば、ファーストイン、ファーストアウト)またはドアベルレジスタの読み出しであり、これはその都度別々のPCIエクスプレストランザクションを用いた同じアドレスの繰り返し読み出しよりなる。第3に、一部の特殊なメモリトランザクション(例えば、フラッシュメモリデバイスのプログラミング)であり、これはコマンドシーケンスの順序でバイトまたはワード書き込みを要する。これらの書き込みは、それぞれ別々のPCIエクスプレストランザクションを要する。
このように、これら3つのプロセスは、それぞれ長さが最小のPCIエクスプレストランザクションを複数必要とし、ビットの詰め込みのために不要なビットを非効率に送信することになりがちである。さらにまた、追加的なPCIエクスプレストランザクションには、パケットを構成し、パケットを送信し、パケット送信のアクノレッジを受けるために、それぞれシステムリソースを必要とする。
帯域幅が狭い周辺デバイスとIOデバイスをデータトラフィックが通る場合に、これらのデバイスの稼働率が低くなるので、パケットオーバーヘッドと最小パケットサイズの欠点が特に顕著となる。稼働率が低くなると、パワーが無駄になるが、これは低パワーシステムで特に問題となる。スイッチの場合、稼働率が低いと性能が非効率となり、アービトレーションの非効率性にもつながる。
[発明の詳細な説明]
添付した図面において、いろいろな実施形態を限定としてではなく例示として示した。同じ構成要素には同じ参照符号を用いた。本開示において、「1つの」、「その」、「他の」、「別の」、「いろいろな」実施形態は、必ずしも同じ実施形態を指すものではなく、少なくとも1つの実施形態を指していることに留意すべきである。
以下の説明では、説明を目的として、いろいろな実施形態を完全に理解してもらうため、具体的な詳細を多く記載した。当業者には明らかであるが、実施形態はこれらの具体的な詳細がなくても実施することができる。他の場合において、これらの実施形態の詳細が不明瞭にならないように、一部の構造とデバイスは省略または単純化してある。
以下の説明と添付した図面により例示する。しかし、これらの例は、可能なすべての実施形態を包括的に列挙することを目的としたものではないので、限定として解釈してはならない。ここに開示したいろいろな方法は、機械読み出し可能な媒体に格納された命令を読み出し、その命令に従って機能を実行する機械を用いて実施することができる。機械読み出し可能な媒体には、機械(例えば、コンピュータ)により読み出し可能な形式で情報を提供(例えば、格納及び/または送信)するいかなるメカニズムも含まれる。例えば、機械読み出し可能媒体には、読み出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記録媒体、光記憶媒体、フラッシュメモリデバイス、及び電気的、光学的、音響的またはその他の形式の伝搬信号(例えば、搬送波、赤外線信号、デジタル信号など)が含まれる。
図1を参照する。図1にはパケットを結合する方法が示されている。ブロック10において、具体的プロトコル(例えば、PCIエクスプレスなど)に則した複数のパケットを結合して単一パケットにする。その単一パケットは、その結合された複数のパケットと同じプロトコルに則している。
ブロック12において、結合されたパケットのそれぞれの識別情報をその単一パケットに保存する。いろいろな実施形態において、識別情報の保存には、その単一パケット内の結合されたパケットのそれぞれのヘッダーを保持することが含まれる。1つの実施形態において、識別情報の保存はパケットの結合と同時に行われる。
図2は、複数のパケットが結合されて含まれる単一パケットの例を示す。具体的に、単一パケット14は、ヘッダー16、結合されたパケット18、周期的冗長検査(「CRC」)20が含まれる。いろいろな実施形態において、ヘッダー16には、単一パケット14が結合されたパケット18を含むことの表示が含まれる。他の実施形態において、単一パケット14が結合されたパケット18を含むことの表示は、単一パケット14内の別の部分(例えば、他のフィールドなど)にあってもよい。
結合された各パケット18は、ヘッダー22、データフィールド24、及びCRC26を含む。結合されたパケット18は同じものでもよいし、互いに異なるものでもよい。例えば、PCIエクスプレスは、異なるタイプのパケットを利用する。そのパケットはトランザクションによって異なり、どのように結合してもよい。その理由は、実施形態では、異なるパケットタイプを単一パケットに結合するその結合の仕方は制限されていないからである。
図1には示していないが、本方法のいろいろな実施形態には、付加的な特徴が含まれる。例えば、単一パケットが一旦生成されると、その単一パケットは、パケットを結合及び分割できるデバイスに送られる。1つの実施形態において、PCIエクスプレスバスを介してその単一パケットを送る。受信デバイスは、例えば、PCIエクスプレスルートデバイス、PCIエクスプレススイッチ、またはPCIエクスプレス周辺デバイスなどである。PCIエクスプレス周辺デバイスの例としては、他にもあるが、ギガビットイーサネット(登録商標)やアクセラレイテッドグラフィックスポート等のIOデバイスがある。
受信デバイスがスイッチの場合、異なるイベントが起こり得る。例えば、スイッチが単一パケットを一旦受信すると、そのスイッチはその単一パケットを他のデバイスに経路指定または送信する。あるいは、そのスイッチは、その単一パケットを分割(例えば、結合されたパケットを抽出)して、抽出したパケットを適当な送り先に送信することができる。
いろいろな実施形態において、スイッチは、その単一パケットを再経路指定するか結合されたパケットの抽出を開始するかを判断するために、その単一パケットのヘッダーを使用する。パケットを抽出すると、スイッチは抽出したパケット(例えば、以前保存された)のヘッダーを使用して、抽出した各パケットをどこに送るべきか判断することができる。
しかし、受信デバイスが周辺デバイスである場合、単一パケットを単に受信し、結合されたパケットを使用または送信するために抽出する。
図1に示した方法を、結合を通信リンクの再同期と連携させることにより拡張することができる。例えば、PCIエクスプレスの場合、閾値基準(例えば、リンクが所定時間アクティブでない場合など)に基づきデバイス間のリンクをパワーダウンするように設定することができる。データを送受信するためにリンクにパワーアップするよう信号を送る時、リンクを再同期させなければならない。リンクをパワーアップしなければならないと表示されてから、再同期が完了するまでには必ずレイテンシー期間が必要である。
いろいろな実施形態において、リンクの再同期の前及び/または間にパケットを結合することにより、この内在的レイテンシー期間を利用する。他の実施形態において、再同期を意図的に遅延させる。意図的な遅延により生じた付加的レイテンシーにより、パケットの結合のためにさらに時間を利用できる。
これに関して、図3は、意図的に再同期を遅延させる方法の1つの実施形態を示すフローチャートである。ブロック28において、利用可能なパケットを結合して単一パケットにする。判断ブロック30において、所定時間が経過し、及び/または最小結合パケットサイズ閾値が満たされたかどうか判断する。必要な条件を満足しなかった場合、ブロック28においてパケットの結合を継続する。しかし、必要な条件を満足した場合、ブロック32においてリンクの再同期を進める。リンクを一旦再同期すると、ブロック34において信号パケットを送る。
図4は、上で説明したいろいろな実施形態の一部を実行するために使用することができる2つのデバイスを示した概略図である。具体的に、第1のPCIエクスプレスデバイス36が第2のPCIエクスプレスデバイス38に結合している。上で述べたように、各デバイスは、PCIエクスプレスルートデバイス、PCIエクスプレススイッチデバイス、PCIエクスプレス周辺デバイスの1つであってもよい。
1つの実施形態において、デバイス36(及び場合によってデバイス38)は、PCIエクスプレスに則した複数のパケットを結合して、PCIエクスプレスに則した、結合されたパケットのそれぞれの識別情報を含む単一パケットにすることができる。デバイス36は、PCIエクスプレスリンクを介して単一パケットをデバイス38に送信することもできる。
デバイス38は、デバイス36から受信した単一パケットを他のPCIエクスプレスデバイスに経路指定し、その単一パケットから結合されたパケットを抽出し、その抽出したパケットを適当な宛先に送ることができる。いろいろな実施形態において、その適当な宛先は単一パケットのヘッダー及び/またはその単一パケット内の結合されたパケットのそれぞれのヘッダーにより決められる。
デバイス36とデバイス38は、それぞれポート35を含む。そのポート35は関連するトランスミッタ及びレシーバのグループである。いろいろな実施形態において、ポート35はマッチング機能を有する(例えば、両ポート35は、必要に応じて、上り方向及び下り方向両方のパケットを結合及び分割することができる)。図示した実施形態において、デバイス36とデバイス38の間には4つのレーン37がある。「レーン」は一組の差動送受信ペアである。ここで使用する「リンク」という用語(例えば、PCIエクスプレスリンクなど)は、2つ(またはそれ以上)のポート及びそれを相互接続しているレーンを指す。
図5は、グラフィックスコントローラ46、グラフィックスコントローラと結合した第1のPCIエクスプレスデバイス(例えば、ルート40など)、及び第2のPCIエクスプレスデバイス(例えば、スイッチ48など)を含むシステムを示す。このシステムは、ルート40に結合した中央処理ユニット(「CPU」)42、ルート40に結合したメモリ44、スイッチ48に結合したレガシーエンドポイント50、スイッチ48に結合したエンドポイント52も含む。図5ではルート40を単一エレメントとして示したが、ルート40は、メモリコントローラハブ(例えば、CPU42、グラフィックスコントローラ46、メモリ44に結合したノースブリッジなど)と、IOコントローラハブ(例えば、ノースブリッジとスイッチ48に結合したサウスブリッジなど)を有してもよい。
ルート40とスイッチ48は、上で説明した方法(例えば、パケットの結合、分割、及び経路指定)を実施することができる。同様に、エンドポイント52は前に説明した方法を実施することもできる。しかし、レガシーエンドポイント50はパケットを結合及び分割することはできない。
図6は、図5のシステムにあるデバイスの結合機能を有効にすることに基づく異なるデータストリームを示す。例えば、ルート40の結合機能が無効とされている場合(例えば、各パケットは別々に送られる)、レーン47上のパケットストリームは、図6中、ストリーム0として現れる。たぶん、各パケットを別々に送信すると、上で説明したように、送信用の最小パケットサイズを満たすために、ビットの詰め込みが必要となる。
しかし、ルート40、スイッチ48、及びエンドポイント52でパケット結合が有効となっていると、レーン47上のパケットストリームは、例えば、サイズ、宛先、宛先デバイスの結合能力(及び/またはその有効性)に基づき複数のパケットが適当に結合された、図6のストリーム1のようになるだろう。スイッチ48は、受信パケットをその適当な宛先に基づいて経路指定する。パケットがストリーム1のようになる場合、結合されていないパケットCとDは、レガシーエンドポイント50に送られ、結合されてABとEFGを含むパケットは、エンドポイント52に送られる。このように、ライン49のパケットストリームは、図6のストリーム2(例えば、パケットは結合されていない)のようになり、ライン51のパケットストリームは図6のストリーム3のようになる。
ここに開示した方法とデバイスを利用することにより、一部のPCIシステムの効率は、パケットを結合しない従来システムに対して5−10%高くなる。いくつかある利点の中で特に、ここに開示したいろいろな実施形態をチップセットサウスブリッジで使用したとき、ポート利用効率が大幅に向上し、これにより同じデバイス中のトラフィックが大きい周辺部により大きな帯域幅を使用することができる。
言うまでもなく、いろいろな実施形態の多数の特徴と利点をその詳細な構造と機能と共に説明したが、この開示は例示である。添付したクレームの文言の広く一般的な意味により表されるように、これらのいろいろな実施形態の範囲から逸脱することなく、詳細、特に構造と部分管理において変更することが可能である。
複数パケットを単一パケットに結合する方法の一実施形態を示すフローチャートである。 複数の結合パケットを含むパケットの一実施形態を示す図である。 複数パケットの単一パケットへの結合が完了するまでリンクの再同期を遅らせる方法の一実施形態を示すフローチャートである。 ここに開示したいろいろな実施形態による、パケットを結合及び分割できる、第2のPCIエクスプレスデバイスに結合した第1のPCIエクスプレスデバイスを示す図である。 パケットを結合及び分割することができる複数のPCIエクスプレスデバイスを含むシステムを示す図である。 図5のシステムにおいて、デバイスの結合機能の有効化(enablement)に基づく異なるデータストリームを示す図である。

Claims (26)

  1. 一プロトコルに則した複数のパケットを結合して同じプロトコルに則した単一パケットにするステップと、
    前記結合されたパケットのそれぞれの識別情報を前記単一パケット内に保存するステップと、
    前記単一パケットに表示を追加して前記結合されたパケットが前記単一パケット内に含まれていることを示すステップと、を有することを特徴とする方法。
  2. 請求項1に記載の方法であって、
    前記追加は、前記単一パケットにヘッダーを付加するステップを有することを特徴とする方法。
  3. 請求項1に記載の方法であって、
    前記単一パケットをパケットの結合及び分割が可能なデバイスに送信するステップをさらに有することを特徴とする方法。
  4. 請求項3に記載の方法であって、
    前記単一パケットを受信するステップと、
    前記単一パケットを他のデバイスに送信するステップと、をさらに有することを特徴とする方法。
  5. 請求項3に記載の方法であって、
    前記単一パケットを受信するステップと、
    前記結合されたパケットを抽出するステップと、をさらに有することを特徴とする方法。
  6. 請求項5に記載の方法であって、
    抽出された各パケットを適当な宛先に送信するステップをさらに有することを特徴とする方法。
  7. 請求項1に記載の方法であって、
    前記結合は、(i)ペリフェラルコンポーネントインターコネクト(PCI)エクスプレスリンクの再同期前、及び(ii)PCIエクスプレスリンクの再同期中のうち少なくとも一方で実行されることを特徴とする方法。
  8. 請求項1に記載の方法であって、
    所定時間及び最小結合パケットサイズ閾値のうち少なくとも一方に基づきPCIエクスプレスリンクの再同期を遅らせるステップをさらに有することを特徴とする方法。
  9. 一プロトコルに則した単一パケットを受信するステップを有し、
    前記単一パケットが、結合された複数のパケットと前記結合されたパケットが前記単一パケット内に含まれていることを示すヘッダーとを含み、
    結合された各パケットが同じプロトコルに則し、それに関連した識別情報を有することを特徴とする方法。
  10. 請求項9に記載の方法であって、
    バスに結合したデバイスに前記単一パケットを経路指定するステップをさらに有する方法。
  11. 請求項9に記載の方法であって、
    前記単一パケットから前記結合されたパケットを抽出するステップをさらに有することを特徴とする方法。
  12. 請求項11に記載の方法であって、
    前記抽出されたパケットを適当な宛先に送信するステップをさらに有することを特徴とする方法。
  13. ペリフェラルコンポーネントインターコネクト(PCI)エクスプレスに則した複数のパケットを結合してPCIエクスプレスに則した単一パケットとし、
    PCIエクスプレスリンクを介して前記単一パケットを送信することができる第1のPCIエクスプレスデバイスと、
    前記単一パケットを受信する第2のPCIエクスプレスデバイスと、を有する装置であって、
    前記単一パケットが、その中の前記結合されたパケットのそれぞれの識別情報と、前記結合されたパケットが前記単一パケット内に含まれていることを示すヘッダーとを含むことを特徴とする装置。
  14. 請求項13に記載の装置であって、
    前記第1のPCIエクスプレスデバイスは、PCIエクスプレスルートデバイス、PCIエクスプレススイッチデバイス、及びPCIエクスプレス周辺デバイスのうちの1つを有し、
    前記第2のPCIエクスプレスデバイスは、PCIエクスプレスルートデバイス、PCIエクスプレススイッチデバイス、及びPCIエクスプレス周辺デバイスのうちの1つを有することを特徴とする装置。
  15. 請求項13に記載の装置であって、
    前記第2のPCIエクスプレスデバイスは、(i)前記単一パケットを他のPCIエクスプレスデバイスに経路指定、(ii)前記単一パケットから前記結合されたパケットを抽出、及び(iii)前記抽出されたパケットを適当な宛先に送信のうち少なくとも1つが可能であることを特徴とする装置。
  16. グラフィックスコントローラと、
    前記グラフィックスコントローラに結合した第1のペリフェラルコンポーネントインターコネクト(PCI)エクスプレスデバイスと、
    前記単一パケットを受信する第2のPCIエクスプレスデバイスと、を有するシステムであって、
    前記第1のPCIエクスプレスデバイスは、
    ペリフェラルコンポーネントインターコネクト(PCI)エクスプレスに則した複数のパケットを結合してPCIエクスプレスに則した単一パケットとし、
    PCIエクスプレスリンクを介して前記単一パケットを送信することができ、
    前記単一パケットが、その中の前記結合されたパケットのそれぞれの識別情報と、前記結合されたパケットが前記単一パケット内に含まれていることを示すヘッダーとを含むことを特徴とするシステム。
  17. 請求項16に記載のシステムであって、
    前記第1のPCIエクスプレスデバイスは、PCIエクスプレスルートデバイス、PCIエクスプレススイッチデバイス、及びPCIエクスプレス周辺デバイスのうちの1つを有し、
    前記第2のPCIエクスプレスデバイスは、PCIエクスプレスルートデバイス、PCIエクスプレススイッチデバイス、及びPCIエクスプレス周辺デバイスのうちの1つを有することを特徴とするシステム。
  18. 請求項16に記載のシステムであって、
    前記第2のPCIエクスプレスデバイスは、(i)前記単一パケットを他のPCIエクスプレスデバイスに経路指定、(ii)前記単一パケットから前記結合されたパケットを抽出、及び(iii)前記抽出されたパケットを適当な宛先に送信のうち少なくとも1つが可能であることを特徴とするシステム。
  19. 機械読み出し可能媒体であって、機械により実行された時、前記機械に
    一プロトコルに則した複数のパケットを結合して同じプロトコルに則した単一パケットにするステップと、
    前記結合されたパケットのそれぞれの識別情報を前記単一パケット内に保存するステップと、
    前記単一パケットに表示を追加して前記結合されたパケットが前記単一パケット内に含まれていることを示すステップと、を有する動作を実行させる命令を有含むことを特徴とする機械読み出し可能媒体。
  20. 請求項19に記載の機械読み出し可能媒体であって、前記追加は、
    前記単一パケットにヘッダーを付加するステップを有することを特徴とする機械読み出し可能媒体。
  21. 請求項19に記載の機械読み出し可能媒体であって、前記動作は
    前記単一パケットをパケットの結合及び分割が可能なデバイスに送信するステップをさらに有することを特徴とする機械読み出し可能媒体。
  22. 請求項21に記載の機械読み出し可能媒体であって、前記動作は
    前記単一パケットを受信するステップと、
    前記単一パケットを他のデバイスに送信するステップと、をさらに有することを特徴とする機械読み出し可能媒体。
  23. 請求項21に記載の機械読み出し可能媒体であって、前記動作は
    前記単一パケットを受信するステップと、
    前記結合されたパケットを抽出するステップと、をさらに有することを特徴とする機械読み出し可能媒体。
  24. 請求項23に記載の機械読み出し可能媒体であって、前記動作は
    抽出された各パケットを適当な宛先に送信するステップをさらに有することを特徴とする機械読み出し可能媒体。
  25. 請求項19に記載の機械読み出し可能媒体であって、
    前記結合は、(i)ペリフェラルコンポーネントインターコネクト(PCI)エクスプレスリンクの再同期前、及び(ii)PCIエクスプレスリンクの再同期中のうち少なくとも一方で実行されることを特徴とする機械読み出し可能媒体。
  26. 請求項19に記載の機械読み出し可能媒体であって、前記動作は
    所定時間及び最小結合パケットサイズ閾値のうち少なくとも一方に基づきPCIエクスプレスリンクの再同期を遅らせるステップをさらに有することを特徴とする機械読み出し可能媒体。
JP2006514353A 2003-05-23 2004-05-12 Pciエクスプレスにおけるパケット結合 Expired - Fee Related JP4327199B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/444,164 US7609723B2 (en) 2003-05-23 2003-05-23 Packet combining on PCI express
PCT/US2004/014851 WO2004107713A2 (en) 2003-05-23 2004-05-12 Packet combining on pci express

Publications (2)

Publication Number Publication Date
JP2006526363A true JP2006526363A (ja) 2006-11-16
JP4327199B2 JP4327199B2 (ja) 2009-09-09

Family

ID=33450582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514353A Expired - Fee Related JP4327199B2 (ja) 2003-05-23 2004-05-12 Pciエクスプレスにおけるパケット結合

Country Status (8)

Country Link
US (1) US7609723B2 (ja)
EP (2) EP1627314B1 (ja)
JP (1) JP4327199B2 (ja)
KR (2) KR20060025146A (ja)
CN (1) CN100416534C (ja)
AT (2) ATE490508T1 (ja)
DE (1) DE602004030329D1 (ja)
WO (1) WO2004107713A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051537A (ja) * 2011-08-31 2013-03-14 Kyocera Document Solutions Inc 画像処理装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457897B1 (en) * 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
US20050034045A1 (en) * 2003-08-08 2005-02-10 Lueck Andrew W. System for optimizing PCI-Express communications
US7974268B2 (en) * 2003-09-29 2011-07-05 Genband Us Llc Internet trunking protocol
US9264384B1 (en) 2004-07-22 2016-02-16 Oracle International Corporation Resource virtualization mechanism including virtual host bus adapters
US7447233B2 (en) * 2004-09-29 2008-11-04 Intel Corporation Packet aggregation protocol for advanced switching
CN100351734C (zh) * 2004-12-31 2007-11-28 华硕电脑股份有限公司 主机板
JP4928732B2 (ja) * 2005-01-17 2012-05-09 株式会社リコー データ転送システム及び電子機器
US7765357B2 (en) * 2005-03-24 2010-07-27 Fujitsu Limited PCI-express communications system
US7246191B2 (en) * 2005-03-31 2007-07-17 Intel Corporation Method and apparatus for memory interface
EP1750202A1 (en) * 2005-07-11 2007-02-07 Nvidia Corporation Combining packets for a packetized bus
US7624221B1 (en) * 2005-08-01 2009-11-24 Nvidia Corporation Control device for data stream optimizations in a link interface
US9813283B2 (en) 2005-08-09 2017-11-07 Oracle International Corporation Efficient data transfer between servers and remote peripherals
US20070233930A1 (en) * 2006-03-14 2007-10-04 International Business Machines Corporation System and method of resizing PCI Express bus widths on-demand
US8055526B2 (en) 2006-09-08 2011-11-08 Varec, Inc. Method for the automated dispatch of fueling operations
US7912057B2 (en) 2007-01-12 2011-03-22 Wi-Lan Inc. Convergence sublayer for use in a wireless broadcasting system
US8548520B2 (en) 2007-01-26 2013-10-01 Wi-Lan Inc. Multiple network access system and method
JP5034519B2 (ja) * 2007-01-31 2012-09-26 富士通株式会社 通信装置、サーバ装置、及び情報処理システム
GB2456180B (en) * 2008-01-07 2012-01-25 Virtensys Ltd Switching method for data packets
US10467576B2 (en) 2008-03-07 2019-11-05 Software Ag Usa, Inc. Distributed software process tracking
US20090225781A1 (en) * 2008-03-07 2009-09-10 Software Ag, Inc. System, method and computer program product for bulk event transfer
WO2010050942A1 (en) * 2008-10-30 2010-05-06 Lsi Corporation Storage controller data redistribution
JP5381049B2 (ja) * 2008-12-01 2014-01-08 富士通株式会社 送信装置、および受信装置
US9973446B2 (en) 2009-08-20 2018-05-15 Oracle International Corporation Remote shared server peripherals over an Ethernet network for resource virtualization
US9331963B2 (en) 2010-09-24 2016-05-03 Oracle International Corporation Wireless host I/O using virtualized I/O controllers
CN102118292B (zh) * 2011-02-28 2013-07-10 华为数字技术(成都)有限公司 互联网协议多媒体子系统网络、数据传输方法和装置
WO2012137256A1 (en) * 2011-04-06 2012-10-11 Hitachi, Ltd. Disk array apparatus and control method thereof
CN104704484A (zh) * 2012-10-18 2015-06-10 惠普发展公司,有限责任合伙企业 在消息中传送元组
US9083550B2 (en) 2012-10-29 2015-07-14 Oracle International Corporation Network virtualization over infiniband
KR101500094B1 (ko) * 2013-07-01 2015-03-06 현대자동차주식회사 이더넷 기반의 차량 네트워크 메시지 전달 시스템 및 방법
US20160196188A1 (en) * 2013-09-13 2016-07-07 Hewlett Packard Enterprise Development, LP Failure recovery of a task state in batch-based stream processing
KR102173089B1 (ko) * 2014-08-08 2020-11-04 삼성전자주식회사 인터페이스 회로 및 그것의 패킷 전송 방법
JP7102936B2 (ja) 2018-05-23 2022-07-20 日本電信電話株式会社 パケット処理装置およびパケット処理方法
DE102019106410A1 (de) * 2019-03-13 2020-09-17 Liebherr-Aerospace Lindenberg Gmbh Vorrichtung und Verfahren zur Datenübertragung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11511940A (ja) * 1996-06-21 1999-10-12 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 適応パケット・トレーニング
JP2001142845A (ja) * 1999-11-17 2001-05-25 Toshiba Corp コンピュータシステムおよびデータ転送制御方法
JP2002009832A (ja) * 2000-06-21 2002-01-11 Fujitsu Ltd ネットワーク中継装置およびパケット結合方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200739A (ja) 1988-02-05 1989-08-11 Nec Corp スロットアロハ通信システム
US5781541A (en) * 1995-05-03 1998-07-14 Bell Atlantic Network Services, Inc. CDMA system having time-distributed transmission paths for multipath reception
US6003089A (en) * 1997-03-31 1999-12-14 Siemens Information And Communication Networks, Inc. Method for constructing adaptive packet lengths in a congested network
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6370161B1 (en) * 1998-05-20 2002-04-09 Aspect Communications Time synchronization of distributed computer telephony communication applications in a computer network
US6438585B2 (en) * 1998-05-29 2002-08-20 Research In Motion Limited System and method for redirecting message attachments between a host system and a mobile data communication device
US6631434B1 (en) * 1999-11-15 2003-10-07 Hewlett-Packard Development Company, L.P. Dynamic early indication system for a computer
US6785241B1 (en) * 1999-12-02 2004-08-31 International Business Machines Corporation Method for pacing buffered data transfers over a network such as fibre channel
US6888848B2 (en) * 2000-12-14 2005-05-03 Nortel Networks Limited Compact segmentation of variable-size packet streams
AU2003212813A1 (en) * 2002-01-22 2003-09-02 Xtremespectrum, Inc. Method of managing time slots in a wireless network through the use of contention groups
US7142540B2 (en) * 2002-07-18 2006-11-28 Sun Microsystems, Inc. Method and apparatus for zero-copy receive buffer management
JP3792631B2 (ja) 2002-09-30 2006-07-05 Necインフロンティア株式会社 パケット伝送方法及び装置、それを用いた基地局装置、無線lan端末装置、無線lanシステム
US20040085910A1 (en) * 2002-11-01 2004-05-06 Zarlink Semiconductor V.N. Inc. Media access control device for high efficiency ethernet backplane
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7024510B2 (en) * 2003-03-17 2006-04-04 Hewlett-Packard Development Company, L.P. Supporting a host-to-input/output (I/O) bridge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11511940A (ja) * 1996-06-21 1999-10-12 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 適応パケット・トレーニング
JP2001142845A (ja) * 1999-11-17 2001-05-25 Toshiba Corp コンピュータシステムおよびデータ転送制御方法
JP2002009832A (ja) * 2000-06-21 2002-01-11 Fujitsu Ltd ネットワーク中継装置およびパケット結合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051537A (ja) * 2011-08-31 2013-03-14 Kyocera Document Solutions Inc 画像処理装置

Also Published As

Publication number Publication date
WO2004107713A3 (en) 2005-04-07
EP1627314B1 (en) 2010-12-01
EP2259189A1 (en) 2010-12-08
WO2004107713A2 (en) 2004-12-09
US7609723B2 (en) 2009-10-27
CN100416534C (zh) 2008-09-03
US20040233933A1 (en) 2004-11-25
JP4327199B2 (ja) 2009-09-09
EP1627314A2 (en) 2006-02-22
CN1823329A (zh) 2006-08-23
KR101064099B1 (ko) 2011-09-08
ATE490508T1 (de) 2010-12-15
EP2259189B1 (en) 2012-05-09
ATE557351T1 (de) 2012-05-15
KR20090017702A (ko) 2009-02-18
KR20060025146A (ko) 2006-03-20
DE602004030329D1 (de) 2011-01-13

Similar Documents

Publication Publication Date Title
JP4327199B2 (ja) Pciエクスプレスにおけるパケット結合
US10387348B2 (en) PCI express tunneling over a multi-protocol I/O interconnect
US7978702B2 (en) Backplane interface adapter
JP3412825B2 (ja) データネットワーク上でデータパケットをスイッチングする方法および装置
US9030937B2 (en) Backplane interface adapter with error control and redundant fabric
US7849252B2 (en) Providing a prefix for a packet header
US6697368B2 (en) High-performance network switch
US7206283B2 (en) High-performance network switch
US8199759B2 (en) Method and apparatus for enabling ID based streams over PCI express
US20020090006A1 (en) Method and system for encoding wide striped cells
US20020091884A1 (en) Method and system for translating data formats
US7403525B2 (en) Efficient routing of packet data in a scalable processing resource
WO2006044726A2 (en) System packet interface packet exchange for queue concatenation and logical identification
US8930557B2 (en) Data transmission with constant data rate
US20040037292A1 (en) Processing of received data within a multiple processor device
CN117897697A (zh) 用于芯片到芯片接口的按需分组化
RU2574842C2 (ru) СПОСОБ ПЕРЕДАЧИ ИНФОРМАЦИИ ПО КАНАЛУ Fast Channel МЕЖДУ ФИЗИЧЕСКИМИ УСТРОЙСТВАМИ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees