KR20090017702A - Ｐｃｉ 익스프레스에서의 패킷 결합 - Google Patents

Ｐｃｉ 익스프레스에서의 패킷 결합 Download PDF

Info

Publication number
KR20090017702A
KR20090017702A KR1020097001781A KR20097001781A KR20090017702A KR 20090017702 A KR20090017702 A KR 20090017702A KR 1020097001781 A KR1020097001781 A KR 1020097001781A KR 20097001781 A KR20097001781 A KR 20097001781A KR 20090017702 A KR20090017702 A KR 20090017702A
Authority
KR
South Korea
Prior art keywords
packets
pci express
packet
combined
single packet
Prior art date
Application number
KR1020097001781A
Other languages
English (en)
Other versions
KR101064099B1 (ko
Inventor
피터 문기아
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20090017702A publication Critical patent/KR20090017702A/ko
Application granted granted Critical
Publication of KR101064099B1 publication Critical patent/KR101064099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/41—Flow control; Congestion control by acting on aggregated flows or links
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2212/00—Encapsulation of packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)

Abstract

패킷들을 결합하기 위한 방법 및 장치가 개시된다. 다양한 실시예들에서, 특정한 프로토콜을 따르는 복수의 패킷들이 동일한 프로토콜의 단일 패킷으로 결합된다. 단일 패킷은 그 안에 결합된 패킷들 각각에 대한 식별 정보도 보존한다. 식별정보는 결합된 패킷들을 분할하고 및/또는 그들의 개별적인 목적지들로 라우팅하는데 사용될 수 있다.
패킷, 목적지, 식별 정보, 프로토콜, PCI 익스프레스, 재동기화

Description

ＰＣＩ 익스프레스에서의 패킷 결합{PACKET COMBINING ON PCI EXPRESS}
본원에 개시된 실시예들은 일반적으로 패킷 전송에 관련되고, 더 상세하게는 전송에 앞서 패킷들을 결합하는 것에 관련된다.
데이터는 컴퓨터 시스템에서 또는 (예를 들면, 네트워크를 통해) 컴퓨터 시스템들 사이에서 많은 서로 다른 형태들로 전달될 수 있다. 몇몇 시스템들에서, 데이터는 함께 그룹지어지고 패킷으로서 전달된다. PCI 익스프레스(PCI(Peripheral Component Interconnect) Special Interest Group의 PCI 익스프레스 1.0 사양, 2002년 7월 22일 발행)는 데이터를 패킷화하고 전송하기 위한 프로토콜의 일례이다. 사용되는 프로토콜에 관계없이, 패킷들의 전송은 소정 레벨의 오버헤드 및 최소 패킷 크기를 필요로 한다.
예를 들면, 몇몇 패킷들은 해당 패킷의 콘텐츠 및/또는 목적지에 관한 정보를 포함하는 헤더(예를 들면, 오버헤드)를 요구한다. 만약 패킷을 전달하기 전에 최소 패킷 크기가 요구되면, 몇몇 시스템들은 최소 크기 요구를 충족시키지 않는 패킷에 추가적인 비트들을 "채워넣을(stuff)" 것이다. 채워진 비트들은 유용한 정보를 포함하지 않고 시스템의 효율을 감소시킨다.
다음은 최소 패킷 크기 요구들을 충족시키기 위한 비트 채우기를 전형적으로 요구하는 PCI 익스프레스 트랜잭션들의 몇몇 예이다. 우선, IO 매핑된(예를 들면 입력/출력 매핑된) 장치로의 간단한 시퀀스는 인덱스 레지스터에 대한 8비트 IO 기록 트랜잭션 후 대응하는 데이터 레지스터에 대한 8비트 IO 사이클을 요구한다. 이것은 최소 길이 및 효율성 양쪽의 완전한 두 PCI 익스프레스 트랜잭션으로 변한다.
둘째로, FIFO(예를 들면, 선입, 선출) 또는 도어벨 레지스터(doorbell register)를 판독하는 것은 매번 별개의 PCI 익스프레스 트랜잭션으로 반복해서 동일한 주소를 판독하는 것으로 이루어져 있다. 셋째로, 몇몇 특별한 메모리 트랜잭션들(예를 들면, 플래시 메모리 장치를 프로그래밍하는 것)은 커맨드 시퀀스 순서에 있어 바이트 또는 단어 기록을 요구한다. 이러한 기록들 각각은 별개의 PCI 익스프레스 트랜잭션을 요구한다.
그래서, 이들 세 프로세스 각각은, 비트 채우기로 인한 쓸모없는 비트들의 비효율적인 전송을 수반하기 쉬운, 최소 길이를 갖는 다수의 PCI 익스프레스 트랜잭션을 요구한다. 게다가, 각 추가적인 PCI 익스프레스 트랜잭션은 패킷들을 형성하고, 패킷들을 전송하고, 패킷을 전송받았음을 통지하기 위해 시스템 자원들을 요구한다.
패킷 오버헤드 및 최소 패킷 크기의 결점은 낮은 대역폭 주변 장치들 및 IO 장치들로 데이터 트래픽이 주로 라우팅되는 상황들에서 이러한 장치들의 활용이 낮아질 수 있기 때문에 특히 현저하다. 특히 저전력 시스템들에서 낮은 활용은 전력 을 낭비시킨다. 스위치들에 있어, 낮은 활용은 비효율적인 성능 및 중재(arbitration) 비효율성들을 초래할 수 있다.
본원은 위에서 본 바와 같이 패킷 오버헤드 및 최소 패킷 크기의 결점으로 인하여 낮은 대역폭 주변 장치들 및 IO 장치들로 데이터 트래픽이 주로 라우팅되는 상황들에서 이러한 장치들의 활용성이 낮아지는 것을 극복하기 위한 발명이다.
본원에 개시된 방법들 및 장치들을 사용함으로써, 패킷들을 결합하지 않는 종래의 시스템들보다 PCI 시스템들의 효율성을 증가시키며, 포트의 활용성을 증가시키고, 동일한 장치의 많은 트래픽의 주변장치들에 사용될 더욱 넓은 대역폭을 허용할 수 있다.
본원에는 패킷들을 결합하기 위한 방법 및 장치가 개시된다. 다양한 실시예들에서, 특정한 프로토콜을 따르는 복수의 패킷들이 동일한 프로토콜의 단일 패킷으로 결합된다. 단일 패킷은 그 안에 결합된 패킷들 각각에 대한 식별 정보도 보존한다. 식별정보는 결합된 패킷들을 분할하고 및/또는 그들의 개별적인 목적지들로 라우팅하는데 사용될 수 있다.
본원에 개시된 방법들 및 장치들을 사용함으로써, 소정의 PCI 시스템들의 효율성은 패킷들을 결합하지 않는 종래의 시스템들보다 5~10% 사이로 증가할 수 있다. 다른 이점들 중, 본원에 개시된 다양한 실시예들이 칩셋 사우스 브리지에서 사용될 때, 포트 활용은 매우 증가하고, 이는 동일한 장치의 많은 트래픽의 주변장 치들에 사용될 더욱 넓은 대역폭을 허용한다.
다음의 설명에서, 설명을 위해 수많은 특정한 세부사항들이 다양한 실시예들의 철저한 이해를 제공하기 위해 제시된다. 이러한 특정한 세부사항들 중 몇몇이 없어도 실시예들이 실시될 수 있다는 것이 본 기술분야의 당업자에게 명백할 것이다. 다른 경우들에서, 다양한 실시예들의 세부사항들을 모호하게 하는 것을 피하기 위해서 소정의 구조들 및 장치들이 생략되거나 단순화되었다.
다음의 설명 및 첨부 도면들은 예시의 목적을 위한 예들을 제공한다. 그러나 이러한 예들은 모든 가능한 구현들의 전체 목록을 제공하기 위해 의도되지 않았듯이, 제한하는 의미로 해석되어서는 안 된다.
본원에 개시된 다양한 방법들은 시스템 판독 가능 매체에 저장된 명령어들을 판독하고 그러한 명령어들에 따라 기능들을 수행하기 위한 시스템을 이용함으로써 구현될 수 있다. 시스템 판독 가능 매체는 시스템(예를 들면, 컴퓨터)에 의해 판독 가능한 형태로 정보를 제공(예를 들면, 저장 및/또는 전송)하는 임의의 기구를 포함한다. 예를 들면, 시스템 판독 가능 매체는 ROM(read only memory); RAM(random access memory); 자기 디스크 저장 매체; 광 저장 매체; 플래시 메모리 장치들; 및 전기, 광, 음향 또는 전파되는 신호들의 다른 형태들(예를 들면, 반송파들, 적외선 신호들, 및 디지털 신호들)을 포함한다.
이제 도 1을 참조하면, 패킷들을 결합하는 방법이 도시된다. 블록(10)에서, 특정 프로토콜(예를 들면, PCI 익스프레스)을 따르는 복수의 패킷들이 단일 패킷으 로 결합된다. 단일 패킷은 복수의 결합된 패킷들과 동일한 프로토콜을 따른다. 여기서 동일한 프로토콜은 상기 특정 프로토콜과 동일한 프로토콜을 가리킨다.
블록(12)에서, 결합된 패킷들 각각의 식별 정보는 단일 패킷에 보존된다. 다양한 실시예들에서, 식별 정보의 보존은 단일 패킷 내의 결합된 패킷들 각각의 헤더들을 유지하는 것을 포함한다. 일 실시예에서, 식별 정보의 보존은 패킷들의 결합과 동시에 일어난다.
도 2는 몇몇 결합된 패킷들을 포함하는 단일 패킷의 예를 도시한다. 구체적으로, 단일 패킷(14)은 헤더(16), 결합된 패킷들(18), 및 "CRC"(cyclic redundancy check)(20)를 포함한다. 다양한 실시예들에서, 헤더(16)는 단일 패킷(14)이 결합된 패킷들(18)을 포함한다는 표시를 포함한다. 다른 실시예들에서, 단일 패킷(14)이 결합된 패킷들(18)을 포함한다는 표시는 단일 패킷(14)의 다른 곳(예를 들면, 다른 필드들)에 위치될 수 있다.
각 결합된 패킷(18)은 헤더(22), 데이터 필드(24), 및 CRC(26)를 포함한다. 결합된 패킷들(18)의 유형들은 서로 같거나 서로 다를 수 있다. 예를 들면, PCI 익스프레스는, 서로 다른 패킷 유형들이 단일 패킷으로 결합될 수 있는 방식에 다양한 실시예들이 제한을 가하지 않기 때문에 임의의 방식으로 결합될 수 있는, 트랜잭션 의존적인 서로 다른 유형들의 패킷들을 활용한다.
도 1에 도시되지는 않았지만, 본 방법의 다양한 실시예들은 추가적인 특징들을 포함할 수 있다. 예를 들면, 단일 패킷이 일단 생성되면, 그 단일 패킷은 패킷들을 결합 및 분할하는 것이 가능한 장치로 전달될 수 있다. 일 실시예에서, 단일 패킷은 PCI 익스프레스 버스를 통해 전달될 수 있을 것이다. 수신 장치는, 예를 들면, PCI 익스프레스 루트 장치, PCI 익스프레스 스위치, 또는 PCI 익스프레스 주변 장치가 될 수 있다. 다른 것들 중에서, PCI 익스프레스 주변 장치의 예들은 기가비트 이더넷(Gigabit Ethernet) 및 AGP(Accelerated Graphics Port)와 같은 IO 장치들을 포함한다.
만약 수신 장치가 스위치이면, 몇몇 다른 이벤트들이 발생할 수 있다. 예를 들면, 일단 스위치가 단일 패킷을 수신하면, 스위치는 또 다른 장치로 해당 단일 패킷을 단순히 라우팅하거나 전달할 수 있다. 또는, 스위치는 단일 패킷을 분할하고(예를 들면, 결합된 패킷들을 추출하고) 추출된 패킷들을 적절한 목적지로 전달할 수 있다.
다양한 실시예들에서, 스위치는 단일 패킷을 다시 라우팅할지 또는 결합된 패킷들을 추출하기 시작할지를 판정하기 위해 단일 패킷의 헤더를 이용한다. 만약 패킷들이 추출되면, 스위치는 각 추출된 패킷이 어디로 전달되어야 하는지를 결정하기 위해 추출된 패킷들의 (예를 들면, 이전에 보존된) 헤더들을 사용할 수 있다.
그러나 만약 수신 장치가 주변 장치이면, 단일 패킷은 단순히 수신되고 결합된 패킷들은 주변 장치에 의한 사용/전송을 위해 추출될 것이다.
도 1에 도시된 방법은 결합을 통신 링크의 재동기화와 조정함으로써 확장될 수도 있다. 예를 들면, PCI 익스프레스에서, 장치들간의 링크들은 몇몇 임계 기준(예를 들면, 링크의 소정의 휴지 기간)에 기초하여 파워 다운(power down)으로 설정될 수 있다. 데이터를 수신/전송하기 위해 링크가 파워 업(powered up)하기 위한 신호를 받을 때, 링크는 재동기화되어야만 한다. 필연적으로, 링크가 파워 업되어야 한다는 표시와 재동기화의 완료 사이에는 대기 시간(latency)의 기간이 존재한다.
다양한 실시예들은 링크의 재동기화에 앞서 및/또는 재동기화동안 패킷들을 결합함으로써 이러한 고유한 대기 시간의 기간을 이용한다. 다른 실시예들에서, 재동기화는 의도적으로 지연된다. 의도적인 지연에 의해 생기는 추가적인 대기 시간은 패킷들의 결합을 위한 추가적인 시간을 제공하는 이점이 있다.
이 점에 있어서, 도 3은 재동기화를 의도적으로 지연시키는 방법의 일 실시예의 순서도이다. 블록(28)에서, 가용한 패킷들은 단일 패킷으로 결합된다. 판정 블록(30)에서, 소정의 고정량의 시간이 경과했는지 및/또는 최소 결합된 패킷 크기의 임계값이 만족되었는지가 판정된다. 만약 요구된 조건 또는 조건들이 만족되지 않았다면, 패킷들의 결합은 블록(28)에서 계속된다. 그러나 만약 필요한 조건 또는 조건들이 충족되었다면, 링크의 재동기화가 블록(32)에서 진행된다. 일단 링크가 재동기화되면, 블록(34)에서 단일 패킷이 전달된다.
도 4는 위에 기술된 다양한 방법들 중 몇몇을 수행하기 위해 사용될 수 있는 두 개의 장치들의 단순화된 도면을 도시한다. 구체적으로, 제1 PCI 익스프레스 장치(36)는 제2 PCI 익스프레스 장치(38)에 연결된다. 위에서 진술되었듯이, 각 장치는 PCI 익스프레스 루트 장치, PCI 익스프레스 스위치 장치, 및 PCI 익스프레스 주변 장치 중 하나일 수 있다.
일 실시예에서, 제1 PCI 익스플레스 장치(36)(및 아마도 제2 PCI 익스플레스 장치(38))는, PCI 익스프레스를 따르는 복수의 패킷들을 PCI 익스프레스를 따르고 결합된 패킷들 각각의 식별 정보를 포함하는 단일 패킷으로 결합할 수 있다. 제1 PCI 익스플레스 장치(36)는 제2 PCI 익스플레스 장치(38)로 PCI 익스프레스 링크를 통해 단일 패킷을 전달할 수도 있다.
제2 PCI 익스플레스 장치(38)는 제1 PCI 익스플레스 장치(36)로부터 수신된 단일 패킷을 또 다른 PCI 익스프레스 장치로 라우팅하고; 단일 패킷으로부터 결합된 패킷들을 추출하고; 및 적절한 목적지로 추출된 패킷들을 전달할 수 있다. 다양한 실시예들에서, 적절한 목적지는 단일 패킷의 헤더 및/또는 단일 패킷 내의 각각의 결합된 패킷들에 대한 헤더에 의해 결정된다.
제1 PCI 익스플레스 장치(36) 및 제2 PCI 익스플레스 장치(38)는 각각 포트(35)를 포함한다. 제1 PCI 익스플레스 장치(36) 및 제2 PCI 익스플레스 장치(38)의 포트들(35)은 제1 PCI 익스플레스 장치(36)와 제2 PCI 익스플레스 장치(38) 간의 통신을 수행하는 관련 송신기들 및 수신기들의 그룹을 형성한다. 다양한 실시예들에서, 포트들(35)은 매치되는 용량을 가져야 한다 (예를 들면, 양쪽 포트들(35)은 필요할 때 업스트림 및 다운스트림 방향 양쪽으로 패킷들을 결합 및 분할할 수 있어야 한다). 도시된 실시예에서, 제1 PCI 익스플레스 장치(36) 및 제2 PCI 익스플레스 장치(38) 사이에 4개의 레인(37)이 있다. "레인(lane)"은 차동 전송 및 수신의 쌍들의 집합이다. 본원에서 사용되는 "링크"라는 용어(예를 들면, PCI 익스프레스 링크)는 둘(또는 그 이상의) 포트들 및 그들의 상호 연결 레인들을 나타낸다.
도 5는 그래픽 컨트롤러(46), 그래픽 컨트롤러(46)에 연결된 제1 PCI 익스프레스 장치(예를 들면, 루트(40)) 및 제2 PCI 익스프레스 장치(예를 들면 스위치 (48))를 포함하는 시스템을 도시한다. 이 시스템은 루트(40)에 연결된 CPU(central processing unit)(42), 루트(40)에 연결된 메모리(44), 스위치(48)에 연결된 레거시 종단점(50), 및 스위치(48)에 연결된 종단점(52)도 포함한다. 루트(40)가 도 5에서 단일 요소처럼 도시되었음에도 불구하고, 루트(40)는 메모리 컨트롤러 허브(예를 들면, CPU(42), 그래픽 컨트롤러(46), 및 메모리(44)에 연결된 노스 브리지) 및 IO 컨트롤러 허브(예를 들면, 노스 브리지 및 스위치(48)에 연결된 사우스 브리지)를 포함할 수 있다.
루트(40) 및 스위치(48)는 전술된 방법(예를 들면, 패킷들을 결합, 분할 및 라우팅하는 것)들을 구현할 수 있다. 마찬가지로, 종단점(52)도 앞서 기술된 방법들을 구현할 수 있다. 그러나 레거시 종단점(50)은 패킷들을 결합 및 분할할 수 없다.
도 6은 도 5의 시스템의 장치들의 결합 기능의 인에이블에 기초한 서로 다른 데이터 스트림들을 도시한다. 예를 들면, 만약 루트(40) 상에서 결합하는 것이 디스에이블된다면, 라인(47) 상의 패킷 스트림은 도 6의 스트림 0처럼(예를 들면, 각 패킷이 따로따로 전달됨) 나타날 것이다. 아마, 각 패킷의 별개의 전송은 전송을 위한 최소 패킷 크기를 충족시키기 위해, 전술된 비트 채우기를 필요로 할 것이다.
그러나 만약 루트(40), 스위치(48), 및 종단점(52) 상에서 패킷 결합이 인에이블된다면, 라인(47) 상의 패킷 스트림은, 크기, 목적지, 및 목적지 장치의 결합 용량(및/또는 인에이블)에 기초하여 적절하게 결합된 다수의 패킷으로, 예를 들면 도 6의 스트림 1과 같이 나타날 것이다. 스위치(48)는 수신된 패킷들을 그들의 적절한 목적지에 기초하여 라우팅한다. 스트림 1과 같이 나타나는 패킷들의 경우, 결합되지 않은 패킷들 C 및 D는 레거시 종단점(50)으로 향하게 되고, 결합되어 AB 및 EFG를 포함하는 패킷들은 종단점(52)으로 향하게 된다. 따라서, 라인(49) 상의 패킷 스트림은 도 6의 스트림 2(예를 들면, 결합된 패킷들이 없음)와 같이 나타나고, 라인(51) 상의 패킷 스트림은 도 6의 스트림 3과 같이 나타날 것이다.
본원에 개시된 방법들 및 장치들을 사용함으로써, 소정의 PCI 시스템들의 효율성은 패킷들을 결합하지 않는 종래의 시스템들보다 5~10% 사이로 증가할 수 있다. 다른 이점들 중, 본원에 개시된 다양한 실시예들이 칩셋 사우스 브리지에서 사용될 때, 포트 활용은 매우 증가하고, 이는 동일한 장치의 많은 트래픽의 주변장치들에 사용될 더욱 넓은 대역폭을 허용한다.
다양한 실시예들의 구조 및 기능에 대한 세부사항들과 함께 앞의 기술에서 다양한 실시예들의 수많은 특성 및 이점들이 진술되어왔음에도 불구하고, 본 명세서는 예시적일 뿐이라는 것이 이해되어야 한다. 첨부된 청구항들의 용어들의 넓고 일반적인 의미에 의해 표현된 다양한 실시예들의 범위로부터 벗어나지 않고, 특히 일부 구조 및 관리 문제에서 세부적으로 변경이 만들어질 수 있다.
유사한 참조번호들이 비슷한 요소들을 표시하는 첨부 도면들에서, 한정이 아닌 예시로서 다양한 실시예들이 예시된다. 본 명세서에서 "한", "하나의", "해당", "다른", "대안적인" 또는 "다양한" 실시예들에 대한 언급들은 반드시 동일한 실시예에 대한 것이 아니고, 그러한 언급들은 적어도 하나의 실시예를 의미한다는 것을 주의해야 한다.
도 1은 복수의 패킷들을 단일 패킷으로 결합하기 위한 방법의 일 실시예에 대한 순서도이다.
도 2는 다수의 결합된 패킷들을 포함하는 패킷의 일 실시예를 도시한다.
도 3은 패킷들을 단일 패킷으로 결합시키는 것이 완료될 때까지 링크의 재동기화를 지연시키기 위한 방법의 일 실시예에 대한 순서도이다.
도 4는 본원에 개시된 다양한 실시예들에 따라, 각 장치가 패킷들을 결합 및 분할하는 것이 가능한, 제2 PCI 익스프레스 장치에 연결된 제1 PCI 익스프레스 장치의 도면이다.
도 5는 패킷들을 결합 및 분할하는 것이 가능한 다수의 PCI 익스프레스 장치를 포함하는 시스템이다.
도 6은 도 5의 시스템의 장치들의 결합 기능의 인에이블에 기초한 서로 다른 데이터 스트림들의 도면이다.

Claims (1)

  1. 로컬 컴퓨터 버스 인터커넥트(local computer bus interconnect)에서의 패킷 결합 방법으로서,
    로컬 컴퓨터 버스 인터커넥트 프로토콜을 따르는 복수의 패킷들을 동일한 프로토콜을 따르는 단일 패킷으로 결합하는 단계를 포함하는 로컬 컴퓨터 버스 인터커넥트에서의 패킷 결합 방법.
KR1020097001781A 2003-05-23 2004-05-12 Ｐｃｉ 익스프레스에서의 패킷 결합 KR101064099B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/444,164 US7609723B2 (en) 2003-05-23 2003-05-23 Packet combining on PCI express
US10/444,164 2003-05-23
PCT/US2004/014851 WO2004107713A2 (en) 2003-05-23 2004-05-12 Packet combining on pci express

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022321A Division KR20060025146A (ko) 2003-05-23 2004-05-12 Ｐｃｉ 익스프레스에서의 패킷 결합

Publications (2)

Publication Number Publication Date
KR20090017702A true KR20090017702A (ko) 2009-02-18
KR101064099B1 KR101064099B1 (ko) 2011-09-08

Family

ID=33450582

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097001781A KR101064099B1 (ko) 2003-05-23 2004-05-12 Ｐｃｉ 익스프레스에서의 패킷 결합
KR1020057022321A KR20060025146A (ko) 2003-05-23 2004-05-12 Ｐｃｉ 익스프레스에서의 패킷 결합

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057022321A KR20060025146A (ko) 2003-05-23 2004-05-12 Ｐｃｉ 익스프레스에서의 패킷 결합

Country Status (8)

Country Link
US (1) US7609723B2 (ko)
EP (2) EP1627314B1 (ko)
JP (1) JP4327199B2 (ko)
KR (2) KR101064099B1 (ko)
CN (1) CN100416534C (ko)
AT (2) ATE557351T1 (ko)
DE (1) DE602004030329D1 (ko)
WO (1) WO2004107713A2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457897B1 (en) * 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
US20050034045A1 (en) * 2003-08-08 2005-02-10 Lueck Andrew W. System for optimizing PCI-Express communications
US7974268B2 (en) * 2003-09-29 2011-07-05 Genband Us Llc Internet trunking protocol
US9264384B1 (en) * 2004-07-22 2016-02-16 Oracle International Corporation Resource virtualization mechanism including virtual host bus adapters
US7447233B2 (en) * 2004-09-29 2008-11-04 Intel Corporation Packet aggregation protocol for advanced switching
CN100351734C (zh) * 2004-12-31 2007-11-28 华硕电脑股份有限公司 主机板
JP4928732B2 (ja) * 2005-01-17 2012-05-09 株式会社リコー データ転送システム及び電子機器
US7765357B2 (en) * 2005-03-24 2010-07-27 Fujitsu Limited PCI-express communications system
US7246191B2 (en) * 2005-03-31 2007-07-17 Intel Corporation Method and apparatus for memory interface
EP1750202A1 (en) * 2005-07-11 2007-02-07 Nvidia Corporation Combining packets for a packetized bus
US7624221B1 (en) * 2005-08-01 2009-11-24 Nvidia Corporation Control device for data stream optimizations in a link interface
US9813283B2 (en) 2005-08-09 2017-11-07 Oracle International Corporation Efficient data transfer between servers and remote peripherals
US20070233930A1 (en) * 2006-03-14 2007-10-04 International Business Machines Corporation System and method of resizing PCI Express bus widths on-demand
US8055526B2 (en) 2006-09-08 2011-11-08 Varec, Inc. Method for the automated dispatch of fueling operations
US7912057B2 (en) 2007-01-12 2011-03-22 Wi-Lan Inc. Convergence sublayer for use in a wireless broadcasting system
US8548520B2 (en) 2007-01-26 2013-10-01 Wi-Lan Inc. Multiple network access system and method
JP5034519B2 (ja) * 2007-01-31 2012-09-26 富士通株式会社 通信装置、サーバ装置、及び情報処理システム
GB2456180B (en) * 2008-01-07 2012-01-25 Virtensys Ltd Switching method for data packets
US10467576B2 (en) 2008-03-07 2019-11-05 Software Ag Usa, Inc. Distributed software process tracking
US20090225781A1 (en) * 2008-03-07 2009-09-10 Software Ag, Inc. System, method and computer program product for bulk event transfer
US20110238938A1 (en) * 2008-10-30 2011-09-29 Lsi Corporation Efficient mirroring of data across storage controllers
JP5381049B2 (ja) * 2008-12-01 2014-01-08 富士通株式会社 送信装置、および受信装置
US9973446B2 (en) 2009-08-20 2018-05-15 Oracle International Corporation Remote shared server peripherals over an Ethernet network for resource virtualization
US9331963B2 (en) 2010-09-24 2016-05-03 Oracle International Corporation Wireless host I/O using virtualized I/O controllers
CN102118292B (zh) * 2011-02-28 2013-07-10 华为数字技术（成都）有限公司 互联网协议多媒体子系统网络、数据传输方法和装置
WO2012137256A1 (en) * 2011-04-06 2012-10-11 Hitachi, Ltd. Disk array apparatus and control method thereof
JP2013051537A (ja) * 2011-08-31 2013-03-14 Kyocera Document Solutions Inc 画像処理装置
DE112012006928T5 (de) * 2012-10-18 2015-06-11 Hewlett-Packard Development Company, L.P. Kommunikation von Tupeln in einer Nachricht
US9083550B2 (en) 2012-10-29 2015-07-14 Oracle International Corporation Network virtualization over infiniband
KR101500094B1 (ko) * 2013-07-01 2015-03-06 현대자동차주식회사 이더넷 기반의 차량 네트워크 메시지 전달 시스템 및 방법
EP3044678A1 (en) * 2013-09-13 2016-07-20 Hewlett Packard Enterprise Development LP Failure recovery of a task state in batch-based stream processing
KR102173089B1 (ko) 2014-08-08 2020-11-04 삼성전자주식회사 인터페이스 회로 및 그것의 패킷 전송 방법
JP7102936B2 (ja) 2018-05-23 2022-07-20 日本電信電話株式会社 パケット処理装置およびパケット処理方法
DE102019106410A1 (de) * 2019-03-13 2020-09-17 Liebherr-Aerospace Lindenberg Gmbh Vorrichtung und Verfahren zur Datenübertragung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200739A (ja) 1988-02-05 1989-08-11 Nec Corp スロットアロハ通信システム
US5781541A (en) * 1995-05-03 1998-07-14 Bell Atlantic Network Services, Inc. CDMA system having time-distributed transmission paths for multipath reception
US5859853A (en) 1996-06-21 1999-01-12 International Business Machines Corporation Adaptive packet training
US6003089A (en) * 1997-03-31 1999-12-14 Siemens Information And Communication Networks, Inc. Method for constructing adaptive packet lengths in a congested network
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6370161B1 (en) * 1998-05-20 2002-04-09 Aspect Communications Time synchronization of distributed computer telephony communication applications in a computer network
US6438585B2 (en) * 1998-05-29 2002-08-20 Research In Motion Limited System and method for redirecting message attachments between a host system and a mobile data communication device
US6631434B1 (en) * 1999-11-15 2003-10-07 Hewlett-Packard Development Company, L.P. Dynamic early indication system for a computer
JP2001142845A (ja) 1999-11-17 2001-05-25 Toshiba Corp コンピュータシステムおよびデータ転送制御方法
US6785241B1 (en) * 1999-12-02 2004-08-31 International Business Machines Corporation Method for pacing buffered data transfers over a network such as fibre channel
JP4405044B2 (ja) 2000-06-21 2010-01-27 富士通株式会社 ネットワーク中継装置およびパケット結合方法
US6888848B2 (en) * 2000-12-14 2005-05-03 Nortel Networks Limited Compact segmentation of variable-size packet streams
WO2003063415A2 (en) * 2002-01-22 2003-07-31 Xtremespectrum, Inc. Method of managing time slots in a wireless network through the use of contention groups
US7142540B2 (en) * 2002-07-18 2006-11-28 Sun Microsystems, Inc. Method and apparatus for zero-copy receive buffer management
JP3792631B2 (ja) 2002-09-30 2006-07-05 Ｎｅｃインフロンティア株式会社 パケット伝送方法及び装置、それを用いた基地局装置、無線ｌａｎ端末装置、無線ｌａｎシステム
US20040085910A1 (en) * 2002-11-01 2004-05-06 Zarlink Semiconductor V.N. Inc. Media access control device for high efficiency ethernet backplane
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7024510B2 (en) * 2003-03-17 2006-04-04 Hewlett-Packard Development Company, L.P. Supporting a host-to-input/output (I/O) bridge

Also Published As

Publication number Publication date
JP2006526363A (ja) 2006-11-16
CN1823329A (zh) 2006-08-23
ATE490508T1 (de) 2010-12-15
CN100416534C (zh) 2008-09-03
EP2259189A1 (en) 2010-12-08
WO2004107713A3 (en) 2005-04-07
EP1627314B1 (en) 2010-12-01
US7609723B2 (en) 2009-10-27
ATE557351T1 (de) 2012-05-15
EP1627314A2 (en) 2006-02-22
KR20060025146A (ko) 2006-03-20
DE602004030329D1 (de) 2011-01-13
US20040233933A1 (en) 2004-11-25
EP2259189B1 (en) 2012-05-09
WO2004107713A2 (en) 2004-12-09
JP4327199B2 (ja) 2009-09-09
KR101064099B1 (ko) 2011-09-08

Similar Documents

Publication Publication Date Title
KR101064099B1 (ko) Ｐｃｉ 익스프레스에서의 패킷 결합
US7978702B2 (en) Backplane interface adapter
US7206283B2 (en) High-performance network switch
US7356030B2 (en) Network switch cross point
US6697368B2 (en) High-performance network switch
US6735218B2 (en) Method and system for encoding wide striped cells
US6628615B1 (en) Two level virtual channels
US20020091884A1 (en) Method and system for translating data formats
US20090287952A1 (en) Backplane Interface Adapter with Error Control and Redundant Fabric
US20110276731A1 (en) Dual-port functionality for a single-port cell memory device
US7937519B2 (en) Lane merging
CN103490997A (zh) 为分组报头提供前缀
CN111641622B (zh) 一种融合网络接口卡、报文编码方法及其报文传输方法
US7596148B2 (en) Receiving data from virtual channels
EP0964550A2 (en) Method and apparatus for providing a network interface
US7272675B1 (en) First-in-first-out (FIFO) memory for buffering packet fragments through use of read and write pointers incremented by a unit access and a fraction of the unit access
US7379467B1 (en) Scheduling store-forwarding of back-to-back multi-channel packet fragments
JP3775597B2 (ja) データ配列の方法およびその装置
RU2574842C2 (ru) СПОСОБ ПЕРЕДАЧИ ИНФОРМАЦИИ ПО КАНАЛУ Fast Channel МЕЖДУ ФИЗИЧЕСКИМИ УСТРОЙСТВАМИ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee