JP3775597B2 - データ配列の方法およびその装置 - Google Patents
データ配列の方法およびその装置 Download PDFInfo
- Publication number
- JP3775597B2 JP3775597B2 JP2002560316A JP2002560316A JP3775597B2 JP 3775597 B2 JP3775597 B2 JP 3775597B2 JP 2002560316 A JP2002560316 A JP 2002560316A JP 2002560316 A JP2002560316 A JP 2002560316A JP 3775597 B2 JP3775597 B2 JP 3775597B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- buffer storage
- input
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9084—Reactions to storage capacity overflow
- H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
- H04L49/9094—Arrangements for simultaneous transmit and receive, e.g. simultaneous reading/writing from/to the storage element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
- H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
インターネットは、コンピュータシステムの集合として、簡易化して示すことができる。なお、このコンピュータシステムは、ネットワーク(例えば、伝送線、スイッチ、および、ルータ)により相互接続されており、コンピュータシステム間でデータを伝送可能とする。また、このデータは、一般的に、ネットワーク内を、データ経路に沿って、データパケットの形状で伝送されるものである。このデータ経路の重要な特徴としては、ビット幅が挙げられる。このビット幅とは、データ経路において、同時に操作または送信されるビットの数である。また、データ経路のビット幅は、クロック速度に応じて、その帯域幅を決定する。なお帯域幅とは、どのくらの速度でデータ経路をデータが流れるかということに関する指標である。デジタルシステムにおいて、帯域幅は、データ速度として、1秒あたりのビット数(bps)で表される。
本発明は、バイトの巡回(byte rotation)のための方法およびその装置に関するものである。特定の一実施形態では、複数のバイトを、第1緩衝記憶部に受信する。なお、この第1緩衝記憶部は、データを含む複数バイトの相当数に匹敵する大きさを有している。また、この方法は、制御部によって、少なくとも1クロックサイクル(clock cycle)で、複数バイトを巡回させる前に、この複数バイトの状態を特定する工程と、巡回化部(rotator)において、この状態に基づき、複数バイトを巡回させることに関する巡回量(a rotate amount)を予測する工程とを含むものである。
本発明は、添付の図面の図に例を挙げて説明されているが、これに制限されるものではない。
図2は、データ配列部の一実施形態を含む、ネットワークインターフェースデバイス(network interface device)を示す図である。
図3は、パケット構造の一実施形態と、対応する例示のバイト使用可能(byte enables)を示す図である。
図4は、データ配列部の一実施形態を示す図である。
図5は、データ配列の方法の一実施形態を示す図である。
図6は、一実施形態における、複雑なデータストリームを簡単なデータストリームに対応付けた図表である。
図7は、データ配列部の代替の実施形態を示す図である。
図8は、他の実施形態のデータ配列方法を示す図である。
図9は、巡回化部の実施形態を示す図である。
図10は、巡回した量と多重化部制御ベクトルの値との関係の一実施形態を示す表である。
図11は、実施例であって、入力に基づく巡回化部の出力と、巡回量とを示す表である。
以下の説明では、本発明が完全に理解されるように、特定の部品、デバイス、方法などの例として、多くの具体的な詳細を記載している。しかしながら、当業者が、本発明を実施するために、これら具体的に記載された詳細を必須としないことは明らかである。また、他に例を挙げる場合では、本発明を不必要に分かりにくくしないように、公知の材料、または、方法については詳しく説明していない。
Claims (18)
- デジタルデータユニットの並列形式化された入力群の入力時間列を受信する入力部と、
デジタルデータユニットの並列形式化された出力群の出力時間列を生成するために、前記入力部に接続され、前記入力列に対して応答するデータ配列部と、
前記出力列を出力するために、このデータ配列部に接続されている出力部と、
データ経路とを備え、
前記データ配列部は、
第2入力群が前記入力部において受信される間に、第1入力群のデータユニットを格納するために、入力部に接続されている緩衝記憶部、および、この緩衝記憶部に格納された全てのデータユニットと、第2入力群の中から選択されたデータユニットとを、並列形式で組み合わせることによって前記出力群のうちの1つを生成するために、緩衝記憶部および入力部に接続されている結合部を有しており、
前記データ経路は、前記緩衝記憶部に格納せずに、前記1つの出力群を出力部に伝送可能とするために、前記結合部および前記出力部に接続されており、
前記結合部が、選択されたデータユニットを、緩衝記憶部に格納されているデータユニットの全てと並列連結して、1つの出力群を生成するために、第2入力群のデータユニットを巡回させて、この第2入力群から選択されたデータユニットの位置を決定するように、前記入力部に接続されている巡回化部をこの結合部が備えているデータ配列装置。 - 前記データ配列部は、前記巡回化部が第2入力群のデータユニットを巡回させるための巡回量を決定する制御部を備え、
この制御部が、巡回化部に巡回量を示す情報を提供するために、この巡回化部に接続されている出力部を有している請求項1に記載のデータ配列装置。 - 前記制御部は、緩衝記憶部のデータユニットの記憶容量に基づいて、前記巡回量を決定する請求項2に記載のデータ配列装置。
- 第1入力群のデータユニットが、最初に言及した前記緩衝記憶部に格納されている間、第2入力群を記憶するために、前記入力部と前記結合部とに接続した、さらなる緩衝記憶部を備える装置であって、
前記制御部が、この緩衝記憶部の各データユニットの記憶容量の合計に基づく、巡回量を決定する請求項3に記載のデータ配列装置。 - 前記各入力群は、データパケットの先頭要素,本体要素、および末尾要素のうちの1要素である請求項1に記載のデータ配列装置。
- 前記各データユニットは、バイトである請求項1に記載のデータ配列装置。
- 前記緩衝記憶部の最大データユニット記憶容量は、16データユニットである請求項1に記載のデータ配列装置。
- 前記データ経路は、緩衝記憶部を迂回する請求項1に記載のデータ配列装置。
- データ配列方法であって、
デジタルデータユニットの並列形式化された入力群の入力時間列を受信する工程と、
第2入力群が受信される間に、第1入力群のデータユニットを緩衝記憶部に格納する工程を含む、前記入力列に対して応答して、デジタルデータユニットの並列形式化された出力群の出力時間列を生成する工程とを含んでおり、
前記生成する工程が、1つの出力群を生成するために、緩衝記憶部に格納されているデータユニットの全てと、第2入力群から選択されたデータユニットとを、並列形式で組み合わせる工程と、
1つの前記出力群を緩衝記憶部に格納せずに、さらなる追加の処理のために、この1つの出力群を出力する工程とを含み、
前記組み合わせる工程が、緩衝記憶部に格納されている全てのデータユニットと並列連結するために、第2入力群のデータユニットを巡回させ、第2入力群から選択されたデータユニットの位置を決定するように、第2入力群のデータユニットを巡回させる工程と、
1つの前記出力群を生成するために、この選択されたデータユニットを、緩衝記憶部に格納されている全てのデータユニットと並列連結する工程とを含むデータ配列方法。 - 前記第2入力群のデータユニットを、緩衝記憶部のデータユニットの記憶容量に基づき、巡回させる巡回量を特定する工程を含む請求項9に記載のデータ配列方法。
- 前記出力する工程は、1つの前記出力群が緩衝記憶部を迂回する工程を含む請求項9に記載のデータ配列方法。
- デジタルデータ処理機を、デジタル通信ネットワークとインターフェースするための装置であって、
デジタルデータをデータ処理機と交換可能とする第1データポート、
デジタルデータを通信ネットワークと交換可能とする第2データポート、および、
この第1および第2データポートの間で接続されているデータ配列装置を備え、
このデータ配列装置が、デジタルデータユニットの並列形式化された入力群の入力時間列を受信する入力部と、
デジタルデータユニットの並列形式化された出力群の出力時間列を生成するために、この入力部に接続され、前記入力列に対して応答するデータ配列部と、
前記出力列を出力するために、このデータ配列部に接続されている出力部とを備え、
前記データ配列部は、
第2入力群を入力部において受信する間に、第1入力群のデータユニットを格納するために、入力部に接続されている緩衝記憶部と、
この緩衝記憶部に格納された全てのデータユニットと、第2入力群の中から選択されたデータユニットとを、並列形式で組み合わせることによって前記出力群のうちの1つを生成するために、緩衝記憶部および入力部に接続されている結合部とを備えており、
前記データ配列装置が、
前記1つの出力群を、この緩衝記憶部に格納せずに、出力部に伝送可能とするために、前記結合部および前記出力部に接続されているデータ経路を備えており、
前記結合部が、選択されたデータユニットを、緩衝記憶部に格納されているデータユニットの全てと並列連結して、1つの出力群を生成するために、第2入力群のデータユニットを巡回させて、この第2入力群から選択されたデータユニットの位置を決定するように、前記入力部に接続されている巡回化部を、この結合部が備えている装置。 - 前記結合部が、巡回化部および緩衝記憶部にそれぞれ接続されている入力部と、データ経路に接続されている出力部とを有する選択部を備える請求項12に記載の装置。
- 前記データ配列部は、前記巡回化部が第2入力群のデータユニットを巡回させるための巡回量を決定する制御部を備え、
この制御部が、巡回化部に巡回量を示す情報を提供するために、この巡回化部に接続されている出力部を有している請求項12に記載の装置。 - 前記制御部が、緩衝記憶部のデータユニットの記憶容量に基づいて、前記巡回量を決定する請求項14に記載の装置。
- 第1入力群のデータユニットが、最初に言及した前記緩衝記憶部に格納されている間、第2入力群を記憶するために、前記入力部と前記結合部とに接続した、さらなる緩衝記憶部を備える装置であって、
前記制御部は、この緩衝記憶部の各データユニットの記憶容量の合計に基づく、巡回量を決定する請求項15に記載の装置。 - SONETカード、イサーネットカード、トークンリングカードのうちの1つとして提供されている請求項12に記載の装置。
- 前記データ経路が、前記緩衝記憶部を迂回する請求項12に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/771,173 US6813734B1 (en) | 2001-01-26 | 2001-01-26 | Method and apparatus for data alignment |
US09/771,172 US6965606B2 (en) | 2001-01-26 | 2001-01-26 | Method and apparatus for byte rotation |
PCT/US2002/002255 WO2002060101A2 (en) | 2001-01-26 | 2002-01-25 | Method and apparatus for data alignment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005504449A JP2005504449A (ja) | 2005-02-10 |
JP3775597B2 true JP3775597B2 (ja) | 2006-05-17 |
Family
ID=27118415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002560316A Expired - Lifetime JP3775597B2 (ja) | 2001-01-26 | 2002-01-25 | データ配列の方法およびその装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1360786A2 (ja) |
JP (1) | JP3775597B2 (ja) |
CN (1) | CN1498470B (ja) |
AU (1) | AU2002245320A1 (ja) |
WO (1) | WO2002060101A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104834476B (zh) * | 2014-02-10 | 2016-10-19 | 安华高科技通用Ip(新加坡)公司 | 基于段结束标记的数据对准的系统和方法 |
US9707727B2 (en) | 2014-04-09 | 2017-07-18 | Nike, Inc. | Selectively applied adhesive particulate on nonmetallic substrates |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05134848A (ja) * | 1991-03-06 | 1993-06-01 | Fujitsu Ltd | 中央処理装置のデータシフト回路 |
US5410677A (en) * | 1991-12-30 | 1995-04-25 | Apple Computer, Inc. | Apparatus for translating data formats starting at an arbitrary byte position |
DE4238090C1 (de) * | 1992-11-11 | 1994-03-03 | Siemens Ag | Verfahren und Anordnung zur Rückgewinnung von in Funktionsdatenblöcken übertragenen plesiochronen Signalen |
US5638367A (en) * | 1995-07-07 | 1997-06-10 | Sun Microsystems, Inc. | Apparatus and method for data packing through addition |
DE19903366A1 (de) * | 1999-01-28 | 2000-08-17 | Siemens Ag | Verfahren zum Umsetzen von Nx-STM-1 Signalen in STM-N Signale |
-
2002
- 2002-01-25 EP EP02713472A patent/EP1360786A2/en not_active Withdrawn
- 2002-01-25 AU AU2002245320A patent/AU2002245320A1/en not_active Abandoned
- 2002-01-25 CN CN02807041.0A patent/CN1498470B/zh not_active Expired - Fee Related
- 2002-01-25 WO PCT/US2002/002255 patent/WO2002060101A2/en active Application Filing
- 2002-01-25 JP JP2002560316A patent/JP3775597B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2002060101A2 (en) | 2002-08-01 |
WO2002060101A3 (en) | 2003-09-18 |
CN1498470A (zh) | 2004-05-19 |
JP2005504449A (ja) | 2005-02-10 |
AU2002245320A1 (en) | 2002-08-06 |
CN1498470B (zh) | 2011-06-15 |
EP1360786A2 (en) | 2003-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7616562B1 (en) | Systems and methods for handling packet fragmentation | |
US7283528B1 (en) | On the fly header checksum processing using dedicated logic | |
US7936758B2 (en) | Logical separation and accessing of descriptor memories | |
US7680116B1 (en) | Optimized buffer loading for packet header processing | |
US6192498B1 (en) | System and method for generating error checking data in a communications system | |
US7290196B1 (en) | Cyclical redundancy check using nullifiers | |
US9654419B2 (en) | Fabric channel control apparatus and method | |
US6799232B1 (en) | Automatic byte swap and alignment for descriptor-based direct memory access data transfers | |
JP2003508954A (ja) | ネットワーク・スイッチ及びコンポーネント及び操作方法 | |
JP2003508957A (ja) | ネットワーク・プロセッサ処理コンプレックス及び方法 | |
US8824468B2 (en) | System and method for parsing frames | |
GB2511072A (en) | Non-deterministic finite state machine module for use in a regular expression matching system | |
US6357032B1 (en) | Method and apparatus for implementing cyclic redundancy check calculation for data communications | |
US20030118022A1 (en) | Reconfigurable data packet header processor | |
US20040001486A1 (en) | Method and apparatus for implementing frame header alterations using byte-wise arithmetic logic units | |
US7272675B1 (en) | First-in-first-out (FIFO) memory for buffering packet fragments through use of read and write pointers incremented by a unit access and a fraction of the unit access | |
US7239630B1 (en) | Dedicated processing resources for packet header generation | |
US6813734B1 (en) | Method and apparatus for data alignment | |
US20030193962A1 (en) | Data link/physical layer packet diversion and insertion | |
US7158520B1 (en) | Mailbox registers for synchronizing header processing execution | |
US7379467B1 (en) | Scheduling store-forwarding of back-to-back multi-channel packet fragments | |
US20040153586A1 (en) | Apparatus and method to receive and decode incoming data and to handle repeated simultaneous small fragments | |
US7180893B1 (en) | Parallel layer 2 and layer 3 processing components in a network router | |
JP3775597B2 (ja) | データ配列の方法およびその装置 | |
US6965606B2 (en) | Method and apparatus for byte rotation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050817 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050817 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |