JP2006525588A - データを通信する処理システム及び方法 - Google Patents

データを通信する処理システム及び方法 Download PDF

Info

Publication number
JP2006525588A
JP2006525588A JP2006507536A JP2006507536A JP2006525588A JP 2006525588 A JP2006525588 A JP 2006525588A JP 2006507536 A JP2006507536 A JP 2006507536A JP 2006507536 A JP2006507536 A JP 2006507536A JP 2006525588 A JP2006525588 A JP 2006525588A
Authority
JP
Japan
Prior art keywords
unit
request
initiator
functional unit
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006507536A
Other languages
English (en)
Other versions
JP4842804B2 (ja
Inventor
アンドレイ ラデゥレスク
キース ジー ダブリュ ホーセンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006525588A publication Critical patent/JP2006525588A/ja
Application granted granted Critical
Publication of JP4842804B2 publication Critical patent/JP4842804B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation

Abstract

通信を開始するイニシエータユニット(INIT)とターゲットユニット(TRGT)との間でデータを通信する方法が記載されている。本方法において、イニシエータユニット(INIT)は、通信を開始する要求(TID)を示す。これに応じて、ターゲットユニット(TRGT)は、イニシエータユニット(INIT)が前記要求を保持するべきである状況と、イニシエータ(INIT)の前記要求が受理された状況と、イニシエータ(INIT)の前記要求が拒絶された状況とのうちの1つが存在するかどうかを示す情報(READY、ACCEPTC)を供給する。更に、処理システムが記載されている。

Description

本発明は、処理システムに関する。
本発明は、更に、データを通信する方法に関する。
VCI及びOCPのようなモデム・オン・チップの相互接続プロトコルは、複数の関連のないトランザクションが、独立に発生することを可能にする通信スレッド識別子を導入している。各通信スレッド上で、全てのトランザクションは順序化される(即ち、要求はスレーブに供給され、応答は該スレーブによって発行され、応答は、前記要求がマスターによって発行されるのと同じ順序でマスターに供給される)。異なる通信スレッドによるトランザクションは、いかなる順序化の制約も有さない。このことは、関連のない通信が、互いに独立に処理されるのを可能にする。
これらのプロトコルは、トランザクションが、要求及び応答に分割される分割プロトコルと規定されている。ソース機能ユニットから通信経路内の前記第1中間機能ユニットまでの要求の伝送が完了した後、前記ソース機能ユニットは前記宛先機能ユニットからの前記要求に対する応答を待つ必要なく、次の伝送に進むことができる。前記宛先機能ユニット又は何らかの中間機能ユニットは、応答を与える必要がある場合、別個のアービトレーション手順を開始する。分割バスプロトコルは、(例えば、これはパイプライン化されているので)スレーブにおける応答生成に時間が掛かる場合、又は(ネットワークにおいてよく見られるように)前記マスターから前記スレーブへの要求の供給に時間が掛かる場合、より効率的である。更に、前記分割プロトコルによって、パイプライン化が可能になり、即ちマスターが複数の未処理の要求(即ち、応答を待っている要求)を有することが可能になる。前記同じ通信スレッド内の全てのトランザクションは、順序化される。このことは、要求は、これらの応答のための前記要求がマスターによって発行されたのと同じ順序で、前記スレーブによって実行され、応答は、これらの応答に対する要求がマスターによって発行されたのと同じ順序で供給されることを意味する。異なる通信スレッドによるトランザクションは、いかなる順序化の制約も有さない。
米国特許第6,182,183号公報は、前記ソース機能ユニットから前記宛先機能ユニットまでの通信経路において、2つの後続する機能ユニット間でメッセージを交換するためのリンクレベルプロトコルを提供している。既知のプロトコルによれば、マスター機能ユニットは、命令(Cmd)、アドレス(Addr)又はデータ(DataReq)のような情報を生成すると同時に、前記情報が属するスレッドの識別子(ReqThreadID)を供給する。同様に、前記スレーブ機能ユニットは、情報(DataResp)を供給することができ、前記情報が属する通信スレッドを、識別子RespThreadIDによって示すことができる。
機能ユニットとは、データストリーム内に含まれているいかなるユニットでも良く、例えば、CPU、DSP若しくはVLIWのようなデータに演算を施すユニット、メモリのようなデータを記憶するユニット、又はルータ若しくはインターフェースのようなデータを転送するユニットである。
結局、以下の表記が使用される。イニシエータ機能ユニット又はイニシエータは、ターゲット機能ユニットと称される他の機能ユニットとリンクレベルのトランザクションを開始する機能ユニットである。リンクレベルにおけるOSI定義によれば、データのパケットは、ビットに符号化及び複合化される。これは、伝送プロトコルの知識及び管理を与え、物理層、フロー制御及びフレーム同期化におけるエラーを取り扱う。ソース機能ユニットは、ネットワークレベルにおいてメッセージ(例えば、宛先機能ユニットと称される他の機能ユニットへのデータ又は命令)を送信する機能ユニットとして表される。OSI定義によれば、ネットワーク層が、切り替え及び転送技術を提供し、ノードからノードへデータを伝送する仮想回路と称される論理経路を作成する。転送及び送信は、アドレッシング、インターネットワーキング、エラーの取り扱い、輻輳制御及びパケットの系列化と同様に、この層の機能である。機能ユニットは、状況に依存して、ソース機能ユニット又は宛先機能ユニットとして動作することができる。
本発明の目的は、既知のプロトコルを改良することにある。これと共に、添付請求項1に規定されている方法及び添付請求項6に規定されている処理システムが提供される。
本発明によれば、特定のスレッドに関するアクションを実行するように、イニシエータ機能ユニットからの要求を受信するターゲット機能ユニットは、前記イニシエータ機能ユニットに:
1.イニシエータユニット(INIT)は、前記要求を保持しなければならないこと、
2.イニシエータユニット(INIT)の前記要求が受理されたこと、及び
3.イニシエータユニット(INIT)の前記要求が拒絶されたこと、
を信号で示すオプション有している。
前記ターゲット機能ユニットがオプション3によって前記要求を拒絶する場合、前記イニシエータは、他の又は同一の通信スレッドに対する新しい要求を発行することが可能になる。これが受理された場合、データ伝送が行われることができる(さもなければ、前記データ伝送は遅延されていたであろう)。このように、全体的なスループットが改善される。
本発明は、以下の理由のために、プロセッサネットワーク内のアプリケーションに特に適している。システム・オン・シリコンは、絶え間なく増加している新しいフィーチャの実施及び既存の機能の改善の必要性のために、複雑性が連続的に増していることを示している。このことは、構成要素が集積回路上に組み込まれることができる集積度を向上することによって、可能にされている。同時に、回路が動作されるクロック速度も増加される傾向にある。向上された集積度の構成要素と組み合わされる高いクロック速度は、同じクロックドメイン内で同期して動作することができる領域を減少してきた。このことは、モジュールの取り組み方の必要性を生じた。前記のような取り組み方によれば、前記処理システムは、複数の相対的に独立な、複雑なモジュールを有する。従来型の処理システムにおいて、前記モジュールは、通常、互いにバスを介して通信する。しかしながら、モジュールの数が増加するほど、通信のこの仕方は、以下の理由のために、もはや実用的ではない。一方で、多数のモジュールは、非常に高いバスの負荷を形成する。他方で、前記バスは、1つのデバイスだけがデータを該バスに送信することができるようにするので、通信のボトルネックを形成する。通信ネットワークは、部分的に接続された複数の機能ユニットを有する。機能ユニットからのメッセージは、該機能ユニットによって1つ以上の他の機能ユニットに再指向される。2つの直接的に接続された機能ユニット間で、複数のソースから生じ、複数の宛先に向かう、異なる通信スレッドに関するメッセージが、伝送されることができる。本発明の方法及び処理システムによれば、前記ターゲット機能ユニットは、前記イニシエータ機能ユニットに、あるスレッドに関する要求が、しばらくの間取り扱われることができないことを通知するための効率的な仕方を有している。このことは、前記イニシエータ機能ユニットが、他の通信スレッドを選択することを可能にする(さもなければ、前記イニシエータ機能ユニットに関するデータ伝送は、無用に遅延されていたであろう)。
ソース機能ユニットによって送信されるメッセージは、命令又はパケット状のデータを含むことができる。前記メッセージは、該メッセージが宛先機能ユニットに到達するまで、1つ以上の中間機能ユニットを介して転送される。前記宛先機能ユニットは、自身の番において、前記ソース機能ユニットにメッセージを送信することもできる。
本発明のこれら及び他の見地は、添付図面を参照して詳細に記載される。
図1は、複数の機能ユニットを接続しているネットワークを有するデータ処理システムを模式的に示している。前記処理システムは、データと該データに関する通信スレッドの識別子とを、分割プロトコルに従って、ソース機能ユニットSFUから宛先機能ユニットDFUまでの1つ以上の中間ユニットIFU1、…、IFU5を介する通信経路(矢印で示されている)に沿って伝送する。前記データを通信スレッド識別子と共に伝送することにより、互いに異なる通信スレッド識別子を有する複数の関連のないトランザクションが、独立に発生することができる。
図2は、従来技術によるネットワーク内の2つの機能ユニットを結合する典型的な仕方を示している。ここで、データ生成機能ユニットPFUは、信号TIDを活性化させることによって、データ消費機能ユニットCFUに要求を発行する。この信号は、自身がデータを転送しようとしている通信スレッドを示している。転送されるべきデータは、接続DATAにおいて提案される。示された前記通信スレッド及び関連する前記データの有効性は、更なる信号VALIDによって示されている。前記データ消費機能ユニットは、自身が前記要求を取り扱うとすぐに、このことを信号ACCEPTCによって示す。前記データ生成機能ユニットがこの信号を受信するまで、他の伝送は、前記2つの機能ユニットの間で行われることができない。しかしながら、例えば、前記データ消費機能ユニットCFUが、前記スレッドに対して残されているバッファスペースを有していない場合、データ生成機能ユニットPFUの要求は、データ消費機能ユニットCFUによって時間内に取り扱われることができない。このことは、全ての他の通信スレッドに関するこれらの機能ユニット間のデータ伝送も遅延される結果を有する。示されている当該実施例において、前記イニシエータは、特定の通信スレッドに関してデータを送信することができるのみであると仮定する。前記イニシエータは、TID信号によってこれを示すことができる。実際に、前記イニシエータは、複数の命令(例えば、書き込み、読み出し及び条件付書き込み等)を発行することができるものであってもよい。1つ以上の命令信号が、前記イニシエータがこれをするように付加されることができ、又は代替的には、前記命令は他の接続(例えば、TID信号によって使用されている接続)を介して時間多重化され、送信されることができる。単に命令を送信することも可能である。
図3は、本発明によるネットワークの第1実施例における、相互に結合されている第1及び第2機能ユニットを示している。データ伝送は、図2を参照して示されているのと同じ仕方で開始される、即ちデータ生成機能ユニットPFUは、信号TIDによって通信スレッドを示すことにより、データ消費機能ユニットCFUに要求を発行する。転送されるべきデータは、接続DATAにおいて提案される。示されている通信スレッド及び関連する前記データの有効性は、他の信号VALIDによって示されている。しかしながら、図2に示されている状況とは対照的に、ターゲット機能ユニット(ここでは、前記データ消費機能ユニット)は、
1.イニシエータ機能ユニットINITに、該イニシエータ機能ユニットは要求を保持しなければならないことを示すオプションと、
2.イニシエータ機能ユニットINTの要求が受理されたことを示すオプションと、
3.イニシエータ機能ユニットINITの要求が拒絶されたことを示すオプションと、
を有している。
実際に、前記ターゲット機能ユニットは、前記要求を解読し、該要求がこの瞬間に取り扱われることができるか否かを決定するのに、時間を必要とする。この時間の間、前記ターゲット機能ユニットはオプション1に従って指示を供給する。このことは、前記ターゲット機能ユニットに信号TID、DATA及びVALIDを保持させる。前記ターゲット機能ユニットが前記要求を解釈し、該要求を取り扱うことができると直ちに、前記ターゲット機能ユニットは、オプション2に従って示す。しかしながら、前記ターゲット機能ユニットが、例えば、バッファのオーバーフローが前記通信スレッドに関して生じているために、前記要求がこの時間において取り扱われることができないと決定した場合、前記ターゲット機能ユニットはオプション3に従って信号で示す。このことは、前記イニシエータが前記通信スレッドに対する要求を撤回し、他の通信スレッドに対するトランザクションを開始することを可能にする(さもなければ、前記イニシエータは、先行の要求が取り扱われることができるまで、待たなければならなかったであろう)。このようにして、当該処理システム内の全体的な通信が改善される。
図3の実施例において、1つの付加的な信号が、リンクレベルのデータ交換が進行される又は遅延されることを符号化する。ただ1つの付加的な信号によって、単に進行/遅延のフィードバックが実現可能である。このことは、なぜトランザクションが通信スレッド上で進行することができないのか(空/満杯のバッファ、及び通信スレッド上のデータを期待していない処理がCPU上で走らされている等のような、複数の原因があり得る場合)、又はトランザクションが通信スレッド上でどれくらい長く進行されることができるか(例えば、少なくともN個のトランザクションを通信スレッド上で進行させるのに十分なバッファリング/データがある場合)に関するより入念なフィードバックを符号化することによって一般化されることができる。
特定の通信スレッドに関する要求は、命令、アドレス及び/又は他のデータの送信に関する要求を含むこともできることに留意されたい。代替的には、前記要求は、命令、アドレス及び/又は他のデータの受信に関する要求を含むこともできる。
図4は、本発明によるネットワークの第2実施例における、相互に結合されている第1及び第2機能ユニットを示している。ここで、図3に示されている実施例とは対照的に、データ消費機能ユニットCFUはイニシエータINITの役割をしている。
イニシエータINITとしてのデータ消費機能ユニットCFUは、通信スレッドを信号TIDで示すことによって、前記ターゲット、即ちここではデータ生成機能ユニットPFUに要求を発行する。示された前記通信スレッド及び関連するデータの有効性は、信号VALIDによって示される。図3に示した実施例におけるように、前記ターゲット機能ユニットは、
1.イニシエータユニットINITに、該イニシエータユニットは前記要求を保持しなければならないことを示すオプションと、
2.イニシエータユニットINITの前記要求が受理されたことを示すオプションと、
3.イニシエータユニットINITの前記要求が拒絶されたことを示すオプションと、
を有している。
前記要求が取り扱われることができるかどうかを決定するのに必要な時間の間、前記ターゲット機能ユニットは、オプション1に従って応答する。前記ターゲット機能ユニットは、自身が前記要求を短期間で取り扱うことができると決定した場合、オプション2に従って指示子を供給する。しかしながら、前記ターゲット機能ユニットは、例えば、必要とされているデータが直ちに利用可能になると期待されないために、前記要求を短期間で取り扱うことを不可能であると決定した場合、前記ターゲット機能ユニットはオプション3に従って応答する。このことは、やはり、前記イニシエータが前記通信スレッドに対する前記要求を撤回し、他の通信スレッドに対するトランザクションを開始することを可能にする(さもなければ、前記イニシエータは、先行の要求が取り扱われることができるまで、待機しなければならなかったであろう)。このようにして、当該処理システム内の全体的な通信が改善される。
上述の3つのオプションによる指示子は、以下のように、信号READY及びACCEPTPを使用することによって供給されることができる。
Figure 2006525588
前記ターゲット機能ユニットがレディでない(READY=0によって示される)限り、図3に示されている実施例における信号ACCEPTP又は図4の実施例におけるACCEPTCの値は、関連がない。しかしながら、好ましくは、信号ACCEPTP又はACCEPTCは、拒絶及び受理の間で決定をする準備ができていない限り、拒絶を示す値に保持される。これにより、信号READYを受け取るための入力を有さなくても、前記ターゲット機能ユニットを従来技術のイニシエータ機能ユニットに接続することが可能になる。このようにして、従来型の前記イニシエータ機能ユニットは、正常に動作することができ、即ち、前記要求を評価するターゲット機能ユニットによって待機が行われるかどうかにかかわらず、示された通信スレッドTIDと関連づけられている要求が受理されるまで(又は前記ターゲット機能ユニットは前記瞬間において前記要求を供給することができないので)待機する。明瞭さのために、論理信号の値1及び0は、例えば、レディ若しくはレディでない、又は受理若しくは受理されていないかのように、それぞれ肯定及び否定の結果を示すのに使用された。しかしながら、これらの値が逆の仕方で使用されることもできることは、明らかである。多くの他の代替的なものが、前記の表に記載されているオプションの1つに従って指示子を供給することが可能である。例えば、信号READY及びACCEPTC、ACCEPTPを、1つの物理接続に沿って連続的に供給することによって、指示子を供給することが可能である。
本発明の保護範囲は、本明細書に記載された実施例に限定されるものではないことを特筆する。情報(例えば、通信スレッドに対するデータ、及び通信スレッドに関する情報)は、いくつかの仕方(例えば、直列、並列又は組み合わせの仕方)で、当該処理ユニット間で交換されることができることに留意されたい。
本発明の保護範囲は、添付請求項における符号によって制限されるものでもない。「有する」という語は、請求項に記載されていない他の部分を排除するものではない。単数形の構成要素は、複数のこのような構成要素を排除するものではない。本発明の一部を形成している手段は、専用ハードウェアの形態、又はプログラムされた汎用プロセッサの形態の両方において実施されることができる。本発明は、各新しいフィーチャ又はフィーチャの組み合わせにある。
ネットワーク内で結合されている複数の機能ユニットを有する処理システムを示している。 従来技術によるネットワーク内の2つの機能ユニットを結合する典型的な仕方を示している。 本発明の第1の実施例における互いに結合された第1及び第2機能ユニットを示している。 本発明の第2の実施例における互いに結合された第1及び第2機能ユニットを示している。

Claims (8)

  1. 通信を開始するイニシエータユニットと、ターゲットユニットとの間でデータを通信する方法であって、前記イニシエータユニットは、通信を開始するように、通信スレッド識別子を有する通信スレッドに関する要求を示し、前記ターゲットユニットは、
    ― 前記イニシエータユニットが前記要求を保持するべきである状況と、
    ― 前記イニシエータユニットの前記要求が受理された状況と
    ― 前記イニシエータユニットの前記要求が拒絶された状況と、
    のうちの1つが存在するかどうかを示す情報を供給する方法。
  2. 前記イニシエータユニットは、該イニシエータユニットが前記要求を示している通信スレッドに対する参照子を示し、前記イニシエータユニットは、前記要求が拒絶された場合、他の通信スレッドに関する通信を開始しようと試みる、請求項1に記載の方法。
  3. 前記ターゲットユニットは、前記要求が保持されるべきであることを第1状態によって示し、第2信号が有効であることを第2状態によって示す第1信号と、前記ターゲットユニットが、選択された前記通信スレッドを受理していることを示す第1状態、及び前記イニシエータが前記要求を放棄するべきであることを示す第2状態を有する第2信号とを供給する、請求項1に記載の方法。
  4. データ生成ユニットが前記イニシエータユニットとして機能する、請求項1に記載の方法。
  5. データ消費ユニットが前記イニシエータユニットとして機能する、請求項1に記載の方法。
  6. 第1の機能ユニット及び第2の機能ユニットを有する処理システムであって、前記第1の機能ユニットは、前記機能ユニット間で信号を交換する機能を使用して、前記第2の機能ユニットとの通信を開始することができ、前記信号は、通信の開始を望んでいる前記第1の機能ユニットによる信号と、
    ― イニシエータユニットが要求を保持しなければならない状況、
    ― 前記イニシエータユニットの前記要求が受理された状況、及び
    ― 前記イニシエータユニットの前記要求が拒絶された状況、
    のうちの1つに関して示す前記第2機能ユニットによる信号とを含む、処理システム。
  7. 前記第1の機能ユニットは、該第1の機能ユニットが前記要求を示す通信スレッドに対する参照子を示し、前記第1の機能ユニットは、前記要求が拒絶された場合、他の通信スレッドに関する通信を開始しようとする、請求項6に記載の処理システム。
  8. 前記第1の機能ユニット及び前記第2の機能ユニットはネットワークの一部を形成している、請求項6又は7に記載の処理システム。
JP2006507536A 2003-05-08 2004-05-04 データを通信する処理システム及び方法 Expired - Lifetime JP4842804B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03101266.9 2003-05-08
EP03101266 2003-05-08
PCT/IB2004/050580 WO2004100005A1 (en) 2003-05-08 2004-05-04 Processing system and method for communicating data

Publications (2)

Publication Number Publication Date
JP2006525588A true JP2006525588A (ja) 2006-11-09
JP4842804B2 JP4842804B2 (ja) 2011-12-21

Family

ID=33427187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507536A Expired - Lifetime JP4842804B2 (ja) 2003-05-08 2004-05-04 データを通信する処理システム及び方法

Country Status (7)

Country Link
US (1) US7412549B2 (ja)
EP (1) EP1625504A1 (ja)
JP (1) JP4842804B2 (ja)
KR (1) KR101073534B1 (ja)
CN (1) CN100424666C (ja)
TW (1) TWI346288B (ja)
WO (1) WO2004100005A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278156A (ja) * 1990-03-27 1991-12-09 Pfu Ltd バスアクセス制御方式
WO2002073407A1 (en) * 2001-03-09 2002-09-19 Sonics, Inc. Communications system and method with non-blocking shared interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175733A (en) * 1990-12-27 1992-12-29 Intel Corporation Adaptive message routing for multi-dimensional networks
US5257356A (en) * 1991-05-28 1993-10-26 Hewlett-Packard Company Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system
US5922063A (en) * 1992-09-17 1999-07-13 International Business Machines Corporation Automatic hardware message header generator
JPH06214947A (ja) * 1993-01-20 1994-08-05 Toshiba Corp 情報処理装置
US6101194A (en) * 1997-06-09 2000-08-08 International Business Machines Corporation Conflict resolution in multi-node communication network
US6182183B1 (en) 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6542991B1 (en) * 1999-05-11 2003-04-01 Sun Microsystems, Inc. Multiple-thread processor with single-thread interface shared among threads
JP2001195351A (ja) * 2000-01-11 2001-07-19 Nec Corp バスシステム及びバスアクセス方法
US6769046B2 (en) * 2000-02-14 2004-07-27 Palmchip Corporation System-resource router
US6892259B2 (en) * 2001-09-29 2005-05-10 Hewlett-Packard Development Company, L.P. Method and apparatus for allocating computer bus device resources to a priority requester and retrying requests from non-priority requesters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278156A (ja) * 1990-03-27 1991-12-09 Pfu Ltd バスアクセス制御方式
WO2002073407A1 (en) * 2001-03-09 2002-09-19 Sonics, Inc. Communications system and method with non-blocking shared interface
JP2004530197A (ja) * 2001-03-09 2004-09-30 ソニックス インコーポレイテッド 非ブロック化共有インターフェイスを持つ通信システム及び方法

Also Published As

Publication number Publication date
US7412549B2 (en) 2008-08-12
TW200506616A (en) 2005-02-16
WO2004100005A1 (en) 2004-11-18
CN1784667A (zh) 2006-06-07
KR101073534B1 (ko) 2011-10-17
EP1625504A1 (en) 2006-02-15
KR20060004979A (ko) 2006-01-16
US20060294263A1 (en) 2006-12-28
CN100424666C (zh) 2008-10-08
JP4842804B2 (ja) 2011-12-21
TWI346288B (en) 2011-08-01

Similar Documents

Publication Publication Date Title
US7643477B2 (en) Buffering data packets according to multiple flow control schemes
KR100666515B1 (ko) 저장 및 포워드 스위치 장치, 시스템 및 방법
JP5036120B2 (ja) 非ブロック化共有インターフェイスを持つ通信システム及び方法
JP4638216B2 (ja) オンチップバス
US20120120959A1 (en) Multiprocessing computing with distributed embedded switching
JPH05153163A (ja) メツセージのルーテイング方法およびネツトワーク
JP2005318495A (ja) 異なる仮想チャネルへのトランザクションの分離
EP1449100B1 (en) A switching i/o node for connection in a multiprocessor computer system
JP3167906B2 (ja) データ伝送方法及びシステム
JP2008546298A (ja) 電子装置及び通信リソース割り当ての方法
JP2006087093A (ja) 出力バッファを使用するパケット伝送
JP4255833B2 (ja) コンピュータ・システムの入出力ノードにおけるタグ付けおよび調停メカニズム
JP4391819B2 (ja) コンピュータ・システムの入出力ノード
JP2005032225A (ja) 複数の相互接続デバイス間のデータ通信を制御する方法及びシステム
JP4842804B2 (ja) データを通信する処理システム及び方法
JP4104939B2 (ja) マルチプロセッサシステム
JP2006109258A (ja) 通信方法及び通信装置
JP2011070701A (ja) データを伝送する処理システム及び方法
US10942876B1 (en) Hardware engine for configuration register setup
US7822057B2 (en) Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7583597B2 (en) Method and system for improving bandwidth and reducing idles in fibre channel switches
US7961604B2 (en) Processing system and method for transmitting data
KR20070061307A (ko) 버스 및 네트워크의 복합 통신 수단을 갖는 시스템 온칩
JPH0621925A (ja) 多重化伝送路通信制御方式
JPH05250302A (ja) マルチマイクロプロセッサシステム及びシリアルデータ転送回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4842804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350