JP2006510071A - 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置 - Google Patents
繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置 Download PDFInfo
- Publication number
- JP2006510071A JP2006510071A JP2004527709A JP2004527709A JP2006510071A JP 2006510071 A JP2006510071 A JP 2006510071A JP 2004527709 A JP2004527709 A JP 2004527709A JP 2004527709 A JP2004527709 A JP 2004527709A JP 2006510071 A JP2006510071 A JP 2006510071A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- memory
- memory location
- memory locations
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
Claims (30)
- ビルトインセルフテストを通過し、その後の動作の間にエラーチェックメカニズムにより示される少なくとも1つの失敗を有する1以上のメモリ位置を第一のエントリが追跡する2以上のエントリを有するバッファと、
リプレースメントポリシーアルゴリズムを使用するエージェントであって、1以上のメモリ位置の追跡を実現するバッファと共に動作するエージェントと、
を備えることを特徴とする装置。 - 該リプレースメントアルゴリズムは、無効のためのメモリ位置の候補を識別するため、LRF(Least Recently Failed)リプレースメントポリシーを備える、
請求項1記載の装置。 - 該LRFリプレースメントポリシーによる該メモリ位置の候補の識別は、少なくとも部分的に、それぞれ追跡されたメモリ位置のデータ転送の失敗のレートに基づく、
請求項2記載の装置。 - 該LRFリプレースメントポリシーによる該メモリ位置の候補の識別は、少なくとも部分的に、それぞれ追跡されたメモリ位置に関連するデータ転送の失敗の総数に基づく、
請求項2記載の装置。 - 該データ転送の失敗の少なくとも1つは、読取り動作から生じる誤ったデータを備える、
請求項4記載の装置。 - 該データ転送の失敗の少なくとも一部は、期待される結果から離れる結果であって、エラーチェックメカニズムにより検出された誤ったデータを備える、
請求項4記載の装置。 - 該バッファは有限の量のエントリを有し、該リプレースメントアルゴリズムは、追跡されたメモリ位置の総数が該バッファにおける有限の数のエントリを超えるとき、追跡されたメモリ位置と関連する情報を該バッファから除く、
請求項1記載の装置。 - 該エージェントは、記録された失敗の数が閾値を超えるかを比較するコンパレータをさらに含む、
請求項7記載の装置。 - ビルトインセルフテストを通過し、その後の動作の間に少なくとも1つのデータ転送の失敗を有するメモリ位置と関連する1以上のデータ転送の失敗を追跡するステップと、
エラー検出チェックメカニズムによりデータ転送の失敗を検出するステップと、
を備えることを特徴とする方法。 - リプレースメントポリシーに基づいて該メモリ位置を無効にするかを判定するステップをさらに備える、
請求項9記載の方法。 - 該リプレースメントポリシーにより、そのメモリ位置のデータ転送の失敗の数がデータ転送の失敗に関する閾値なる総数に等しいか又は該総数を超えるかを判定するステップをさらに備える、
請求項10記載の方法。 - 該リプレースメントポリシーにより、メモリ位置のデータ転送の失敗のレートがデータ転送の失敗の閾値の数に等しいか又は該数を超えるかを判定するステップをさらに備える、
請求項10記載の方法。 - ビルトインセルフテストを通過し、その後の動作の間に少なくとも1つのデータ転送の失敗を有するメモリ位置に関連する1以上のデータ転送の失敗を追跡するための手段と、
エラーチェックメカニズムによりデータ転送の失敗を検出するための手段と、
を備える装置。 - リプレースメントポリシーに基づいてメモリ位置を無効にするかを判定するための手段をさらに備える、
請求項13記載の装置。 - 該リプレースメントポリシーにより、メモリ位置のデータ転送の失敗の数がデータ転送の失敗の閾値である総数に等しいか又は超えるかを判定するための手段をさらに備える、
請求項14記載の装置。 - 該リプレースメントポリシーにより、メモリ位置のデータ転送の失敗のレートがデータ転送の失敗の閾値である数に等しいか又は該数を超えるかを判定するための手段をさらに備える、
請求項14記載の装置。 - マシンにより実行されたときに、
ビルトインセルフテストを通過し、その後の動作の間に少なくとも1つのデータ転送の失敗を有する1以上のデータ転送の失敗を追跡するステップと、
エラー検出チェックメカニズムにより該データ転送の失敗を検出するステップと、
を備える動作をマシンに実行させるための命令を有するマシン読取り可能な媒体。 - 該マシンにより実行されたときに、
リプレースメントポリシーに基づいてメモリ位置を無効にするかを判定するステップを備える動作をマシンに更に実行させるための命令を有する、
請求項17記載のマシン読取り可能な媒体。 - 該マシンにより実行されたときに、
該リプレースメントポリシーにより、メモリ位置のデータ転送の失敗の総数がデータ転送の失敗に関する閾値である数に等しいか又は該数を超えるかを判定するステップを備える動作をマシンに更に実行させるための命令を有する、
請求項18記載のマシン読取り可能な媒体。 - 該マシンにより実行されたときに、
該リプレースメントポリシーにより、メモリ位置のデータ転送の失敗のレートがデータ転送の失敗に関する閾値の数を超えるかを判定するステップを備える動作をマシンに更に実行させるための命令を有する、
請求項18記載のマシン読取り可能な媒体。 - 該マシンにより実行されたときに、
1以上のデータ転送の失敗をそれぞれ受けた複数のメモリ位置を追跡するステップと、
該リプレースメントポリシーにより、どの追跡されているメモリ位置が、追跡されている全てのメモリ位置に関する年代順で最も最近ではない失敗を有するかを判定するステップと、
追跡されるメモリ位置の総数が有限の追跡されるメモリ位置の数を超える場合に、該追跡されたメモリ位置に関連する情報を追跡されることから除くステップと、
を備える方法をマシンに更に実行させる命令を有する請求項18記載のマシン読取り可能な媒体。 - マシンにより実行されたときに、
エラーチェックメカニズムにより示される1以上のデータ転送の失敗をそれぞれ受ける複数のメモリ位置を追跡するステップと、
LFF(Least Frequently Failed)リプレースメントポリシーに基づいて、追跡されるメモリ位置を追跡されることから除くステップと、
を備える方法をマシンに実行させるための命令を有するマシン読取り可能な媒体。 - 該マシンにより実行されたときに、
第一のメモリ位置について記録されているデータ転送の失敗の総数が閾値である制限を超えることに基づいて、該第一のメモリ位置を無効のための候補として識別するステップを備える方法をマシンに実行させるための命令を有する請求項22記載のマシン読取り可能な媒体。 - 該マシンにより実行されたときに、
第一のメモリ位置について記録されているデータ転送の失敗のレートが閾値である制限を超えることに基づいて、該第一のメモリ位置を無効のための候補として識別するステップを備える方法をマシンに実行させるための命令を有する請求項22記載のマシン読取り可能な媒体。 - エラーチェックメカニズムにより示される1以上のデータ転送の失敗をそれぞれ受ける複数のメモリ位置を追跡するための手段と、
LFF(Least Frequently Failed)リプレースメントポリシーに基づいて、追跡されるメモリ位置を追跡されることから除くステップと、
を備えることを特徴とする装置。 - 第一のメモリ位置について記録されているデータ転送の失敗の総数が閾値である制限を超えることに基づいて、該第一のメモリ位置を無効のための候補として識別するための手段をさらに備える、
請求項25記載の装置。 - 第一のメモリ位置について記録されているデータ転送の失敗のレートが閾値である制限を超えることに基づいて、該第一のメモリ位置を無効のための候補として識別するための手段をさらに備える、
請求項25記載の装置。 - リプレースメントアルゴリズムを使用して、1以上のメモリ位置の追跡を実行するためのエージェントと、
1以上のメモリ位置を有するメモリと、
ビルトインセルフテストを通過したが、その後の動作の間にエラーチェックメカニズムにより示される少なくとも1つの失敗を有する1以上のメモリ位置を第一のエントリが追跡する、2以上のエントリを有するバッファとを備え、
該エージェントは、1以上のメモリ位置の追跡を実現するために該バッファと共に動作する、
ことを特徴とするコンピュータシステム。 - 該メモリ位置の少なくとも1つは、メモリワードを備える、
請求項28記載の装置。 - 該メモリ位置の少なくとも1つは、キャッシュラインを備える、
請求項28記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/217,984 US7168010B2 (en) | 2002-08-12 | 2002-08-12 | Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations |
PCT/US2003/024141 WO2004015717A2 (en) | 2002-08-12 | 2003-08-01 | Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006510071A true JP2006510071A (ja) | 2006-03-23 |
JP4283221B2 JP4283221B2 (ja) | 2009-06-24 |
Family
ID=31495244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004527709A Expired - Fee Related JP4283221B2 (ja) | 2002-08-12 | 2003-08-01 | 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7168010B2 (ja) |
EP (1) | EP1579460A2 (ja) |
JP (1) | JP4283221B2 (ja) |
CN (2) | CN101019192B (ja) |
AU (1) | AU2003257121A1 (ja) |
TW (1) | TWI254206B (ja) |
WO (1) | WO2004015717A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067265A (ja) * | 2008-08-05 | 2010-03-25 | Intel Corp | データアクセス違反を検出する方法および装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7493534B2 (en) * | 2003-08-29 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Memory error ranking |
US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
US7555677B1 (en) * | 2005-04-22 | 2009-06-30 | Sun Microsystems, Inc. | System and method for diagnostic test innovation |
US7430145B2 (en) * | 2005-09-16 | 2008-09-30 | Hewlett-Packard Development Company, L.P. | System and method for avoiding attempts to access a defective portion of memory |
IL171963A0 (en) | 2005-11-14 | 2006-04-10 | Nds Ltd | Secure read-write storage device |
EP1808863A1 (en) * | 2006-01-16 | 2007-07-18 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for recording high-speed input data into a matrix of memory devices |
DE102006008017A1 (de) * | 2006-02-21 | 2007-08-30 | Infineon Technologies Ag | Verfahren zum Herstellen und Verfahren zum Betreiben eines integrierten Halbleiterspeichers |
US20080010566A1 (en) * | 2006-06-21 | 2008-01-10 | Chang Tsung-Yung Jonathan | Disabling portions of memory with non-deterministic errors |
KR101413736B1 (ko) | 2007-09-13 | 2014-07-02 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 메모리 시스템 및 그것의웨어-레벨링 기법 |
US8635491B2 (en) * | 2007-09-28 | 2014-01-21 | Seagate Technology Llc | Storage device maintenance in a portable device based on a power event |
US20090132876A1 (en) * | 2007-11-19 | 2009-05-21 | Ronald Ernest Freking | Maintaining Error Statistics Concurrently Across Multiple Memory Ranks |
US9678878B2 (en) | 2008-09-30 | 2017-06-13 | Intel Corporation | Disabling cache portions during low voltage operations |
US8713267B2 (en) * | 2009-01-23 | 2014-04-29 | Lsi Corporation | Method and system for dynamic storage tiering using allocate-on-write snapshots |
JP2011018187A (ja) * | 2009-07-09 | 2011-01-27 | Fujitsu Ltd | 試験方法、試験プログラム、試験装置、及び試験システム |
US8103900B2 (en) * | 2009-07-28 | 2012-01-24 | International Business Machines Corporation | Implementing enhanced memory reliability using memory scrub operations |
US8750059B2 (en) | 2009-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-repairing memory |
US20110041016A1 (en) * | 2009-08-12 | 2011-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory errors and redundancy |
US9042191B2 (en) | 2009-08-12 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-repairing memory |
US8640006B2 (en) * | 2011-06-29 | 2014-01-28 | International Business Machines Corporation | Preemptive memory repair based on multi-symbol, multi-scrub cycle analysis |
DE102011107936B4 (de) * | 2011-07-19 | 2015-07-23 | Texas Instruments Deutschland Gmbh | Halbleitervorrichtung und Verfahren für die Ablaufverfolgung elnes Speichers einer Halbleitervorrichtung |
JP5962269B2 (ja) * | 2012-07-09 | 2016-08-03 | 富士通株式会社 | 評価装置,分散格納システム,評価方法及び評価プログラム |
US8924775B1 (en) * | 2012-09-25 | 2014-12-30 | Western Digital Technologies, Inc. | Methods, devices and systems for tracking and relocating intermittently defective disk sectors to prevent indefinite recycling thereof |
US9389937B2 (en) * | 2013-11-19 | 2016-07-12 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Managing faulty memory pages in a computing system |
KR102532581B1 (ko) * | 2016-03-17 | 2023-05-17 | 에스케이하이닉스 주식회사 | 메모리 장치를 포함하는 메모리 시스템 및 그의 동작 방법 |
US9910606B2 (en) | 2016-03-23 | 2018-03-06 | Seagate Technology Llc | End of life extension of solid state memory |
US9852060B2 (en) * | 2016-03-31 | 2017-12-26 | Dell Products L.P. | Storage class memory (SCM) memory mode cache system |
CN107122256B (zh) * | 2017-06-13 | 2018-06-19 | 北京邮电大学 | 动态修补的高性能片上缓存容错架构 |
CN112131071B (zh) * | 2017-09-18 | 2024-05-17 | 华为技术有限公司 | 一种内存评估的方法及装置 |
US11740928B2 (en) | 2019-08-26 | 2023-08-29 | International Business Machines Corporation | Implementing crash consistency in persistent memory |
US11928497B2 (en) | 2020-01-27 | 2024-03-12 | International Business Machines Corporation | Implementing erasure coding with persistent memory |
CN114637616A (zh) * | 2020-12-15 | 2022-06-17 | 超威半导体(上海)有限公司 | 用于记载和记录错误处理信息的方法和系统 |
CN112601153B (zh) * | 2021-03-01 | 2021-05-07 | 成都大熊猫繁育研究基地 | 一种声音自动采集与传输装置及其使用方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2276255A (en) | 1993-02-17 | 1994-09-21 | Andor Int Ltd | Track buffer with embedded error data |
EP0675436B1 (en) | 1994-03-31 | 1999-10-27 | STMicroelectronics, Inc. | Recoverable set associative cache |
US5974576A (en) * | 1996-05-10 | 1999-10-26 | Sun Microsystems, Inc. | On-line memory monitoring system and methods |
US6085334A (en) * | 1998-04-17 | 2000-07-04 | Motorola, Inc. | Method and apparatus for testing an integrated memory device |
US6505305B1 (en) * | 1998-07-16 | 2003-01-07 | Compaq Information Technologies Group, L.P. | Fail-over of multiple memory blocks in multiple memory modules in computer system |
US6370622B1 (en) * | 1998-11-20 | 2002-04-09 | Massachusetts Institute Of Technology | Method and apparatus for curious and column caching |
US6282617B1 (en) * | 1999-10-01 | 2001-08-28 | Sun Microsystems, Inc. | Multiple variable cache replacement policy |
US6467048B1 (en) * | 1999-10-07 | 2002-10-15 | Compaq Information Technologies Group, L.P. | Apparatus, method and system for using cache memory as fail-over memory |
US6496538B1 (en) * | 1999-12-31 | 2002-12-17 | Intel Corporation | Method and apparatus for motion estimation for digital video encoding |
US6691252B2 (en) * | 2001-02-23 | 2004-02-10 | Hewlett-Packard Development Company, L.P. | Cache test sequence for single-ported row repair CAM |
EP1444580B1 (en) * | 2001-11-09 | 2005-10-05 | Sun Microsystems, Inc. | Method and apparatus for fixing bit errors encountered during cache references without blocking |
US6865694B2 (en) * | 2002-04-30 | 2005-03-08 | Texas Instruments Incorporated | CPU-based system and method for testing embedded memory |
-
2002
- 2002-08-12 US US10/217,984 patent/US7168010B2/en not_active Expired - Fee Related
-
2003
- 2003-08-01 WO PCT/US2003/024141 patent/WO2004015717A2/en active Application Filing
- 2003-08-01 CN CN03823832.2A patent/CN101019192B/zh not_active Expired - Fee Related
- 2003-08-01 CN CNA038238322A patent/CN101019192A/zh active Granted
- 2003-08-01 EP EP03784877A patent/EP1579460A2/en not_active Withdrawn
- 2003-08-01 JP JP2004527709A patent/JP4283221B2/ja not_active Expired - Fee Related
- 2003-08-01 AU AU2003257121A patent/AU2003257121A1/en not_active Abandoned
- 2003-08-11 TW TW092121997A patent/TWI254206B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067265A (ja) * | 2008-08-05 | 2010-03-25 | Intel Corp | データアクセス違反を検出する方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US20040030957A1 (en) | 2004-02-12 |
US7168010B2 (en) | 2007-01-23 |
TWI254206B (en) | 2006-05-01 |
AU2003257121A1 (en) | 2004-02-25 |
CN101019192B (zh) | 2014-10-01 |
WO2004015717A3 (en) | 2006-06-01 |
JP4283221B2 (ja) | 2009-06-24 |
AU2003257121A8 (en) | 2004-02-25 |
EP1579460A2 (en) | 2005-09-28 |
WO2004015717A2 (en) | 2004-02-19 |
TW200413915A (en) | 2004-08-01 |
CN101019192A (zh) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4283221B2 (ja) | 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置 | |
EP1659494B1 (en) | Method and apparatus for classifying memory errors | |
US7640395B2 (en) | Maintaining write ordering in a system | |
US8977820B2 (en) | Handling of hard errors in a cache of a data processing apparatus | |
TWI425511B (zh) | 校正資料儲存及處理方法 | |
US7313749B2 (en) | System and method for applying error correction code (ECC) erasure mode and clearing recorded information from a page deallocation table | |
US20080294847A1 (en) | Cache control device and computer-readable recording medium storing cache control program | |
KR101139151B1 (ko) | 캐시 제어 장치, 정보 처리 장치 및 캐시 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
US9727244B2 (en) | Expanding effective storage capacity of a data storage system while providing support for address mapping recovery | |
KR102515417B1 (ko) | 캐시 메모리 장치 및 그것의 동작 방법 | |
JP2012103826A (ja) | キャッシュメモリシステム | |
US10262754B2 (en) | Fine grained online remapping to handle memory errors | |
JP2010529557A (ja) | 新たな不良ブロック検出 | |
US10922234B2 (en) | Method and system for online recovery of logical-to-physical mapping table affected by noise sources in a solid state drive | |
JP2023510709A (ja) | ストレージ・クラス・メモリ | |
US7308638B2 (en) | System and method for controlling application of an error correction code (ECC) algorithm in a memory subsystem | |
US9983972B2 (en) | Predictive in-field memory repair scheme | |
US20050289440A1 (en) | System and method for controlling application of an error correction code (ECC) algorithm in a memory subsystem | |
US20100169572A1 (en) | Data storage method, apparatus and system for interrupted write recovery | |
US7062611B2 (en) | Dirty data protection for cache memories | |
JP2006286135A (ja) | 半導体記憶装置及びその読み書き制御方法 | |
JPS61259351A (ja) | バツフア・ストレイジ・エラ−処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080708 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |