JP2006506736A - システム管理信号を分配する方法および装置 - Google Patents
システム管理信号を分配する方法および装置 Download PDFInfo
- Publication number
- JP2006506736A JP2006506736A JP2004553499A JP2004553499A JP2006506736A JP 2006506736 A JP2006506736 A JP 2006506736A JP 2004553499 A JP2004553499 A JP 2004553499A JP 2004553499 A JP2004553499 A JP 2004553499A JP 2006506736 A JP2006506736 A JP 2006506736A
- Authority
- JP
- Japan
- Prior art keywords
- local
- computer system
- processors
- resources
- service processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005192 partition Methods 0.000 claims abstract description 78
- 230000001427 coherent effect Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 4
- 230000007246 mechanism Effects 0.000 abstract description 20
- 238000009826 distribution Methods 0.000 abstract description 10
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000009471 action Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 2
- 206010028980 Neoplasm Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 201000011510 cancer Diseases 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【課題】 コンピュータシステムコンプレックス内のシステム管理信号の分配を改善する方法および装置を提供する。
【解決手段】 ボックス内およびコンピュータシステムボックス群間の両方での伝送のためのメカニズムが提供される。ローカルルーティングテーブルおよび汎用ルーティングテーブルは、特定のパーティションに関連付けられたリソースに正確にシステム管理信号を分配することを可能にする。信号は、1つ以上のボックスに関連付けられたリソースを適切な状態にするよう順序付けられる。コンピュータシステムコンプレックス内のボックス間の信号の分配は、専用のワイヤを使用することなく達成されえる。
【解決手段】 ボックス内およびコンピュータシステムボックス群間の両方での伝送のためのメカニズムが提供される。ローカルルーティングテーブルおよび汎用ルーティングテーブルは、特定のパーティションに関連付けられたリソースに正確にシステム管理信号を分配することを可能にする。信号は、1つ以上のボックスに関連付けられたリソースを適切な状態にするよう順序付けられる。コンピュータシステムコンプレックス内のボックス間の信号の分配は、専用のワイヤを使用することなく達成されえる。
Description
本発明は、全てDavid B. Glasco、Carl Zeitler、Rajesh Kota、Guru Prasadh、およびRichard R. Oehlerによる「Transaction Management In Systems Having Multiple Multi-Processor Clusters」(弁護士整理番号NWISP012)、「Routing Mechanisms In Systems Having Multiple Multi-Processor Clusters」(弁護士整理番号NWISP013)、および「Address Space Management In Systems Having Multiple Multi-Processor Clusters」(弁護士整理番号NWISP014)とそれぞれ題された米国特許出願第10/157,384号、第10/156,893号、および第10/157,409号に関連し、これらの全体が全ての目的のために参照によって援用される。
本発明は、一般にコンピュータシステムにおいてシステム管理信号を分配することに関する。より具体的には、本発明は、パーティション中のリソースのような指定されたリソースに正確にシステム管理信号を分配する技術を提供する。
マルチプロセッサシステムの設計に対する比較的新しいアプローチは、プロセッサ間のブロードキャスト通信をポイントツーポイントデータ転送メカニズムで置き換え、このメカニズムにおいてプロセッサは、密に結合されたコンピューティングシステムにおけるネットワークノードに対しても同様に通信する。典型的な実現例において、リソースまたはコンピュータシステムボックスのグループは、クラスタまたはコンピュータシステムコンプレックスを形成するよう相互接続されえる。マルチパーティションがそれからコンピュータシステムコンプレックスの上において走りえる。
しかし、システム管理信号を分配するメカニズムは限られている。その結果、複数の相互接続されたプロセッサの複数のクラスタを有するシステムにおけるシステム管理信号の分配を改善する技術を提供することが望ましい。
コンピュータシステムコンプレックス内のシステム管理信号の分配を改善する方法および装置が提供される。ボックス内およびコンピュータシステムボックス群間の両方での伝送のためのメカニズムが提供される。ローカルルーティングテーブルおよび汎用ルーティングテーブルは、特定のパーティションに関連付けられたリソースに正確にシステム管理信号を分配することを可能にする。信号は、1つ以上のボックスに関連付けられたリソースを適切な状態にするよう順序付けられる。コンピュータシステムコンプレックス内のボックス間の信号の分配は、専用のワイヤを使用することなく達成されえる。
ある実施形態においてはコンピュータシステムが提供される。このコンピュータシステムは、複数のローカルプロセッサを含む複数のローカルリソース、および前記複数のローカルリソースに結合されたローカルサービスプロセッサを含む。前記ローカルサービスプロセッサはリセット情報を受け取るよう構成される。前記リセット情報は、前記複数のローカルプロセッサのサブセットを含む複数のローカルリソースのサブセットへ送られる。前記複数のローカルリソースの前記サブセットは、ローカルルーティングテーブルを用いることによって決定される。
他の実施形態において、リセット情報を分配する方法が提供される。複数のローカルプロセッサを含む複数のローカルリソースが特定される。前記複数のローカルリソースに結合されたローカルサービスプロセッサが特定される。前記ローカルサービスプロセッサはリセット情報を受け取るよう構成される。前記複数のローカルプロセッサのサブセットを含む複数のローカルリソースのサブセットへ前記リセット情報が送られる。前記複数のローカルリソースの前記サブセットは、ローカルルーティングテーブルを用いることによって決定される。
他の実施形態においてはコンピュータシステムが提供される。このコンピュータシステムは、プロセッサのローカルクラスタを含む複数のローカル要素を含む。前記プロセッサのローカルクラスタはポイントツーポイントアーキテクチャで相互接続され、複数のプロセッサのリモートクラスタに結合される。このコンピュータシステムは、パーティションに関連付けられたオペレーティングシステムからパワー管理リクエストを受け取り、前記パワー管理リクエストをコヒーレントインタフェースを通して複数のリモートボックスに転送するよう構成されたローカルI/Oハブも含む。
さらに他の実施形態によれば、パワー管理情報を分配する方法が提供される。ローカルプロセッサのローカルクラスタを含む複数のローカル要素が特定される。前記プロセッサのローカルクラスタは、ポイントツーポイントアーキテクチャで相互接続され、プロセッサの複数のリモートクラスタに結合される。パーティションと関連付けられたオペレーティングシステムからのパワー管理リクエストがローカルI/Oハブにおいて受け取られる。前記パワー管理リクエストは、複数のリモートボックスにコヒーレントインタフェースを通して転送される。
本発明の性質および優位性は、明細書および図面の残りの部分を参照することによって明らかになろう。
本発明は、以下の説明を添付の図面と併せて参照することによって最もよく理解されえ、図面は本発明の具体的な実施形態を図示するものである。
本発明を実施するための発明者によって考えられたベストモードを含む本発明のいくつかの具体的な実施形態が詳細にここで参照される。これら具体的な実施形態の例は、添付の図面に示される。本発明は、これら具体的な実施形態について説明されるが、本発明を記載された実施形態に限定するよう意図されてはいないことが理解されよう。むしろ、代替物、改変、および等価物を、添付の特許請求の範囲によって規定される本発明の精神および範囲内に含まれるとしてカバーするよう意図される。そのプロセッサ間でポイントツーポイント通信を有するマルチプロセッサアーキテクチャは、本発明の具体的な実施形態を実現するのに適する。
以下の記載において、本発明の完全な理解を促すために多くの具体的な詳細が述べられている。本発明は、これら具体的な詳細の一部または全てなしでも実施されえる。本発明の趣旨を不必要にぼかさないために、よく知られたプロセス操作は詳細には記載されていない。さらに本発明が単一のエンティティを参照する場合、本発明の方法および装置は、文脈上明らかにそうでないと表されない限り、1より多いエンティティを用いて実現可能である。
図1Aは、本発明の技術を採用しえるマルチクラスタ、マルチプロセッサシステムの一例の概略図である。それぞれの処理クラスタ101、103、105、および107は、複数のプロセッサを含む。処理クラスタ101、103、105、および107は、互いにポイントツーポイントリンク111a〜fを通して接続される。図1Aに示されるマルチクラスタアーキテクチャ中のマルチプロセッサは、グローバルメモリスペースを共有する。この例では、ポイントツーポイントリンク111a〜fは、マルチクラスタ101、103、105、および107内のマルチプロセッサを接続するために従来のフロントサイドバスに代わって用いられる内部システム接続である。このポイントツーポイントリンクは、任意のポイントツーポイントのコヒーレンスプロトコルをサポートしえる。
図1Bは、本発明の技術を採用しえるマルチクラスタ、マルチプロセッサシステムの他の例の概略図である。それぞれの処理クラスタ121、123、125、および127は、ポイントツーポイントリンク141a〜dを通してスイッチ131に結合される。スイッチおよびポイントツーポイントリンクを用いることは、システム内でマルチクラスタを接続するとき、より少ないポイントツーポイントリンクで実現することを可能にする。スイッチ131は、コヒーレンスプロトコルインタフェースを持つプロセッサを含みえる。さまざまな実現例によれば、図1Aに示されるマルチクラスタシステムは、図1Bに示されるスイッチ131を用いて拡張されえる。
図2は、例えば図1Aに示されるクラスタ101のようなマルチプロセッサクラスタの概略図である。クラスタ200は、プロセッサ202a〜202d、1つ以上の基本I/Oシステム(BIOS)204、メモリバンク206a〜206dを備えるメモリサブシステム、ポイントツーポイント通信リンク208a〜208e、およびサービスプロセッサ212を含む。ポイントツーポイント通信リンクは、プロセッサ202a〜202d、I/Oスイッチ210、および相互接続コントローラ230の間で相互接続を可能にするよう構成される。サービスプロセッサ212は、リンク214a〜214fによって図2に表されるJTAGインタフェースを介してプロセッサ202a〜202d、I/Oスイッチ210、および相互接続コントローラ230と通信を可能にするよう構成される。サービスプロセッサ212は、また、他のボックスに関連付けられた他のサービスプロセッサに接続されえる。他のインタフェースがサポートされることに注意されたい。I/Oスイッチ210は、システムの残りをI/Oアダプタ216および220に接続する。
具体的な実施形態によれば、本発明のサービスプロセッサは、システムリソースを以前に特定されたパーティションスキーマに従って分割する(partition)ためのインテリジェンスを有する。パーティショニングは、ボックス内のリソースに関連付けられたルーティングテーブルをサービスプロセッサによって直接に操作することによって達成されえ、これはポイントツーポイント通信インフラストラクチャによって可能になる。このルーティングテーブルは、さまざまなシステムリソースを制御および分離するのに用いられ、これらシステムリソース間での接続がその中で定義される。さまざまな実施形態によれば、それぞれのサービスプロセッサは、ルーティングテーブルに直接にアクセスするためにコンフィギュレーションシステムモジュールにも関連付けられえる。ある実施形態において、コンフィギュレーションシステムモジュールは、システム管理信号(system management signals)を分配(distribute)するよう構成される(configured)。コンピュータシステムコンプレックス内でリソースを管理するのに用いられる任意の信号は、ここではシステム管理信号と呼ばれる。システム管理信号の一部の例には、さまざまなノードに送られるリセットおよびパワー管理信号が含まれる。ある例では、コンフィギュレーションシステムモジュールは、サービスプロセッサ内のロジックとして、または完全に別個の要素として実現される。
典型的な実現例において、いくつかのプロセッサを含むボックスは、ボックス内の全ての要素に対し無差別に動作するシステム管理機能を含む。例えば、システム上で走るオペレーティングシステムによって分配されるリセット信号機能は、ボックス内の全ての要素をリセットさせるだろう。同様に、プロセッサが特定のスリープ状態のようなパワー節約モードで動作するためのパワー管理操作命令は、ボックス内の全てのプロセッサがスリープ状態に入る結果を生じるだろう。相互接続されたローカルバスまたはポイントツーポイントアーキテクチャを有し、データ転送のためにリードおよびライト操作を用いるプロセッサおよび他のリソースは、ここではボックス内に常駐する(reside)と呼ばれる。ボックス群は、データ転送のためにコントローラによって一緒に接続される。インタフェースに関連付けられたメッセージングタイプは、ボックス群の間のバンド外の通信のために用いられる。
さまざまな実施形態によれば、本発明の技術は、選択されたノードまたはリソースだけがシステム管理機能のターゲットであるようなシステム管理機能の制御を可能にする。また本発明の技術は、システム管理信号を既存のリンクを通して他のボックスに分配するメカニズムを提供する。プロセッサおよびI/O要素のようなリソースに管理信号を分配する論理またはメカニズムは、ここではコンフィギュレーションシステムモジュールと呼ばれる。リセットおよびパワー管理操作のようなシステム管理機能は、プロセッサ202a〜d、コントローラ230、およびI/Oスイッチ210のような選択されたリソースに分配されえる。それぞれのプロセッサ202a〜dは、複数のサブユニットを含むプロセッサノードでありえることが理解されよう。ある例では、それぞれのノードは、CPU、メモリコントローラ、およびI/Oブリッジのようなリソースを含みえる。
プロセッサ202a〜dは、相互結合コントローラ230にポイントツーポイントリンク232a〜dを通して結合される。さまざまな実施形態によれば、相互結合コントローラ230は、複数のプロセッサクラスタのそれぞれに関連付けられたノードID空間の管理、割り込みおよび関連する送信の通信、およびキャッシュコヒーレンシーの維持のようなさまざまな機能を実行する。相互結合コントローラ230は、他のマルチプロセッサクラスタ群に関連付けられた同様のコントローラ群に結合されえる。1つのクラスタにこのような相互結合コントローラが1つより多く存在しえることに注意されたい。相互結合コントローラ230は、プロセッサ202a〜dと共にリモートクラスタともポイントツーポイントプロトコルを用いて通信する。
より一般には、図2に示される具体的なアーキテクチャは、単に例示的であって、本発明の実施形態は、異なる構成およびリソース相互結合、および示されたシステムリソースのそれぞれについてさまざまな代替物を有すると想定されることが理解されよう。しかし例示する目的のためにクラスタ200の特定の詳細が想定される。例えば、図2に示されるリソースのほとんどは、単一の電子アセンブリ上に常駐すると想定される。加えて、メモリバンク206a〜206dは、デュアルインラインメモリモジュール(DIMM)として物理的に提供されるダブルデータレート(DDR)メモリを備えうる。I/Oアダプタ216は、例えば、永久記憶デバイスにアクセスを提供するウルトラダイレクトメモリアクセス(UDMA)コントローラ、またはスモールコンピュータシステムインタフェース(SCSI)コントローラでありえる。I/Oアダプタ220は、例えばローカルエリアネットワーク(LAN)またはインターネットのようなネットワークと通信を提供するよう構成されたイーサネット(登録商標)カードでありえる。
ある実施形態によれば、サービスプロセッサ212は、集積化されたチップセット機能を含むモトローラMPC855Tマイクロプロセッサであり、相互結合コントローラ230は、ローカルポイントツーポイントコヒーレンスプロトコルをサポートする特定用途向け集積回路(ASIC)である。相互接続コントローラ230は、I/Oデバイスとの通信を可能にするために非コヒーレントプロトコルを扱うようにも構成されえる。ある実施形態において、相互接続コントローラ230は、プログラマブルロジックデバイスまたはフィールドプログラマブルゲートアレイのような特別に構成されたプログラマブルチップである。他の実施形態において、相互接続コントローラ230は、ポイントツーポイントリンク232a〜dへのインタフェースを持つ汎用プロセッサである。
さまざまな実施形態によれば、I/Oスイッチ210は、1つ以上のI/Oハブ要素211aおよび211b、対応するI/Oブリッジ、I/Oプロセッサ、I/Oアダプタ、およびI/Oデバイスまたはネットワーク接続を含む。I/Oハブは、高速で非常に短距離のシステムプロセッサリンクからI/Oバスへの遷移を管理する。I/Oハブは、さまざまな形態をとりえる。I/Oバスによっては、ポイントツーポイントトポロジをサポートし、1マイル以上の距離へ広がりえる。PCIバスのような他のバスは、通常、1フィート未満の短い距離にわたるパラレルデータ、マルチドロップI/Oアダプタ環境をサポートする。さまざまなシステムリソースへの、およびそれからのデータのフローを管理し、データプロトコル翻訳を実行する論理またはメカニズムは、I/Oハブと呼ばれる。
図3は、相互接続コントローラ230の一例の概略図である。さまざまな実施形態によれば、相互接続コントローラは、マルチプロセッサシステムのさまざまなクラスタ中のプロセッサ群から受け取られたプローブおよびリクエストのようなパケットを扱うよう構成されたプロトコルエンジン305を含む。プロトコルエンジン305の機能は、パフォーマンスを改善するためにいくつかのエンジンにわたって分割されえる。
プロトコルエンジン305は、最近のリクエストおよびプローブのようなトランザクションを相互接続コントローラが追跡し、これらトランザクションを特定のプロセッサ群と関連付けることを可能にするペンディングバッファ309へのアクセスを有する。ペンディングバッファ309で維持されるトランザクション情報は、トランザクション宛先ノード、後で起こるコリジョン検出およびプロトコル最適化のためのリクエストのアドレス、レスポンス情報、タグ、および状態情報を含みえる。
相互接続コントローラは、外部プロセッサクラスタと共に、クラスタ中の他のプロセッサと相互接続コントローラが通信することを可能にするコヒーレントプロトコルインタフェース307を有する。また相互接続コントローラは、I/Oデバイスと通信する非コヒーレントプロトコルインタフェース311のような他のインタフェースを含みえる。さまざまな実施形態によれば、それぞれのインタフェース307および311は、フルクロスバーとして、またはマルチプレクサおよびバッファのような要素を用いる別個の受信および送信ユニットとして実現される。相互接続コントローラ230は、コヒーレントおよび非コヒーレントプロトコルインタフェースの両方を提供する必要は必ずしもないことに注意されたい。またあるクラスタ内の相互接続コントローラ230は、他のクラスタ内の相互接続コントローラ230と通信しえることにも注意されたい。
図4は、サービスプロセッサおよびコンフィギュレーションシステムモジュール使用の一例を示す簡略化されたブロック図である。本発明のシステム管理信号分配メカニズムは、上に示すサービスプロセッサ212とは大きく異なって見えるかもしれないことを注記するのは重要なことである。すなわち、ルーティングテーブルおよびポイントツーポイント通信インフラストラクチャを用いてインテリジェントにシステム管理リクエストを分配できる任意のメカニズムは、本発明の範囲内である。例えば、他の可能なメカニズムは、1つ以上のプログラム可能なインタフェースコントローラおよびその分配を実現する組み合わせ論理を用いることを含む。
しかしさまざまな実施形態によれば、サービスプロセッサ212は、コンフィギュレーションシステムモジュール405へのダイレクト接続を有する。サービスプロセッサは、イーサネット接続403のような接続を用いて、コンプレックス内の他のサービスプロセッサと通信する。ある例では、I2Cバス401がコンフィギュレーションシステムモジュールを、コンプレックス内の他のボックスに関連付けられたコンフィギュレーションシステムモジュールと接続する。このI2Cバスは、サービスプロセッサまたはその関連付けられたイーサネット接続の故障の場合には代替パスとして働く。
オペレーティングシステムは、I/Oハブ404aおよび404b内で提供され、さらにコンフィギュレーションシステムモジュールへルーティングされる、システム管理機能をアクティベートするためのさまざまな命令を用いる。加えて、ローカルリセットルーティングマトリックス407は、システム管理アクションのターゲット要素を選択するための、コンフィギュレーションシステムモジュール内の論理への入力として働く。
コンフィギュレーションシステムモジュールは、ローカルルーティングマトリクス407内の設定の機能としてシステム管理インタフェース406をドライブする。システム管理インタフェースは、パワーをオフするためのパワーシーケンサのような要素と共に、ウォームリセット、コールドリセットのような信号をドライブする。さまざまな実施形態によれば、コンフィギュレーションシステムモジュールは、コンフィギュレーションデータをI2Cバス401またはサービスプロセッサ402からローカルリセットルーティングマトリクス407へライトするダクトとして働く。またそれは、I/Oハブ404aおよび404bからサービスプロセッサ402へのシステム管理信号、またはコンプレックス内の他のボックスへの通信のためのI2Cバス401の主導で、メッセージを生成する。このメッセージ生成は、またローカルリセットルーティングマトリクス407中の設定の制御の下に行われる。
図5は、複数のボックスおよび複数のパーティションを含むコンピュータシステムコンプレックスを示す概略図である。複数のボックスを含む任意のシステムは、ここではコンピュータシステムコンプレックスと呼ばれる。ボックス591は、プロセッサ501および503、相互接続コントローラ505、およびI/Oリソース507および509を含む。ボックス595は、プロセッサ511および513、相互接続コントローラ515、およびプロセッサ群およびプロセッサおよびI/Oリソース517および519を含む。ボックス593は、プロセッサ521および523、相互接続コントローラ525、およびプロセッサ群およびプロセッサおよびI/Oリソース527および529を含む。ボックス597は、プロセッサ531および533、相互接続コントローラ535、およびプロセッサ群およびプロセッサおよびI/Oリソース537および539を含む。コンピュータシステムコンプレックス内のプロセッサ群は、それぞれのボックス内に常駐する相互接続コントローラを通してポイントツーポイントリンクを用いて相互接続される。
ボックス591、593、595、および597はまた、サービスプロセッサおよびI/Oハブのような他のリソースを含むことに注意されたい。それぞれのボックスに関連付けられたサービスプロセッサは、典型的には内部イーサネット接続を用いて、他のボックス内のサービスプロセッサと通信する。さまざまな実施形態によれば、サービスプロセッサのうちの1つは、プライマリサービスプロセッサ(PSP)として指定され、他の全てのサービスプロセッサはセカンダリサービスプロセッサ(SSP)と指定される。ある実現例では、セカンダリサービスプロセッサは、プライマリサービスプロセッサとだけ通信する。プライマリサービスプロセッサは、セカンダリサービスプロセッサとだけではなく、管理コンソールおよび他の外部メカニズムとも通信する。さまざまな実施形態によれば、ボックス591、593、595、および597は、それぞれサービスプロセッサを含む。
さまざまな実施形態によれば、さまざまなボックスを接続するために他のラインも用いられる。ある実施形態においては、さまざまなボックス中のリソースを接続して、パワー管理信号の送信を可能にするために専用のラインが提供される。ある実施形態においては、サービスプロセッサは、特定のユーザのニーズに基づいてそれぞれのボックス内のリソースを分割するよう構成される。ある例では、ボックス591は、パーティション543、パーティション545、およびパーティション541のためのリソースを含む。しかしボックス595は、単一のパーティション545内にアロケートされたリソースだけを含む。
多くの典型的な実現例においては、ある個数のプロセッサおよび他のリソースを含むボックスは、ボックス内の全てのリソースに適用するシステム管理信号を有する。本発明の技術は、ボックス内のリソースを複数の個別のパーティション群に分割することを可能にし、パーティション群のそれぞれがそれ自身のオペレーティングシステムを走らせることができる。例えば、ボックス593は、パーティション547および549の両方についてのリソースを含む。ある例では、もしパーティション549内で走るオペレーティングシステムがボックス593内のリソースのリセットのために信号を発するなら、典型的な実現例は、別個のオペレーティングシステムに関連付けられたパーティション547のためのリソースを含むボックス593内の全てのリソースをリセットするだろう。リセットは、パーティション547上で走るオペレーティングシステムがリソースのリセットをリクエストしなかったとしても起こる。本発明の技術は、同じボックス内に他のパーティションのリソースが常駐していても、さまざまなパーティションの全てが、リセットまたはパワー管理機能のようなシステム管理操作をパーティションの一部であるリソースに適用することを可能にする。
他の例では、パーティション545に関連付けられた他のリソースがローカルボックスの外に常駐するので、同じシステム管理操作を実現するためにパーティション545内のリソースは、他のボックス内のリソースに信号を発することが必要となるかもしれない。本発明の技術は、適切なリソースだけが影響を受けるようなシステム管理機能の制御を可能にする。システム管理機能の制御は、特定のボックスおよびパーティション内のリソースの追加および削除を受け入れるために動的に変化されえる。ルーティングテーブルを設定することに関するさらなる情報は、David B. Glasco, Carl Zeitler, Rajesh Kota, Guru Prasadh,およびRichard R. Oehlerによる「Transaction Management In Systems Having Multiple Multi-Processor Clusters」と題された2002年5月28日に出願された米国特許出願第10/157,384号(弁護士整理番号NWISP012)、David B. Glasco, Carl Zeitler, Rajesh Kota, Guru Prasadh,およびRichard R. Oehlerによる「Routing Mechanisms In Systems Having Multiple Multi-Processor Clusters」と題された2002年5月28日に出願された米国特許出願第10/156,893号(弁護士整理番号NWISP013)、およびにDavid B. Glasco, Carl Zeitler, Rajesh Kota, Guru PrasadhおよびRichard R. Oehlerよる「Address Space Management In Systems Having Multiple Multi-Processor Clusters」と題された2002年5月28日に出願された米国特許出願第10/157,409号(弁護士整理番号NWISP014)に記載されている。
図6は、システム管理信号を分配するのに用いられえる汎用ルーティングテーブルの概略図である。コンピュータシステムコンプレックス内の他のボックスにシステム管理信号を分配する任意の論理またはメカニズムは、ここでは汎用ルーティングテーブルと呼ばれる。ボックス内の特定のリソースにシステム管理信号を分配する任意の論理またはメカニズムは、ここではローカルルーティングテーブルと呼ばれる。
汎用ルーティングテーブル600は、ボックス内のサービスプロセッサまたは他の要素と関連付けられることによって、そのボックスがシステム管理信号をコンプレックス内の適切なボックスにルーティングできるようにする。さまざまな実施形態によれば、パーティションナンバは、汎用ルーティングテーブル600内のエントリを特定するのに用いられる。他の実施形態において、それぞれ4つのプロセッサを持つ4つのボックスを含むコンピュータシステムコンプレックスは、最大で16のパーティションを有する。図5に示される実施形態において、5つのパーティションが提供される。5つのパーティションは、エントリ601〜609によって特定される。カラム613内に示されるスロットナンバは、ボックスからボックスへ送られるビット数を低減するのに用いられえる。ある例では、システム管理信号を第2ボックスに送る第1ボックスは、パーティションナンバを特定することによって、第2ボックスがシステム管理信号をそのパーティション内のリソースだけに適用できるようにする。
パーティション3のリソースがリセットされるべきであることをもし第1ボックスが示すなら、第2ボックスはパーティション3のリソースにリセットを適用する。しかし、多くのパーティションを用いるコンプレックスにおいて、それぞれのボックスがずっと小さい最大パーティション数しか持ちえないとき、可能なパーティションのそれぞれを表す大きなビットシーケンスを送るのは非効率になる。ある例では、4つのプロセッサを持つボックスは、4つの可能なパーティションしか持ちえない。さまざまな実施形態によれば、本発明の技術は、システム管理信号が適用されるべき実際のパーティションを特定するためのスロットナンバを提供する。個別のボックスは、スロットナンバを実際のパーティションナンバにマッピングして、実際のパーティションを決定できる。あるいは、ボックスは、パーティションナンバすら知らなくてもよく、単にシステム管理信号を特定のスロットナンバに関連付けられたリソースに適用しえる。
ある例では、ボックス0は、パーティション541、543、および545のためのリソースを含む。システム管理信号が受け取られるとき、システム管理信号に関連付けられたパーティションナンバが特定され、汎用ルーティングテーブルは、このパーティションナンバを用いてアクセスされる。もし図5に示されるボックス0が、パーティションナンバ2に関連付けられたシステム管理信号を受け取るなら、システム管理信号がボックス0スロットナンバ2に適用されるべきか決定するためにエントリ605がアクセスされる。換言すれば、システム管理信号は、スロットナンバ2に関連付けられたボックス0内のリソースに適用される。しかし他のボックスは、パーティションナンバ2に関連付けられたリソースも含む。システム管理信号は、エントリ605において提供されるアドレスへ送られる。ある例では、パーティションナンバ2のリソースは、ボックス2および3においても含まれる。汎用ルーティングテーブル600は、ボックス2および3のイーサネットおよび/またはインターインテグレーテッドサーキット(I2C)アドレスを提供する。コンプレックス内のボックス群を相互接続するためにイーサネットおよびI2Cのようなさまざまなメカニズムが用いられえる。
他の例では、ボックス0は、パーティションナンバ4に関連付けられたシステム管理信号を受け取る。エントリ609を用いて、ボックス0は、システム管理信号がボックス1スロット1にルーティングされるべきであると認識する。さまざまな実施形態によれば、ボックス0は、エントリ609内で特定されるイーサネットアドレスまたはI2Cアドレスを用い、システム管理機能が適用されるべきスロットナンバと共に、適用されるべきシステム管理機能を示す情報を持つメッセージを送る。
さまざまな実施形態によれば、汎用ルーティングテーブルは、システム管理信号をさまざまなボックスに分配するためにプライマリサービスプロセッサによって用いられる。ある実現例では、全てのシステム管理信号は、プライマリサービスプロセッサにまずルーティングされる。このプライマリサービスプロセッサはそれから、汎用ルーティングテーブルに基づいてこのシステム管理機能をセカンダリサービスプロセッサに分配する。サービスプロセッサはここで、さまざまな信号を分配するのに用いられるが、I2Cインタフェースのような他のメカニズムもシステム管理信号を分配するのに用いられえることが理解されよう。プライマリおよびセカンダリサービスプロセッサが用いられる例においては、システム管理信号は、選択されたセカンダリサービスプロセッサに分配される。セカンダリサービスプロセッサに関連付けられたボックスがシステム管理信号を受け取るとき、ローカルルーティングテーブルは、それぞれのボックス内のさまざまなリソースへシステム管理信号を分配するのに用いられる。
図7Aおよび7Bは、ボックス内の隣接するにシステム管理信号を分配するのに用いられえるローカルルーティングテーブルを示す概略図である。図7Aは、ボックス0についてのローカルルーティングテーブルを示す。さまざまな実施形態によれば、サービスプロセッサに関連付けられたコンフィギュレーションシステムモジュールは、システム管理信号を受け取る。ある例では、システム管理信号は、そのパーティションに関連付けられたリソースをリセットするためのリクエストである。ローカルルーティングテーブルを用いて、コンフィギュレーションシステムモジュールは、そのシステム管理信号に関連付けられたパーティションナンバ情報またはスロットナンバ情報を決定する。ある例では、パーティションナンバまたはスロットナンバは1である。エントリ705がそれからアクセスされてリセットすべきリソースを決定する。
さまざまな実施形態によれば、システム管理信号は、いくつかのI/Oハブ群のうちの1つから、サービスプロセッサから、またはI2Cインタフェースから発生しえる。ルーティングテーブル701は、スロットナンバ1に関連付けられたシステム管理信号がI/Oハブ1から、サービスプロセッサから、またはI2Cインタフェースから発生しえることを示す。エントリ705は、プロセッサおよびI/Oリソース0、およびプロセッサ1に関連付けられたライン上でリセット信号がアサートされなければならないことを示す。ボックス内のシステム管理信号は典型的にはさまざまなライン上でアサートされることに注意されたい。プロセッサのようなリソースは典型的には、リセットピンおよび他のシステム管理ピンを有する。一方、システム管理信号は、典型的には第1ボックスから第2ボックスへのメッセージとして送られる。メッセージは典型的にはアクションタイプ、スロットナンバ情報、およびアサート/ディアサートビットを含む。さまざまな実施形態によれば、スロットナンバは、パーティションナンバからコンフィギュレーションタイムにマッピングされる。ある例において、アサート/ディアサートビットは、リセットアクションの長さを制御するのに用いられる。アサートビットは、リセットアクションを始めるためのメッセージ中でオンにされ、アサートビットがオフにされる(ディアサートされる)とき、後続のメッセージ内でアクションは終了される。
ルーティングテーブル711は、ボックス1に関連付けられる。図5に示されるように、ボックス1は、パーティション3およびパーティション4についてのリソースを含む。パーティション3およびパーティション4は、スロットナンバ0および1にマッピングされえる。システム管理信号がボックス1において受け取られるとき、パーティションナンバまたはスロットナンバは、ローカルルーティングテーブル711内のエントリにアクセスするために特定される。もしスロットナンバが1であるなら、システム管理信号は、I/Oハブ3、サービスプロセッサ、またはI2Cインタフェースによって生成された。ルーティングテーブルエントリ715に基づいて、システム管理信号は、プロセッサおよびI/Oリソース3に関連付けられたライン上でアサートされる。ルーティングテーブル721および731は、それぞれボックス2および3のために用いられる。図5に示されるように、ボックス2および3は、パーティション2のリソースだけを含む。その結果、ボックス2および3によって受け取られたシステム管理信号は、それぞれのボックス内の全てのリソースに適用され、ここでそのボックス内の全てのリソースはパーティション2の一部である。エントリ723および733は、システム管理信号が受け取られるとき、システム管理信号がプロセッサおよびI/Oリソース0および3、プロセッサ1および2、および相互接続コントローラに関連付けられたライン上でアサートされる。
さまざまな実施形態によれば、ボックスにわたってのリセットは、ブートストラッププロセッサ上のリセットアクションが、他のボックス内のパーティションの全ての他のリソースのリセットアクションを包む(envelop)よう順序付けられる。ある実施形態において、ブートストラッププロセッサは、リセットアクションをディアサートする最後のものである。典型的なアサーションタイムは、1msより大きい。
リセット信号のようなシステム管理信号は、いくつかの異なるソースから起こりえる。ある例では、システムリセット信号は、I/Oハブから生じる。この場合、I/Oハブと同じボックス内のパーティションに属するリソースは、そのI/Oハブによってアサートされたリセット信号を見る。これら信号は、リクエストメッセージをプライマリサービスプロセッサに送ることによって、適切なリセットを全体のパーティションについて開始するために、ブートストラッププロセッサセカンダリサービスプロセッサに率先する(initiative)。プライマリサービスプロセッサはそれから、そのパーティションに関連付けられたリソースを含む全てのボックスにリセットメッセージを生成することへと進み、ブートストラッププロセッサボックスから開始する。I/Oハブからのハードウェアリセット信号は、プライマリサービスプロセッサによってリセットメッセージがブートストラッププロセッサセカンダリサービスプロセッサに到着するまで、ブートストラッププロセッサリソース中へハードウェアによって拡張される(extended)。典型的にはステートマシンによって順序付けられるリセット信号は、プライマリサービスプロセッサからの先導(initiative)によってディアサートされるまで、アサートされたままを維持する。
他の場合において、リセットの開始(initiative)は管理コンソールから起こる。この場合、プライマリサービスプロセッサは、リセットを開始するためにリセットメッセージをブートストラッププロセッササービスプロセッサへ送る。それからリセットメッセージがそのパーティションに参加している他のボックスに送られる。さまざまな実施形態によれば、ディアサーションメッセージは、ブートストラッププロセッサへのメッセージが続く限り、任意のシーケンスにおいて届きえる。
図8は、ローカルボックスにおけるリセット分配の一例を示すフロー図である。801において、サービスプロセッサはリセット信号を受け取る。803において、サービスプロセッサは、コンフィギュレーションシステムモジュールに信号を送る。805においてコンフィギュレーションシステムモジュールは、ローカルルーティングテーブルにアクセスし、リセットすべきリソースを決定する。807において、コンフィギュレーションシステムモジュールは、ローカルルーティングテーブルに基づいて出力ライン上のリセット信号をアサートする。809において、出力ラインに関連付けられたプロセッサ、I/Oデバイス、および相互接続コントローラのようなリソースがリセットされる。さまざまな実施形態によれば、それぞれのボックスは、典型的にはプライマリサービスプロセッサによって分配されるリセットメッセージをリセットアクションに変換する論理を含む。リセットメッセージは、イーサネットまたはI2Cネットワークから到来しえる。さらにそれぞれのボックスは、正しく時間を計りリセット信号をオンオフするためのステートマシン論理も含みえる。
図9は、リセット分配の一例を示すフロープロセス図である。901において、サービスプロセッサは、リセット信号のようなシステム管理信号を受け取る。さまざまな実施形態によれば、リセット信号を受け取っているサービスプロセッサがプライマリサービスプロセッサであるかが903において決定される。もしサービスプロセッサがプライマリサービスプロセッサであるなら、そのリセット信号に関連付けられたパーティションが決定され、リセット信号を送るべきリモートボックスを決定するために汎用ルーティングテーブルがアクセスされる。上述のように、ボックス群間の通信は、典型的にはアサート/ディアサート情報、スロット/パーティション情報、および信号タイプを含むリセットメッセージの形態である。919において、リセットメッセージはリモートボックスに送られる。もしプライマリサービスプロセッサがパーティションの一部であるなら、それは信号をそれ自身のコンフィギュレーションシステムモジュールに送る。923において、それぞれのサービスプロセッサは、リセットシーケンスをコンフィギュレーションシステムモジュールに送り、1ミリ秒より典型的には大きい短い期間、待機し、メッセージをアクノリッジする。遅延は、リセットが完了するのを可能にする。プライマリサービスプロセッサは、他の適切なセカンダリサービスプロセッサからのアクノリッジを待つ。
もし903においてサービスプロセッサがプライマリサービスプロセッサではないと決定されるなら、リセットメッセージがプライマリサービスプロセッサに送られる。907において、ローカルコンフィギュレーションシステムモジュールは、リセット信号をローカルサービスプロセッサから受け取り、場合によってはI/Oハブから受け取る。909において、コンフィギュレーションシステムモジュールは、パーティション/スロットを決定し、リセットするべきリソースのサブセットを決定するためにローカルルーティングテーブルにアクセスする。ある場合にはボックス内の全てのリソースがリセットされ、他の場合にはリソースの一部がリセットされる。913において、コンフィギュレーションシステムモジュールは、ローカルルーティングテーブルに基づいて出力ライン上のリセット信号をアサートする。915において、出力ラインに関連付けられたプロセッサ群、プロセッサおよびI/Oリソース、および相互接続コントローラのようなリソースがリセットされる。925において、リセットを完了するためにディアサートリセットメッセージがパーティション内のボックスに送られる。931において、セカンダリサービスプロセッサは、リセットディアサーションメッセージを待ち、コンフィギュレーションシステムモジュールへのリセット信号をディアサートし、メッセージをアクノリッジする。典型的にはブートストラッププロセッサへのリセットディアサート信号は、最後に送られる。927においてリソースのリセットが完了する。
本発明の技術は、サービスプロセッサを用いてリセット信号の分配を可能にするが、さまざまな他の信号およびメカニズムが用いられえることに注意されたい。例えばコンピュータシステムコンプレックス内で消費されるパワーの量を管理するために、パワー管理信号のような他のシステム管理信号がさまざまなリソースに送られえる。パワー管理信号のいくつかのタイプが利用可能である。一例として信号は、プロセッサパフォーマンス状態を管理するためにオペレーティングシステムによってプロセッサに送られえる。パーティションが低パワーモードで走るべきであるとOSが決定するとき、特定のパーティションに関連付けられたプロセッサは、より低い周波数(クロックスピード)および電圧で走りえる。他の例では、信号は、さまざまなリソースをスリープ状態にするため送られえる。幅広いスリープ状態が利用可能である。パワー管理の方法および装置は、Richard R. Oehler, Carl Zeitler,およびRichard O. Simpsonによる「Methods And Apparatus For Power Management」と題された2002年7月1日に出願された米国特許出願第10/188,271号(弁護士整理番号NWISP005)に記載される。
あるスリープ状態において、完全なシステムコンテキストおよびマシン状態は保存されるが、パワー消費を低減するために、電圧は低減されクロックは停止される。リセットは伴わない。スリープ状態に入ることは、そのパーティションに関連付けられたI/Oハブによって実行されえる。ウェイクアップは、プライマリサービスプロセッサによって制御される。第2スリープ状態において、パワーはプロセッサおよび全てのI/Oデバイスから取り除かれる。メモリ内容は、メモリをセルフリフレッシュモードにすることによって維持される。第2スリープ状態は、第1スリープ状態よりも大きなパワー節約を可能にするが、終了またはウェイクアップする時間はより長くなる。第3スリープ状態において、全ての必要な状態情報はディスクに保存され、リブートの際に後で復元される。さらに他の状態においては、状態が保存されない。たいていの場合、より大きなパワー節約を可能にするスリープ状態から動作状態にシステムを復元するにはより多くの時間が必要とされる。さまざまなスリープ状態が本発明の技術と共に用いられえることに注意されたい。
さまざまな実施形態によれば、パワー管理信号のような信号は、I/Oハブおよびサービスプロセッサのような要素を用いてローカルに扱われえる。ある例では、ローカルリソースに信号を送ることは、ローカルルーティングテーブルによって支配される。他のボックスに送られたパワー管理メッセージは、グローバルルーティングテーブルを用いることなく他のボックスに単にブロードキャストされる。パワー管理信号がローカル要素に送られるべきかを決定するために、それからローカルボックスにおける要素は、ローカルリセットルーティングマトリクスによって制御される。
図10は、パワー管理の一例を示すフロープロセス図である。1001において、オペレーティングシステムは、特定のスリープ状態を記述するパワー管理アクションコードを含むシステム管理メッセージパケットをI/Oハブに生成するよう命じる命令を発行する。1005において、I/Oハブは、メッセージパケットをホストブリッジに送る。ホストブリッジは、非コヒーレントドメイン内のI/Oハブから受け取られたメッセージパケットフォーマットをコヒーレントドメインに翻訳する。
1003において、オペレーティングシステムは、パワーの変化を記述するパワー管理アクションコードを含むシステム管理メッセージをプロセッサに生成するよう命じる命令を発行する。1007において、プロセッサは、メッセージをホストブリッジに送る。サービスプロセッサまたは管理コンソールもオペレーティングシステムに管理アクションを開始するよう指示できることに注意されたい。1009において、ホストブリッジは、パーティション内のボックス中の全てのボックスおよび全てのノードにメッセージをブロードキャストする。1011において、それぞれのボックス内のローカルコントローラは、システム管理メッセージをデコードし、パワー管理アクション部分をコンフィギュレーションシステムモジュールに渡す。1013において、コンフィギュレーションシステムモジュールは、パワー管理アクションをデコードし、パワー管理アクションを実行するために適切なパワー管理信号を発生する。
1015において、パワー管理信号は、ローカルリセットルーティングマトリクス内に示されたノードにルーティングされる。1017において、パワー管理動作が完了する。パワー管理通知を送るための既存のコヒーレントインタフェースを用いて、追加の通信メカニズムをインストールする必要がなくなり、信頼性が向上し、ケーブル管理が簡略化される。
さまざまな実施形態によれば、ウェイクアップイベントは、ローカルI/Oハブに、またコンフィギュレーションシステムモジュールに関連付けられたローカルサービスプロセッサにもルーティングされる。もし他のボックスがそのパーティションに属するなら、プライマリサービスプロセッサが適切なウェイクアップイベントのシーケンスを実行できるように、ローカルI/Oハブへのウェイクアップイベントはブロックされる。さまざまな実施形態によれば、スリープおよびウェイクアップイベントは、イーサネットまたはI2Cのようなメカニズムを用いたサービスプロセッサメッセージングを用いてボックス群間で伝送される。
本発明は、その具体的な実施形態を参照して示され記述されてきたが、記載された実施形態の形態および詳細の変更が本発明の精神または範囲から逸脱することなくなされえることが当業者には理解されよう。例えば本発明の実施形態は、ポイントツーポイント、スイッチ、またはバスアーキテクチャを通して接続されたマルチプロセッサクラスタと共に採用されえる。他の例では、プロセッサのマルチクラスタは、複数のサービスプロセッサを持ちえる。従って本発明の範囲は添付の特許請求の範囲を参照して決定されるべきである。
Claims (39)
- コンピュータシステムであって、
複数のローカルプロセッサを含む複数のローカルリソース、
前記複数のローカルリソースに結合されたローカルサービスプロセッサであって、前記ローカルサービスプロセッサはリセット情報を受け取るよう構成される、ローカルサービスプロセッサ、および
前記リセット情報は、前記複数のローカルプロセッサのサブセットを含む複数のローカルリソースのサブセットへ送られ、前記複数のローカルリソースの前記サブセットは、ローカルルーティングテーブルを用いることによって決定される
コンピュータシステム。 - 請求項1に記載のコンピュータシステムであって、コンフィギュレーションシステムモジュールをさらに備え、前記コンフィギュレーションシステムモジュールは複数のローカルリソースおよびローカルサービスプロセッサに結合されるコンピュータシステム。
- 請求項2に記載のコンピュータシステムであって、リセット情報は、前記コンフィギュレーションシステムモジュールを通して前記複数のローカルリソースのサブセットに送られ、前記複数のローカルリソースの前記サブセットを特定するために前記コンフィギュレーションシステムモジュールは前記ローカルルーティングテーブルにアクセスするコンピュータシステム。
- 請求項2に記載のコンピュータシステムであって、前記ローカルサービスプロセッサは、複数のリモートリソースに関連付けられた複数のリモートサービスプロセッサに結合されるコンピュータシステム。
- 請求項2〜4のいずれかに記載のコンピュータシステムであって、前記ローカルルーティングテーブルは、パーティションを特定する情報を含むコンピュータシステム。
- 請求項5に記載のコンピュータシステムであって、パーティションを特定する前記情報は、スロットナンバを備えるコンピュータシステム。
- 請求項2に記載のコンピュータシステムであって、前記ローカルルーティングテーブルはリセット信号のタイプを特定する情報を含むコンピュータシステム。
- 請求項2に記載のコンピュータシステムであって、前記ローカルサービスプロセッサはプライマリサービスプロセッサであるコンピュータシステム。
- 請求項8に記載のコンピュータシステムであって、前記プライマリサービスプロセッサは、複数の非ローカルサービスプロセッサにリセット情報を分配するようさらに構成されるコンピュータシステム。
- 請求項9に記載のコンピュータシステムであって、前記複数の非ローカルサービスプロセッサは、汎用ルーティングテーブルにアクセスすることによって決定されるコンピュータシステム。
- 請求項2に記載のコンピュータシステムであって、前記ローカルサービスプロセッサは、セカンダリサービスプロセッサであるコンピュータシステム。
- 請求項11に記載のコンピュータシステムであって、前記ローカルサービスプロセッサは、I/Oハブからリセット情報を受け取るコンピュータシステム。
- 請求項11〜12のいずれかに記載のコンピュータシステムであって、前記ローカルサービスプロセッサはプライマリサービスプロセッサからリセット情報を受け取るコンピュータシステム。
- 請求項11に記載のコンピュータシステムであって、前記ローカルサービスプロセッサはI2Cインタフェース上でリセット情報を受け取るコンピュータシステム。
- 請求項1に記載のコンピュータシステムであって、前記複数のローカルリソースはメモリおよび相互接続コントローラをさらに含むコンピュータシステム。
- 請求項15に記載のコンピュータシステムであって、前記複数のローカルプロセッサおよび前記相互接続コントローラは、ポイントツーポイントアーキテクチャで相互接続されるコンピュータシステム。
- 請求項1に記載のコンピュータシステムであって、前記リセット情報は、コールドリセットを表すコンピュータシステム。
- 請求項1に記載のコンピュータシステムであって、前記リセット情報は、ウォームリセットを表すコンピュータシステム。
- リセット情報を分配する方法であって、
複数のローカルプロセッサを含む複数のローカルリソースを特定すること、
前記複数のローカルリソースに結合されたローカルサービスプロセッサを特定することであって、前記ローカルサービスプロセッサはリセット情報を受け取るよう構成される、ローカルサービスプロセッサを特定すること、および
前記複数のローカルプロセッサのサブセットを含む複数のローカルリソースのサブセットへ前記リセット情報を送ることであって、前記複数のローカルリソースの前記サブセットは、ローカルルーティングテーブルを用いることによって決定される、前記リセット情報を送ること
を含む方法。 - 請求項19に記載の方法であって、コンフィギュレーションシステムモジュールは前記複数のローカルリソースおよび前記ローカルサービスプロセッサに結合される方法。
- 請求項20に記載の方法であって、リセット情報は、前記コンフィギュレーションシステムモジュールを通して前記複数のローカルリソースのサブセットに送られ、前記複数のローカルリソースの前記サブセットを特定するために前記コンフィギュレーションシステムモジュールは前記ローカルルーティングテーブルにアクセスする方法。
- コンピュータシステムであって、
プロセッサのローカルクラスタを含む複数のローカル要素であって、前記プロセッサのローカルクラスタはポイントツーポイントアーキテクチャで相互接続され、複数のプロセッサのリモートクラスタに結合される、複数のローカル要素、および
パーティションに関連付けられたオペレーティングシステムからパワー管理リクエストを受け取り、前記パワー管理リクエストをコヒーレントインタフェースを通して複数のリモートボックスに転送するよう構成されたローカルI/Oハブ
を備えるコンピュータシステム。 - 請求項22に記載のコンピュータシステムであって、前記パワー管理リクエストは、プロセッサ電圧および周波数を変化させるリクエストであるコンピュータシステム。
- 請求項22〜23のいずれかに記載のコンピュータシステムであって、前記パワー管理リクエストは、リンク幅および周波数を変化させるリクエストであるコンピュータシステム。
- 請求項22〜24のいずれかに記載のコンピュータシステムであって、前記コヒーレントインタフェースは、ホストブリッジであるコンピュータシステム。
- 請求項22〜25のいずれかに記載のコンピュータシステムであって、前記I/Oハブは非コヒーレントデバイスであるコンピュータシステム。
- 請求項22〜26のいずれかに記載のコンピュータシステムであって、前記ローカルI/Oハブは、前記パワー管理リクエストをローカルコンフィギュレーションシステムモジュールに送るようさらに構成されるコンピュータシステム。
- 請求項27に記載のコンピュータシステムであって、ローカルルーティングテーブルは、前記パワー管理リクエストを受け取るべき前記複数のローカル要素のサブセットを決定するためにアクセスされるコンピュータシステム。
- 請求項28に記載のコンピュータシステムであって、ローカルルーティングテーブルは、前記パワー管理リクエストを受け取るべき前記複数のローカル要素のサブセットを決定するためにアクセスされるコンピュータシステム。
- 請求項28に記載のコンピュータシステムであって、前記パワー管理リクエストはLDTSTOPと関連付けられるコンピュータシステム。
- 請求項30に記載のコンピュータシステムであって、前記複数のローカルリソースはメモリおよび相互接続コントローラをさらに含むコンピュータシステム。
- パワー管理情報を分配する方法であって、
ローカルプロセッサのローカルクラスタを含む複数のローカル要素を特定することであって、前記プロセッサのローカルクラスタは、ポイントツーポイントアーキテクチャで相互接続され、プロセッサの複数のリモートクラスタに結合される、複数のローカル要素を特定すること、
パーティションと関連付けられたオペレーティングシステムからのパワー管理リクエストをローカルI/Oハブにおいて受け取ること、および
前記パワー管理リクエストを複数のリモートボックスにコヒーレントインタフェースを通して転送すること
を含む方法。 - 請求項32に記載の方法であって、前記パワー管理リクエストは、プロセッサ電圧および周波数を変化させるリクエストである方法。
- 請求項32に記載の方法であって、前記パワー管理リクエストは、リンク幅および周波数を変化させるリクエストである方法。
- 請求項32に記載の方法であって、前記パワー管理リクエストは特定のスリープ状態に入るリクエストである方法。
- コンピュータシステムであって、
ローカルプロセッサのローカルクラスタを含む複数のローカル要素を特定する手段であって、前記プロセッサのローカルクラスタは、ポイントツーポイントアーキテクチャで相互接続され、プロセッサの複数のリモートクラスタに結合される、複数のローカル要素を特定する手段、
パーティションと関連付けられたオペレーティングシステムからのパワー管理リクエストをローカルI/Oハブにおいて受け取る手段、および
前記パワー管理リクエストを複数のリモートボックスにコヒーレントインタフェースを通して転送する手段
を含むコンピュータシステム。 - 請求項36に記載のコンピュータシステムであって、前記パワー管理リクエストは、プロセッサ電圧および周波数を変化させるリクエストであるコンピュータシステム。
- 請求項36に記載のコンピュータシステムであって、前記パワー管理リクエストは、リンク幅および周波数を変化させるリクエストであるコンピュータシステム。
- 請求項36に記載のコンピュータシステムであって、前記パワー管理リクエストは特定のスリープ状態に入るリクエストであるコンピュータシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/300,408 US7577755B2 (en) | 2002-11-19 | 2002-11-19 | Methods and apparatus for distributing system management signals |
PCT/US2003/034687 WO2004046946A2 (en) | 2002-11-19 | 2003-10-30 | Methods and apparatus for distributing system management signals |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006506736A true JP2006506736A (ja) | 2006-02-23 |
Family
ID=32297911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004553499A Pending JP2006506736A (ja) | 2002-11-19 | 2003-10-30 | システム管理信号を分配する方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7577755B2 (ja) |
EP (1) | EP1563398A2 (ja) |
JP (1) | JP2006506736A (ja) |
AU (1) | AU2003286813A1 (ja) |
CA (1) | CA2506522A1 (ja) |
WO (1) | WO2004046946A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007148621A (ja) * | 2005-11-25 | 2007-06-14 | Hitachi Ltd | 計算機システム |
JP2008117377A (ja) * | 2006-10-31 | 2008-05-22 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムのノード相互間の電子的接続を案内するためのコンピュータ・プログラムおよびシステム |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69806812T2 (de) * | 1997-12-19 | 2003-03-13 | Unilever Nv | Olivenöl enthaltende nahrungsmittelzusammensetzung |
US7281055B2 (en) * | 2002-05-28 | 2007-10-09 | Newisys, Inc. | Routing mechanisms in systems having multiple multi-processor clusters |
US7155525B2 (en) * | 2002-05-28 | 2006-12-26 | Newisys, Inc. | Transaction management in systems having multiple multi-processor clusters |
US7103636B2 (en) * | 2002-05-28 | 2006-09-05 | Newisys, Inc. | Methods and apparatus for speculative probing of a remote cluster |
US7251698B2 (en) * | 2002-05-28 | 2007-07-31 | Newisys, Inc. | Address space management in systems having multiple multi-processor clusters |
US7386626B2 (en) * | 2003-06-23 | 2008-06-10 | Newisys, Inc. | Bandwidth, framing and error detection in communications between multi-processor clusters of multi-cluster computer systems |
US7577727B2 (en) * | 2003-06-27 | 2009-08-18 | Newisys, Inc. | Dynamic multiple cluster system reconfiguration |
US7395347B2 (en) * | 2003-08-05 | 2008-07-01 | Newisys, Inc, | Communication between and within multi-processor clusters of multi-cluster computer systems |
US7103823B2 (en) | 2003-08-05 | 2006-09-05 | Newisys, Inc. | Communication between multi-processor clusters of multi-cluster computer systems |
US7117419B2 (en) * | 2003-08-05 | 2006-10-03 | Newisys, Inc. | Reliable communication between multi-processor clusters of multi-cluster computer systems |
US7159137B2 (en) * | 2003-08-05 | 2007-01-02 | Newisys, Inc. | Synchronized communication between multi-processor clusters of multi-cluster computer systems |
US8046488B2 (en) * | 2004-05-21 | 2011-10-25 | Intel Corporation | Dynamically modulating link width |
US8898330B2 (en) * | 2004-05-28 | 2014-11-25 | Sap Se | Server node configuration using a configuration tool |
EP1774785B1 (en) * | 2004-06-15 | 2011-11-16 | Panasonic Avionics Corporation | Portable media device and method for presenting viewing content during travel |
US7917812B2 (en) * | 2006-09-30 | 2011-03-29 | Codman Neuro Sciences Sárl | Resetting of multiple processors in an electronic device |
US7805597B2 (en) * | 2007-03-30 | 2010-09-28 | Intel Corporation | Parallel link reset in link based system |
US8176304B2 (en) * | 2008-10-22 | 2012-05-08 | Oracle America, Inc. | Mechanism for performing function level reset in an I/O device |
WO2012034111A1 (en) | 2010-09-10 | 2012-03-15 | Panasonic Avionics Corporation | Integrated user interface system and method |
JP6036506B2 (ja) * | 2013-04-15 | 2016-11-30 | 富士通株式会社 | 障害影響範囲を特定するためのプログラム及び情報処理装置 |
US10157160B2 (en) | 2015-06-04 | 2018-12-18 | Intel Corporation | Handling a partition reset in a multi-root system |
US9990327B2 (en) | 2015-06-04 | 2018-06-05 | Intel Corporation | Providing multiple roots in a semiconductor device |
Family Cites Families (102)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667287A (en) | 1982-10-28 | 1987-05-19 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
US4783657A (en) * | 1986-02-10 | 1988-11-08 | International Business Machines Corporation | Processor intercommunication network |
US4783687A (en) | 1986-07-14 | 1988-11-08 | Xerox Corporation | Segmented filament light source with improved illumination output uniformity |
US5191651A (en) | 1987-11-03 | 1993-03-02 | International Business Machines Corporation | Apparatus and method for making of interconnected processors act like a single node in a multinode communication system |
US4783567A (en) * | 1987-11-23 | 1988-11-08 | Uop Inc. | HF alkylation process |
JPH07111713B2 (ja) | 1988-02-24 | 1995-11-29 | 富士通株式会社 | 構成変更制御方式 |
US6463529B1 (en) | 1989-11-03 | 2002-10-08 | Compaq Computer Corporation, Inc. | Processor based system with system wide reset and partial system reset capabilities |
US5197130A (en) | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
US5161156A (en) | 1990-02-02 | 1992-11-03 | International Business Machines Corporation | Multiprocessing packet switching connection system having provision for error correction and recovery |
JP2785998B2 (ja) | 1990-05-18 | 1998-08-13 | 富士通株式会社 | 計算機システム |
US5396635A (en) | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5561768A (en) | 1992-03-17 | 1996-10-01 | Thinking Machines Corporation | System and method for partitioning a massively parallel computer system |
WO1994003860A1 (en) | 1992-08-07 | 1994-02-17 | Thinking Machines Corporation | Massively parallel computer including auxiliary vector processor |
US5371852A (en) | 1992-10-14 | 1994-12-06 | International Business Machines Corporation | Method and apparatus for making a cluster of computers appear as a single host on a network |
US5394555A (en) | 1992-12-23 | 1995-02-28 | Bull Hn Information Systems Inc. | Multi-node cluster computer system incorporating an external coherency unit at each node to insure integrity of information stored in a shared, distributed memory |
JP2819982B2 (ja) | 1993-03-18 | 1998-11-05 | 株式会社日立製作所 | 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム |
US5781187A (en) | 1994-05-31 | 1998-07-14 | Advanced Micro Devices, Inc. | Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system |
US5623644A (en) | 1994-08-25 | 1997-04-22 | Intel Corporation | Point-to-point phase-tolerant communication |
US5692123A (en) | 1994-12-07 | 1997-11-25 | Cray Research, Inc. | Maintenance channel for modulator, highly interconnected computer systems |
US5829052A (en) | 1994-12-28 | 1998-10-27 | Intel Corporation | Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system |
US6097707A (en) | 1995-05-19 | 2000-08-01 | Hodzic; Migdat I. | Adaptive digital wireless communications network apparatus and process |
US5682512A (en) | 1995-06-30 | 1997-10-28 | Intel Corporation | Use of deferred bus access for address translation in a shared memory clustered computer system |
US5819075A (en) | 1995-07-14 | 1998-10-06 | Dolphin Interconnect Solutions, Inc. | Multiprocessor interconnection in scalable coherent interface |
US5940870A (en) | 1996-05-21 | 1999-08-17 | Industrial Technology Research Institute | Address translation for shared-memory multiprocessor clustering |
US5796605A (en) | 1996-07-02 | 1998-08-18 | Sun Microsystems, Inc. | Extended symmetrical multiprocessor address mapping |
US5805839A (en) | 1996-07-02 | 1998-09-08 | Advanced Micro Devices, Inc. | Efficient technique for implementing broadcasts on a system of hierarchical buses |
US5862357A (en) | 1996-07-02 | 1999-01-19 | Sun Microsystems, Inc. | Hierarchical SMP computer system |
US5822531A (en) | 1996-07-22 | 1998-10-13 | International Business Machines Corporation | Method and system for dynamically reconfiguring a cluster of computer systems |
US5931938A (en) | 1996-12-12 | 1999-08-03 | Sun Microsystems, Inc. | Multiprocessor computer having configurable hardware system domains |
US6018791A (en) | 1997-04-14 | 2000-01-25 | International Business Machines Corporation | Apparatus and method of maintaining cache coherency in a multi-processor computer system with global and local recently read states |
US6331983B1 (en) | 1997-05-06 | 2001-12-18 | Enterasys Networks, Inc. | Multicast switching |
US6047332A (en) | 1997-06-30 | 2000-04-04 | Sun Microsystems, Inc. | Global file system-based system and method for rendering devices on a cluster globally visible |
US6003075A (en) | 1997-07-07 | 1999-12-14 | International Business Machines Corporation | Enqueuing a configuration change in a network cluster and restore a prior configuration in a back up storage in reverse sequence ordered |
EP1021884A2 (en) | 1997-07-31 | 2000-07-26 | Stanford Syncom Inc. | Means and method for a synchronous network communications system |
US6351795B1 (en) | 1997-09-05 | 2002-02-26 | Sun Microsystems, Inc. | Selective address translation in coherent memory replication |
US6259701B1 (en) | 1997-09-11 | 2001-07-10 | At&T Corp. | Method and system for a unicast endpoint client to access a multicast internet protocol (IP) session |
US6065053A (en) * | 1997-10-01 | 2000-05-16 | Micron Electronics, Inc. | System for resetting a server |
US6085295A (en) | 1997-10-20 | 2000-07-04 | International Business Machines Corporation | Method of maintaining data coherency in a computer system having a plurality of interconnected nodes |
US6209065B1 (en) | 1997-10-24 | 2001-03-27 | Compaq Computer Corporation | Mechanism for optimizing generation of commit-signals in a distributed shared-memory system |
US6542926B2 (en) | 1998-06-10 | 2003-04-01 | Compaq Information Technologies Group, L.P. | Software partitioned multi-processor system with flexible resource sharing levels |
US6192451B1 (en) | 1998-02-17 | 2001-02-20 | International Business Machines Corporation | Cache coherency protocol for a data processing system including a multi-level memory hierarchy |
US6330643B1 (en) | 1998-02-17 | 2001-12-11 | International Business Machines Corporation | Cache coherency protocols with global and local posted operations |
US6334172B1 (en) | 1998-02-17 | 2001-12-25 | International Business Machines Corporation | Cache coherency protocol with tagged state for modified values |
US6038651A (en) | 1998-03-23 | 2000-03-14 | International Business Machines Corporation | SMP clusters with remote resource managers for distributing work to other clusters while reducing bus traffic to a minimum |
US6256671B1 (en) | 1998-06-24 | 2001-07-03 | Nortel Networks Limited | Method and apparatus for providing network access control using a domain name system |
US6081874A (en) | 1998-09-29 | 2000-06-27 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect |
US6067603A (en) | 1998-10-01 | 2000-05-23 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively issues requests on a node interconnect |
US6338122B1 (en) | 1998-12-15 | 2002-01-08 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively forwards a read request to a remote processing node |
US6490661B1 (en) | 1998-12-21 | 2002-12-03 | Advanced Micro Devices, Inc. | Maintaining cache coherency during a memory read operation in a multiprocessing computer system |
US6397255B1 (en) | 1998-12-23 | 2002-05-28 | At&T Corp. | Method and apparatus for providing intelligent network services |
US6167492A (en) | 1998-12-23 | 2000-12-26 | Advanced Micro Devices, Inc. | Circuit and method for maintaining order of memory access requests initiated by devices coupled to a multiprocessor system |
US6665304B2 (en) | 1998-12-31 | 2003-12-16 | Hewlett-Packard Development Company, L.P. | Method and apparatus for providing an integrated cluster alias address |
US6601165B2 (en) * | 1999-03-26 | 2003-07-29 | Hewlett-Packard Company | Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors |
US6718552B1 (en) | 1999-04-20 | 2004-04-06 | Diva Systems Corporation | Network bandwidth optimization by dynamic channel allocation |
US6378029B1 (en) | 1999-04-21 | 2002-04-23 | Hewlett-Packard Company | Scalable system control unit for distributed shared memory multi-processor systems |
US6467007B1 (en) | 1999-05-19 | 2002-10-15 | International Business Machines Corporation | Processor reset generated via memory access interrupt |
US6553439B1 (en) | 1999-08-30 | 2003-04-22 | Intel Corporation | Remote configuration access for integrated circuit devices |
US6751698B1 (en) | 1999-09-29 | 2004-06-15 | Silicon Graphics, Inc. | Multiprocessor node controller circuit and method |
FI107972B (fi) | 1999-10-11 | 2001-10-31 | Stonesoft Oy | Tiedonsiirtomenetelmä |
US6405289B1 (en) | 1999-11-09 | 2002-06-11 | International Business Machines Corporation | Multiprocessor system in which a cache serving as a highest point of coherency is indicated by a snoop response |
US6349091B1 (en) | 1999-11-12 | 2002-02-19 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for controlling communication links between network nodes to reduce communication protocol overhead traffic |
US6385174B1 (en) | 1999-11-12 | 2002-05-07 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for transmission of node link status messages throughout a network with reduced communication protocol overhead traffic |
US6687751B1 (en) | 2000-01-28 | 2004-02-03 | 3Com Corporation | Multi-point link aggregation spoofing |
US6675253B1 (en) * | 2000-04-04 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Dynamic routing of data across multiple data paths from a source controller to a destination controller |
US6704842B1 (en) | 2000-04-12 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Multi-processor system with proactive speculative data transfer |
WO2001084313A2 (en) | 2000-05-02 | 2001-11-08 | Sun Microsystems, Inc. | Method and system for achieving high availability in a networked computer system |
US7010617B2 (en) | 2000-05-02 | 2006-03-07 | Sun Microsystems, Inc. | Cluster configuration repository |
US6785726B1 (en) | 2000-05-08 | 2004-08-31 | Citrix Systems, Inc. | Method and apparatus for delivering local and remote server events in a similar fashion |
US6920519B1 (en) | 2000-05-10 | 2005-07-19 | International Business Machines Corporation | System and method for supporting access to multiple I/O hub nodes in a host bridge |
US20010037435A1 (en) * | 2000-05-31 | 2001-11-01 | Van Doren Stephen R. | Distributed address mapping and routing table mechanism that supports flexible configuration and partitioning in a modular switch-based, shared-memory multiprocessor computer system |
US6847993B1 (en) | 2000-05-31 | 2005-01-25 | International Business Machines Corporation | Method, system and program products for managing cluster configurations |
US6690757B1 (en) | 2000-06-20 | 2004-02-10 | Hewlett-Packard Development Company, L.P. | High-speed interconnection adapter having automated lane de-skew |
US6598130B2 (en) | 2000-07-31 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Technique for referencing distributed shared memory locally rather than remotely |
US6772226B1 (en) | 2000-08-15 | 2004-08-03 | Avaya Technology Corp. | VPN device clustering using a network flow switch and a different mac address for each VPN device in the cluster |
US6977908B2 (en) | 2000-08-25 | 2005-12-20 | Hewlett-Packard Development Company, L.P. | Method and apparatus for discovering computer systems in a distributed multi-system cluster |
US6633960B1 (en) | 2000-08-31 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Scalable directory based cache coherence protocol |
US6751721B1 (en) * | 2000-08-31 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Broadcast invalidate scheme |
AU2002236667A1 (en) * | 2000-10-31 | 2002-05-21 | Millennial Net, Inc. | Networked processing system with optimized power efficiency |
US6738871B2 (en) | 2000-12-22 | 2004-05-18 | International Business Machines Corporation | Method for deadlock avoidance in a cluster environment |
US6738872B2 (en) | 2000-12-22 | 2004-05-18 | International Business Machines Corporation | Clustered computer system with deadlock avoidance |
US7234029B2 (en) | 2000-12-28 | 2007-06-19 | Intel Corporation | Method and apparatus for reducing memory latency in a cache coherent multi-node architecture |
US6615319B2 (en) | 2000-12-29 | 2003-09-02 | Intel Corporation | Distributed mechanism for resolving cache coherence conflicts in a multi-node computer architecture |
JP2002272081A (ja) * | 2001-01-04 | 2002-09-20 | Japan Servo Co Ltd | ハイブリッド形ステッピングモータ |
US6842857B2 (en) * | 2001-04-12 | 2005-01-11 | International Business Machines Corporation | Method and apparatus to concurrently boot multiple processors in a non-uniform-memory-access machine |
US6836750B2 (en) | 2001-04-23 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | Systems and methods for providing an automated diagnostic audit for cluster computer systems |
US20020156888A1 (en) | 2001-04-23 | 2002-10-24 | Lee Man-Ho L. | Method and apparatus for detecting and reporting configuration errors in a multi-component switching fabric |
US7197536B2 (en) | 2001-04-30 | 2007-03-27 | International Business Machines Corporation | Primitive communication mechanism for adjacent nodes in a clustered computer system |
US6754782B2 (en) | 2001-06-21 | 2004-06-22 | International Business Machines Corporation | Decentralized global coherency management in a multi-node computer system |
US6760819B2 (en) | 2001-06-29 | 2004-07-06 | International Business Machines Corporation | Symmetric multiprocessor coherence mechanism |
US20030112873A1 (en) * | 2001-07-11 | 2003-06-19 | Demos Gary A. | Motion estimation for video compression systems |
US7043569B1 (en) | 2001-09-07 | 2006-05-09 | Chou Norman C | Method and system for configuring an interconnect device |
US6820174B2 (en) | 2002-01-18 | 2004-11-16 | International Business Machines Corporation | Multi-processor computer system using partition group directories to maintain cache coherence |
US6826653B2 (en) | 2002-02-06 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Block data mover adapted to contain faults in a partitioned multiprocessor system |
US6941436B2 (en) * | 2002-05-09 | 2005-09-06 | International Business Machines Corporation | Method and apparatus for managing memory blocks in a logical partitioned data processing system |
US6865595B2 (en) | 2002-05-28 | 2005-03-08 | Newisys, Inc. | Methods and apparatus for speculative probing of a remote cluster |
US7155525B2 (en) | 2002-05-28 | 2006-12-26 | Newisys, Inc. | Transaction management in systems having multiple multi-processor clusters |
US7251698B2 (en) | 2002-05-28 | 2007-07-31 | Newisys, Inc. | Address space management in systems having multiple multi-processor clusters |
US7103636B2 (en) | 2002-05-28 | 2006-09-05 | Newisys, Inc. | Methods and apparatus for speculative probing of a remote cluster |
US7281055B2 (en) | 2002-05-28 | 2007-10-09 | Newisys, Inc. | Routing mechanisms in systems having multiple multi-processor clusters |
US7117419B2 (en) | 2003-08-05 | 2006-10-03 | Newisys, Inc. | Reliable communication between multi-processor clusters of multi-cluster computer systems |
US7103823B2 (en) | 2003-08-05 | 2006-09-05 | Newisys, Inc. | Communication between multi-processor clusters of multi-cluster computer systems |
US7222262B2 (en) | 2003-08-05 | 2007-05-22 | Newisys, Inc. | Methods and devices for injecting commands in systems having multiple multi-processor clusters |
-
2002
- 2002-11-19 US US10/300,408 patent/US7577755B2/en not_active Expired - Fee Related
-
2003
- 2003-10-30 EP EP03778027A patent/EP1563398A2/en not_active Withdrawn
- 2003-10-30 JP JP2004553499A patent/JP2006506736A/ja active Pending
- 2003-10-30 AU AU2003286813A patent/AU2003286813A1/en not_active Abandoned
- 2003-10-30 WO PCT/US2003/034687 patent/WO2004046946A2/en active Application Filing
- 2003-10-30 CA CA002506522A patent/CA2506522A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007148621A (ja) * | 2005-11-25 | 2007-06-14 | Hitachi Ltd | 計算機システム |
JP4660362B2 (ja) * | 2005-11-25 | 2011-03-30 | 株式会社日立製作所 | 計算機システム |
JP2008117377A (ja) * | 2006-10-31 | 2008-05-22 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムのノード相互間の電子的接続を案内するためのコンピュータ・プログラムおよびシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2004046946A2 (en) | 2004-06-03 |
CA2506522A1 (en) | 2004-06-03 |
EP1563398A2 (en) | 2005-08-17 |
US20040098475A1 (en) | 2004-05-20 |
US7577755B2 (en) | 2009-08-18 |
AU2003286813A1 (en) | 2004-06-15 |
WO2004046946A3 (en) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577755B2 (en) | Methods and apparatus for distributing system management signals | |
US11526304B2 (en) | Memcached server functionality in a cluster of data processing nodes | |
US10140245B2 (en) | Memcached server functionality in a cluster of data processing nodes | |
US10135731B2 (en) | Remote memory access functionality in a cluster of data processing nodes | |
US9648102B1 (en) | Memcached server functionality in a cluster of data processing nodes | |
US9465771B2 (en) | Server on a chip and node cards comprising one or more of same | |
US5754877A (en) | Extended symmetrical multiprocessor architecture | |
US5805839A (en) | Efficient technique for implementing broadcasts on a system of hierarchical buses | |
US7039740B2 (en) | Interrupt handling in systems having multiple multi-processor clusters | |
US7761696B1 (en) | Quiescing and de-quiescing point-to-point links | |
JP6984022B2 (ja) | マルチノードシステムの低電力管理 | |
JP2001051959A (ja) | 少なくとも1つのnuma(non−uniformmemoryaccess)データ処理システムとして構成可能な相互接続された処理ノード | |
US6950913B2 (en) | Methods and apparatus for multiple cluster locking | |
US11720290B2 (en) | Memcached server functionality in a cluster of data processing nodes | |
EP0817095B1 (en) | Extended symmetrical multiprocessor architecture | |
US7418517B2 (en) | Methods and apparatus for distributing system management signals | |
US7814301B2 (en) | Clock architecture for multi-processor systems | |
Chandwani et al. | A multiple-PC based architecture for global database access |