JP2006505238A - Ｃａｎバストランシーバのための耐過電圧保護回路 - Google Patents

Abstract

本発明は、電圧的に第１の搭載電源網用に設計されたＣＡＮバストランシーバのための保護回路に関しており、前記トランシーバは、第１の搭載電源網よりも数倍高い搭載電源電圧を有する第２の搭載電源網で作動され、トランシーババス端子の間に２つのダイオードを有しており、それらのカソードは相互に接続され所定の電位におかれており、前記トランシーバの各バス端子とそれに対応するバス線路の間にリミッタ抵抗が設けられており、さらにバス線路上で所要の電圧レベルを維持するために２つのカレントミラー回路が設けられている。

Description

本発明は、請求項１の上位概念による、電圧的に第１の搭載電源網用に設計されたＣＡＮバストランシーバの過電圧に対する保護のための保護回路であって、前記トランシーバは、第１の搭載電源網よりも数倍高い搭載電源電圧を有する第２の搭載電源網で単独で作動されるか、若しくは第１の搭載電源網と第２の搭載電源網を備えた２つの電圧の搭載電源網で作動される形式の保護回路に関している。

１４Ｖ＋４２Ｖかないしは４２Ｖのみの電圧を備えた自動車の搭載電源網の導入は、昨今話題となって極最近では実現されつつある。１４Ｖ搭載電源網で用いられる電子回路を４２Ｖの搭載電源も腕使用する際の最も大きな障害は、これらの電子回路に欠けている４２Ｖレベルでの短絡に対する耐性である。

これまでの１４Ｖ搭載電源網（Ｖｂａｔ１＝１２Ｖ）においては、短絡に対する耐性は、連続的には１４〜１８Ｖ、そして一時的には３２〜３６Ｖに対する耐性で十分であったが、４２Ｖの搭載電源網（Ｖｂａｔ２＝３６Ｖ）になってくると、短絡に対して連続的には５８Ｖ、そして一時的には７０Ｖまでの耐性が必要とされる。

既存のＡＳＩＣはその電圧耐性が１４Ｖに対して最適化されているので、４２Ｖ搭載電源網でのその直接の仕様は多くの場合不可能である。このことは基本的に別の電圧耐性を有する半導体技術の導入によってしか達成できないことを意味する。

そのような技術の入替えは、通常はそのつどのＡＳＩＣの新たなデザインの導入に相応し、それには著しいコストの増加と数年に及ぶ開発期間が伴うものとなる。

４２Ｖ搭載電源網に対して適した電子回路を備えた先駆け的大量製産モデルを試みるためには、代替的なアプローチが必要である。特にドライバ出力の少ない入出力機能に対しては、短絡の際に４２Ｖ搭載電源電圧からの分離を行う保護回路が考えられる。しかしながらそれが別個に構成されるならば、本来の機能モジュールと共に４２Ｖに耐え得る構成モジュールとなる。

大規模な研究から明らかとなったのは、４２Ｖに耐え得る通信インターフェースの差し迫った必要性である。このことは特にＣＡＮバストランシーバに当てはまる。なぜならＣＡＮは、昨今の自動車業界においては標準化が進み、ほとんどのエンジン制御部や変速機制御部に使用されつつある。

別個の回路デザイン構想の成功は、後の統合化にとっても先駆けとなり得る。

ドイツ連邦共和国特許出願DE 197 33 250 A1 明細書からは、デジタル制御された通信ネットワークにおける４線式インターフェイスにおける端末装置への給電と有効信号の入出力結合のためのネットワーク端末ユニットに対する回路装置が公知である。ここでの給電回路の保護は、短時間の過電流に対しては電流制限によってなされ、継続的な過電流に対しては、時間制御された給電遮断スイッチによってなされている。さらに前記回路装置は線路上の必要な送信レベルを達成するためにアクティブラインドライバを有している。

またドイツ連邦共和国特許出願 DE 43 27 035 A1 明細書には、２線式バスシステム上の双方向のデータ伝送のための装置が開示されており、この装置は、複数の線路障害の際に単線動作モードで機能し、その際の電力ロスが高い作動電圧に対する短絡の際にも回避されている。

本発明の課題は、ＣＡＮバストランシーバに適した技術的にも簡単に実現できる集積化の可能な保護回路であって、１４Ｖの搭載電源用に設計されたトランシーバを４２Ｖの搭載電源網でも利用することのできる保護回路を提供することである。

この課題は請求項１の特徴部分に記載されている本発明による保護回路によって解決される。

本発明の有利な構成例は従属請求項に記載されている。

本発明は、ＣＡＮバスの２つの線路の各々に短絡電流の制限のための電流リミッタ抵抗を敷設することと、それによってトランスミッタのドライバ出力を特殊なＥＭＣアスペクト（同相信号）の考慮のもとで付加的回路によって回復することの技術的教示を含んでいる。この場合この付加的回路は４２Ｖでの短絡の際には遮断される（セルフプロテクション）。

以下では本発明の実施例を図面に基づき詳細に説明する。この場合、
図１はトランシーバを備えた公知ＣＡＮバスの全体的なブロック回路図を示した図であり、
図２は、ＣＡＮバストランシーバの基本回路図を示した図であり、
図３ａは、ＣＡＮバス線路上の理想的な信号を表した図であり、
図３ｂは、ＣＡＮバス線路上の実際の信号を表した図であり、
図４は、本発明による保護回路のブロック回路図を示した図である。

図１には、通常のツイストペア線路として構成された第１のバス線路（ＨＩ）と第２のバス線路（ＬＯ）を有する１４Ｖ搭載電源網の差動形データ伝送のための公知のＣＡＮバスのブロック回路全体図が示されている。ＨＩ線路は図１中では太線で示されている。ＣＡＮバス線路の一方の端部には、トランシーバＴＣが存在しており、これは制御機器（μコンピュータ、コントローラなど）と通信する。ＣＡＮバス線路の他方の端部には、ＣＡＮバス線路を介して起動すべき機器が接続されている。これらの機器自体は、図示されていないトランシーバを介してＣＡＮバスに接続されている。さらなる機器Ｇ（及びトランシーバ）は、ＣＡＮバスのどのポイントにも接続が可能である。さらなる機器Ｇの各トランシーバは、４２Ｖ搭載電源網における短絡に対する本発明による保護回路が必要である。

高速タイプのトランシーバＴＣとしては、例えばフィリップス社のＰＣＡ８２Ｃ２５０が用いられてもよい。このデータは、２０００年１月１３日付のデータシート“Philips semiconductors PCA82C250 CAN controller interface, Product specification”に記載されている。

線路インピーダンスは、例えばＣＡＮバスがそれぞれの側で、線路ＨＩとＬＯの間に直列に接続されている２つの抵抗Ｒ（各６０Ω）と、それらの間に設けられアースされたコンデンサＣ（１００ｎＦ）によって終端するならば１２０Ωとなる。そのようにアースに対して得られた低抵抗のインピーダンスは、同相信号抑圧の助けとなる（ＥＭＣ）。

図２には、ＣＡＮバストランシーバＴＣの基本回路図が示されている。このトランシーバはトランスミッタＴＭ（送信モジュール）とレシーバＲＣ（受信モジュール）からなっている。この場合はさらに直流電圧動作点設定のための高抵抗の抵抗ネットワークが集積されていてもよい。

この抵抗ネットワークは、例えばトランシーバＴＣの供給電圧のプラス極ＶｃｃとＣＡＮバスのＬＯ線路の間に接続されている抵抗ＲＴ１と、ＨＩ線路とＬＯ線路の間に接続されている抵抗ＲＴ２と、ＨＩ線路と基準電位ＧＮＤの間に接続されている抵抗ＲＴ３からなっている。これは、２．５Ｖの直流電圧レベルの生成を可能にする回路である。ＲＴ１及びＲＴ３はこの場合同じ高抵抗な値（例えば各々１００ｋΩ）を有している。それに対してＲＴ２は低抵抗である（例えば５ｋΩ）。これらの配置構成により、ＨＩ線路における電圧はＬＯ線路におけるよりもわずかに低い。このことは十分に望ましいことである。トランシーバー端子ＴＣＨＩ及びＴＣＬＯにおいて測定可能な差動入力インピーダンスは、この回路構成の場合約５ｋΩとなる。

トランシーバＴＣの実施可能な回路図は、図１の既に前述したフィリップス社のＰＣＡ８２Ｃ２５０型ＣＡＮコントローラインターフェースのデータシートのブロック回路図からもみてとれる。

バス線路ＨＩ及びＬＯ上では、図３ａに示されているように２つのレベル状態が生成可能である。：
ａ）２つの線路はＶ（ＨＩ）＝Ｖ（ＬＯ）＝＋２．５Ｖの直流電圧電位におかれる。この状態は、制御信号ｓｔの“劣性”なＬレベルに相応している。
ｂ）ＨＩ線路はＶ（ＨＩ）＝３．５Ｖ（２．５Ｖ＋１Ｖ）の直流電圧電位におかれ、ＬＯ線路はＶ（ＬＯ）＝１．５Ｖ（２．５Ｖ−１Ｖ）の直流電圧電位におかれる。この状態は、制御信号ｓｔの“優勢”なＨレベルに相応している。

それによって２つの線路の総和電圧Ｖ（ＨＩ）＋Ｖ（ＬＯ）＝５Ｖはあらゆる時点において一定となる。このことは高周波な障害的電磁放射の発生を最小化する（ＥＭＣ）。

公知のトランシーバ実施例では付加的な電位（＋−１ｖ）のオンオフは、同じ時点で正確に行われるわけではないので、スイッチング過程においてはいわゆる“スパイク”と称される電圧ピークが総和信号内で現われる。これは不所望な高周波の障害的電磁放射を引き起こす（図３ｂ参照）。それに対しては、トランシーバＴＣとＣＡＮバスの線路ＨＩ，ＬＯの間にＣＡＮバスチョークＤＲを挿入することで対処がなされる（図４参照）。

このチョークＤＲは、２つの線路間の信号経過の差を補償するトランスフォーマの役割を果たす。そのため信号の形態が理想に近づく。このことは“スパイク”を最小化し、ＥＭＣノイズを低減する。

トランスミッタＴＭは、アース電位（０Ｖ）や負の電圧（アース電圧シフト、負に移行する電圧）への短絡に対してもバッテリ電圧Ｖｂａｔ１（連続的な１４〜１８Ｖ並びに一時的な３２〜３６Ｖ）への短絡に対しても保護されている。しかしながら４２Ｖへの短絡の際には、当該手段は効果がない。なぜならトランジスタと保護ダイオードの降伏電圧をはるかに上回っているからである。このようなケースでは過度な電流通流と、ＡＳＩＣの破壊的な過熱が生じる。

レシーバＲＣに対してもトランスミッタと同じような保護手段が有効である。

４２Ｖ搭載電源網（連続的な５８Ｖの電圧と７０Ｖまでの一時的な電圧）における短絡の際の破壊的な作用は、高い電圧値とその結果としての電流によってもたらされる。保護回路はトランシーバの完全な機能を損なわせるべきではないが、しかしながら別の側では、有害な電圧レベルをトランシーバ端子から確実に遠ざけるべきである。

図４には本発明による回路が示されており、この回路を用いることによって、１４Ｖ搭載電源網Ｖｂａｔ１に対して設計され、２つの電源網Ｖｂａｔ１＋Ｖｂａｔ２において作動するトランシーバＴＣが４２Ｖ搭載電源網（連続的には６０Ｖまで及び一時的には７０Ｖまで）における短絡に対しても十分確実に保護される。このことは、トランシーバ端子ＴＣＨＩ、ＴＣＬＯにおける電圧をバッテリ電圧Ｖｂａｔ１（＋１４Ｖ）に固定し、並びにバス線路に挿入されたリミッタ抵抗を介してエラー電流の制限によって達成される。この制限は、トランシーバＴＣのレシーバ機能が損なわれないように選定されるべきである（例えばそれぞれ１ｋΩ/１Ｗ）。

ここではこのリミッタ抵抗によってトランスミッタがＣＡＮバスから減結合されるので、バス線路上で２．５Ｖの直流電圧レベルの維持を保証する付加的な回路が作動に必要となる。しかしながらこの回路自体は、４２Ｖ搭載電源網（６０/７０Ｖ）における短絡に対して保護されていなければならない。

図４中ではＣＡＮバスは図１のように表されている。ＣＡＮバスの一方の端部には、トランシーバＴＣ（ここではそのトランスミッタＴＭのみが示されている）が存在しており、ＣＡＮバス線路ＨＩ，ＬＯは波線で表示され、それらはここでも両側において当該線路ＨＩ，ＬＯ間に直列に接続されている抵抗Ｒとそれらの間のアースされたコンデンサＣによって終端されている。これらの線路は、ここでは図を見やすくする理由から撚った状態では表してない。またそれに接続可能な機器やトランシーバもここでは図示していないが、前述したチョークＤＲはトランシーバＴＣとＣＡＮバス線路の間に示している。

ドライブソースμｃ（マイクロコンピュータ、コントローラなど）は、トランシーバＴＣの送信モードのために制御信号ｓｔを供給する。トランシーバＴＣの出力側とバス線路ＨＩ，ＬＯの間には、リミッタ抵抗Ｒ３，Ｒ４が直列抵抗として挿入されている。トランシーバＴＣの２つのバス端子（ＨＩ及びＬＯ）の間には、２つのダイオードＤ３及びＤ３′が設けられており、それらのカソードは、相互に接続されかつ所定の電位、例えば第１の搭載電源網電圧Ｖｂａｔ１（＋１２Ｖ）に接続されている。この電源網の負極は、基準電圧電位ＧＮＤにおかれている。

仮に４２Ｖ搭載電源網Ｖｂａｔ２のみが存在している場合には、２つのダイオードＤ３，Ｄ３′のカソードは、既存の電位か若しくは相応に選定されたツェナーダイオードに接続される。所定の電位Ｐの値ないしはツェナーダイオードの降伏電圧Ｖｚの値は、トランシーバＴＣの給電電圧Ｖｃｃと、トランシーバＴＣの設計基準としての搭載電源電圧（ここではＶｂａｔ１）の間の範囲におかれる。

トランシーバ端子ＴＣＨＩとＴＣＬＯは抵抗Ｒ３及びＲ４を介してＣＡＮバスから減結合されているので、トランシーバは、所要の電圧レベル、すなわちＶ（ＨＩ）＝３．５ＶとＶ（ＬＯ）＝１．５Ｖをバス線路ＨＩ，ＬＯにおいてもはや生起できない。

この理由から２つのカレントミラー回路Ｑ１−Ｑ２，Ｑ３−Ｑ４が設けられており、これらがこの課題を解決している。第１のカレントミラー回路（Ｑ１−Ｑ２）に対する基準電流と第２のカレントミラー回路（Ｑ３−Ｑ４）に対する基準電流の生成に対して、トランシーバ（ＴＣ）の給電電圧源（Ｖｃｃ）の正極（＋Ｖｃｃ）と基準電位（ＧＮＤ）の間に直列に接続されている、当該２つのカレントミラー回路（Ｑ１−Ｑ２，Ｑ３−Ｑ４）のトランジスタＱ１とＱ３の間に、第３のトランジスタ（Ｑ５）と抵抗（Ｒ６）が挿入されている。

トランジスタＱ２（これはトランジスタＱ１と共に第１のカレントミラー回路を形成している）は、抵抗Ｒ２を介して給電電圧の正極＋Ｖｃｃに接続され、さらにダイオードＤ１（これはバス線路ＨＩ方向に通流方向を有し、フィードバック電圧の阻止のために設けられている）を介してバス線路ＨＩに接続されている。

トランジスタＱ４は（これはトランジスタＱ３と共に第２のカレントミラー回路を形成している）、抵抗Ｒ８を介して基準電位ＧＮＤに接続され、さらにダイオードＤ２（これはバス線路ＬＯから離れる方向に通流方向を有し、フィードバック電圧の阻止のために設けられている）を介してバス線路ＬＯに接続されている。

２つのカレントミラー回路は、次のような出力電流に対して設計されている。すなわちトランシーバＴＣによる駆動制御の際に、ＣＡＮバスにおいて線路ＨＩ上で＋１Ｖ並びに線路ＬＯ上で−１Ｖ（＝２Ｖのピーク間電圧）の所要電圧レベルが生成できるように設計されている。

２つのカレントミラー回路Ｑ１−Ｑ２，Ｑ３−Ｑ４は、第３のトランジスタＱ５を介してトランシーバＴＣの制御信号ｓｔに同期してオンオフされる。

バス線路ＬＯと基準電位ＧＮＤの間には、ツェナーダイオードＤ４と２つの抵抗Ｒ９、Ｒ１０からなる直列回路が設けられている。これらの２つの抵抗の接続点は、さらなるトランジスタＱ６のベースに接続されており、またこのトランジスタＱ６のエミッタは基準電位ＧＮＤに接続され、そのコレクタは第３のトランジスタＱ５のベースに接続されている。これらの接続によって前記２つのカレントミラー回路Ｑ１−Ｑ２，Ｑ３−４は、ＣＡＮバス線路の一方の電圧が例えば第１の搭載電源網Ｖｂａｔ１の電圧（＋１２Ｖ）の値を上回ると直ちに遮断される。

４２Ｖ搭載電源網（ＨＩ/ＬＯ線路上で６０/７０Ｖまで）におけるＣＡＮバス線路の一方での短絡の際には、相応のダイオードＤ３、Ｄ３′が導通する。電流はリミッタ抵抗Ｒ３，Ｒ４によって例えば３０ｍＡまで制限され、それ故にこれらの素子は前述したように、比較的高い電力用に設計されていなければならない（例えば１ｋΩ/１Ｗ）。これらの手段によってトランシーバの出力は、ダイオードＤ３，Ｄ３′における電圧降下分だけ高められた電圧Ｖｂａｔ１＋０．７Ｖに制限される。従ってトランシーバ内部はそのような電圧から保護される。

トランシーバＴＣはデータ受信の際及び劣性フェーズにおいては遮断され続け、優勢フェーズにおいては、電流が約４０ｍＡに制限される。

前記２つのカレントミラー回路Ｑ１−Ｑ２，Ｑ３−４は、２つのダイオードＤ１，Ｄ２を用いることによって、４２Ｖ搭載電源網におけるＣＡＮバス線路の一方における短絡に対しても極性転換に対しても保護されるようになる。またさらにこれらの２つのカレントミラー回路は、ＣＡＮバス線路の一方における電圧が例えば１２Ｖの値を上回ると直ちにこれらのカレントミラー回路を遮断するトランジスタＱ６によって保護される。

トランシーバＴＣのレシーバの機能は（図１の機器ＧのトランシーバがトランシーバＴＣのレシーバに送信する場合にも）、前述した手段によって損なわれなくなる。差動入力抵抗が不所望な値（５ｋΩ）をとったとしても、リミッタ抵抗Ｒ３，Ｒ４と共にレシーバーへのバス信号を減衰する（＋−１Ｖから約＋−０．７Ｖまで）分圧器が形成される。ただしこれらの値は例えば使用されるトランシーバＰＣＡ８２Ｃ２５０の仕様にも相応する。

前述したように保護されたトランシーバの結果は以下のとおりである。すなわち、
この保護回路はトランシーバをバス線路上の短絡から確実に保護し（少なくとも連続的に６０Ｖまで、及び一次的に７０Ｖまで）、
当該保護回路は、本質的に安全でかつ標準仕様の構成素子を用いて実現でき、
当該保護回路の保護コンセプトは、ＡＳＩＣ回路内の集積化にも適しており、
トランシーバ（例えばＰＣＡ８２Ｃ２５０やＣＡＮバス線路）の主要な仕様パラメータは維持できる。

本発明によって改善されたトランスミッタＴＭの出力信号は、非常に対称的であり、そのため障害的電磁放射の限界を超えることなくＣＡＮバスチョークＤＲが節約できる。このことはさらなるコスト低減を意味する。

本発明による保護回路を用いれば、パーフェクトに統合化された解決手段を得るまでの時間の節約が可能となる。

トランシーバを備えた公知のＣＡＮバスのブロック回路全体図を示した図 ＣＡＮバストランシーバの基本回路図を示した図 ＣＡＮバス線路上の理想的な信号を表した図 ＣＡＮバス線路上の実際の信号を表した図 本発明による保護回路のブロック回路図を示した図

Claims (7)

1. 電圧的に第１の搭載電源網（Ｖｂａｔ１）用に設計されたＣＡＮバストランシーバ（ＴＣ）の過電圧に対する保護のための保護回路であって、前記トランシーバは、第１の搭載電源網（Ｖｂａｔ１）よりも数倍高い搭載電源電圧を有する第２の搭載電源網（Ｖｂａｔ２）で単独で作動されるか、若しくは第１の搭載電源網（Ｖｂａｔ１）と第２の搭載電源網（Ｖｂａｔ２）を備えた２つの電圧の搭載電源網で作動される形式のものにおいて、
   トランシーバ（ＴＣ）の２つのバス端子（ＴＣＨＩ，ＴＣＬＯ）の間に２つのダイオード（Ｄ３，Ｄ３′）が設けられており、それらのダイオードのカソードは相互に接続されると共に所定の電位（Ｐ）におかれており、
   前記トランシーバ（ＴＣ）の各バス端子（ＴＣＨＩ，ＴＣＬＯ）と、それらに対応するバス線路（ＨＩ，ＬＯ）の間にリミッタ抵抗（Ｒ３，Ｒ４）が設けられており、
   バス線路（ＨＩ，ＬＯ）上でリミッタ抵抗（Ｒ３，Ｒ４）により低減された電圧レベルの再構成のために、トランシーバ（ＴＣ）の給電電圧源（Ｖｃｃ）の正極（＋Ｖｃｃ）と第１のバス線路（ＨＩ）の間に第１のカレントミラー回路（Ｑ１−Ｑ２）が設けられており、さらに第２のバス線路（ＬＯ）と基準電位（ＧＮＤ）の間に第２のカレントミラー回路（Ｑ３−Ｑ４）が設けられていることを特徴とする保護回路。
2. 前記所定の電位（Ｐ）の値は、トランシーバ（ＴＣ）の給電電圧（＋Ｖｃｃ）と、トランシーバの設計仕様のもとである搭載電源網電圧（Ｖｂａｔ１）の間の範囲にある、請求項１記載の保護回路。
3. 前記所定の電位（Ｐ）は、ツェナーダイオードの降伏電圧であり、その値は、トランシーバ（ＴＣ）の給電電圧（＋Ｖｃｃ）と、トランシーバの設計仕様のもとである搭載電源網電圧（Ｖｂａｔ１）の間の範囲にある請求項１または２記載の保護回路。
4. 第１のカレントミラー回路（Ｑ１−Ｑ２）と第２のカレントミラー回路（Ｑ３−Ｑ４）に対する基準電流の生成のために、トランシーバ（ＴＣ）の給電電圧源（Ｖｃｃ）の正極（＋Ｖｃｃ）と基準電位（ＧＮＤ）の間に直列に接続されている、当該２つのカレントミラー回路（Ｑ１−Ｑ２，Ｑ３−Ｑ４）のトランジスタ（Ｑ１）及び（Ｑ３）の間に、抵抗（Ｒ６）と第３のトランジスタ（Ｑ５）が挿入されている、請求項１記載の保護回路。
5. 前記カレントミラー回路（Ｑ１−Ｑ２，Ｑ３−Ｑ４）は、トランシーバ（ＴＣ）の送信モードを制御する制御信号（ｓｔ）を用いて第３のトランジスタ（Ｑ５）を介してオンオフされる、請求項４記載の保護回路。
6. バス線路（ＬＯ）と基準電位（ＧＮＤ）の間に、ツェナーダイオード（Ｄ４）と２つの抵抗（Ｒ９，Ｒ１０）からなる直列回路が設けられており、この場合前記２つの抵抗は、さらなるトランジスタ（Ｑ６）のベースに接続されており、該さらなるトランジスタのエミッタは基準電位（ＧＮＤ）に接続されており、さらにそのコレクタは第３のトランジスタ（Ｑ５）のベースに接続されており、それによってＣＡＮバス線路（ＨＩ，ＬＯ）の一方の電圧が、ツェナーダイオード（Ｄ４）と２つの抵抗（Ｒ９，Ｒ１０）からなる直列回路を用いて定められる電圧値を上回ると直ちに２つのカレントミラー回路（Ｑ１−Ｑ２，Ｑ３−Ｑ４）が遮断される、請求項１から５いずれか１項記載の保護回路。
7. ＣＡＮバス（ＨＩ，ＬＯ）に接続されている機器（Ｇ）の各トランシーバに１つの保護回路が対応付けられている、請求項１から６いずれか１項記載の保護回路。

Images